JPS6229830B2 - - Google Patents
Info
- Publication number
- JPS6229830B2 JPS6229830B2 JP53096539A JP9653978A JPS6229830B2 JP S6229830 B2 JPS6229830 B2 JP S6229830B2 JP 53096539 A JP53096539 A JP 53096539A JP 9653978 A JP9653978 A JP 9653978A JP S6229830 B2 JPS6229830 B2 JP S6229830B2
- Authority
- JP
- Japan
- Prior art keywords
- information processing
- processing device
- channel
- information
- coupling device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010365 information processing Effects 0.000 claims description 62
- 230000008878 coupling Effects 0.000 claims description 34
- 238000010168 coupling process Methods 0.000 claims description 34
- 238000005859 coupling reaction Methods 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】
本発明は、上位又はマスタとなる情報処理装置
と下位又はスレーブとなる情報処理装置の間に結
合装置を設け、結合装置が上位又はマスタとなる
情報処理装置の指示に基づき、下位又はスレーブ
となる情報処理装置のメモリの内容を自動的に読
出して、読出した内容を上位又はマスタとなる情
報処理装置に自動的に転送するように構成された
情報処理システムに関するものである。
と下位又はスレーブとなる情報処理装置の間に結
合装置を設け、結合装置が上位又はマスタとなる
情報処理装置の指示に基づき、下位又はスレーブ
となる情報処理装置のメモリの内容を自動的に読
出して、読出した内容を上位又はマスタとなる情
報処理装置に自動的に転送するように構成された
情報処理システムに関するものである。
従来、上位情報処理装置と下位情報処理装置間
の接続または同レベルの情報処理装置間の接続に
おいて、上位又はマスタとなる情報処理装置から
下位又はスレーブとなる情報処理装置の内容をダ
ンプする方式については種々の提案がなされてい
る。
の接続または同レベルの情報処理装置間の接続に
おいて、上位又はマスタとなる情報処理装置から
下位又はスレーブとなる情報処理装置の内容をダ
ンプする方式については種々の提案がなされてい
る。
しかし、既に提案されているダンプ方式は、下
位またはスレーブとなる情報処理装置側で種々の
操作を行うことが必要である。一般に上位または
マスタ側の情報処理装置は環境条件の良好な計算
機室に配置され、下位またはスレーブとなる情報
処理装置は環境条件の劣悪な現場に配置されてい
るので、下位またはスレーブとなる情報処理装置
側を無人化できることが望ましい。このため、上
位またはマスタとなる情報処理装置からの指令の
みによつて、下位またはスレーブとなる情報処理
装置側のメモリ・ダンプなどを自動的に行い得る
ようにすることが要求される。
位またはスレーブとなる情報処理装置側で種々の
操作を行うことが必要である。一般に上位または
マスタ側の情報処理装置は環境条件の良好な計算
機室に配置され、下位またはスレーブとなる情報
処理装置は環境条件の劣悪な現場に配置されてい
るので、下位またはスレーブとなる情報処理装置
側を無人化できることが望ましい。このため、上
位またはマスタとなる情報処理装置からの指令の
みによつて、下位またはスレーブとなる情報処理
装置側のメモリ・ダンプなどを自動的に行い得る
ようにすることが要求される。
本発明は、上記の要求に基づくものであつて、
一方の情報処理装置の指示に基づき、他方の情報
処理装置のメモリの内容を自動的に一方の情報処
理装置に転送できるようになつた情報処理システ
ムを提供することを目的としている。そしてその
ため、本発明の情報処理システムは、情報処理装
置Ａと、情報処理装置Ｂと、内部に直接メモリ・
アクセス手段及びプロセツサを有しプログラムの
指示に従つて各種の処理を行う結合装置と、上記
情報処理装置Ａに接続されたチヤネルと、該チヤ
ネルと上記結合装置との間に設けられた入出力イ
ンタフエイスと、上記情報処理装置Ｂと上記結合
装置との間に設けられたコモン・バスと、該コモ
ン・バスに接続された情報処理装置Ｂのメモリ
と、上記情報処理装置Ｂと上記結合装置との間に
設けたリモート・コンソール・インタフエイスと
を具備し、且つ上記リモート・コンソール・イン
タフエイスが情報処理装置Ｂの状態を変更すると
共に情報処理装置Ｂの状態を読取るために使用さ
れるように構成された情報処理システムにおい
て、上記結合装置は、上記チヤネル及び入出力イ
ンタフエイスを介して所定のコマンドと制御情報
が上記情報処理装置Ａから送られて来た時には、
当該制御情報を記憶し、上記リモート・コンソー
ル・インタフエイスに第１の所定の信号を送出す
ることにより上記情報処理装置Ｂのマニユアル操
作を全て無効にすると共に第２の所定の信号を送
出することにより上記情報処理装置Ｂを停止状態
にしてその状態が変化しないようにし、上記情報
処理装置Ｂが停止状態になり且つ情報処理装置の
マニユアル操作が全て無効になつた後に上記入出
力インタフエイスおよびチヤネルを介して上記所
定のコマンドの正常終了を上記情報処理装置Ａへ
通知し、この状態の下において上記チヤネルおよ
び入出力インタフエイスを介して他の所定のコマ
ンドが送られて来た時には、記憶していた制御情
報に基づき上記コモン・バスを介して上記情報処
理装置Ｂのメモリの情報を取出し、これを上記入
出力インタフエイスおよびチヤネルを介して上記
情報処理装置Ａに転送するように構成されている
ことを特徴とするものである。以下、本発明を図
面を参照しつつ説明する。
一方の情報処理装置の指示に基づき、他方の情報
処理装置のメモリの内容を自動的に一方の情報処
理装置に転送できるようになつた情報処理システ
ムを提供することを目的としている。そしてその
ため、本発明の情報処理システムは、情報処理装
置Ａと、情報処理装置Ｂと、内部に直接メモリ・
アクセス手段及びプロセツサを有しプログラムの
指示に従つて各種の処理を行う結合装置と、上記
情報処理装置Ａに接続されたチヤネルと、該チヤ
ネルと上記結合装置との間に設けられた入出力イ
ンタフエイスと、上記情報処理装置Ｂと上記結合
装置との間に設けられたコモン・バスと、該コモ
ン・バスに接続された情報処理装置Ｂのメモリ
と、上記情報処理装置Ｂと上記結合装置との間に
設けたリモート・コンソール・インタフエイスと
を具備し、且つ上記リモート・コンソール・イン
タフエイスが情報処理装置Ｂの状態を変更すると
共に情報処理装置Ｂの状態を読取るために使用さ
れるように構成された情報処理システムにおい
て、上記結合装置は、上記チヤネル及び入出力イ
ンタフエイスを介して所定のコマンドと制御情報
が上記情報処理装置Ａから送られて来た時には、
当該制御情報を記憶し、上記リモート・コンソー
ル・インタフエイスに第１の所定の信号を送出す
ることにより上記情報処理装置Ｂのマニユアル操
作を全て無効にすると共に第２の所定の信号を送
出することにより上記情報処理装置Ｂを停止状態
にしてその状態が変化しないようにし、上記情報
処理装置Ｂが停止状態になり且つ情報処理装置の
マニユアル操作が全て無効になつた後に上記入出
力インタフエイスおよびチヤネルを介して上記所
定のコマンドの正常終了を上記情報処理装置Ａへ
通知し、この状態の下において上記チヤネルおよ
び入出力インタフエイスを介して他の所定のコマ
ンドが送られて来た時には、記憶していた制御情
報に基づき上記コモン・バスを介して上記情報処
理装置Ｂのメモリの情報を取出し、これを上記入
出力インタフエイスおよびチヤネルを介して上記
情報処理装置Ａに転送するように構成されている
ことを特徴とするものである。以下、本発明を図
面を参照しつつ説明する。
第１図は本発明が適用されるシステムの１例を
示す図、第２図および第３図は結合装置の処理を
示すフローチヤートである。
示す図、第２図および第３図は結合装置の処理を
示すフローチヤートである。
第１図において、１はスレーブ側の中央処理装
置、２−１ないし２−４はホスト即ちマスタ側の
中央処理装置、３−１ないし３−４は結合装置、
４−１ないし４−４はチヤネル、５はコモン・バ
ス、６はリモート・コンソール・インタフエイ
ス、７はＩ／Ｏインタフエイス、８はスレーブ側
のメモリをそれぞれ示している。リモート・コン
ソール・インタフエイスは、中央処理装置１の状
態を変更すると共に、中央処理装置１の状態を読
取るために使用されるものである。結合装置３−
１ないし３−４は、リモート・コンソール・イン
タフエイス６上に各種の信号を送出することによ
り、中央処理装置１をスタート状態、待機状態、
ストツプ状態にすることが出来、さらに中央処理
装置１をクリアすることが出来る。また、結合装
置３−１ないし３−４は、リモート・コンソー
ル・インタフエイス６によつて、中央処理装置１
がストツプ状態か、ラン状態か、待機状態かを知
ることが出来る。結合装置３−１ないし３−４
は、DMAによつてメモリ８にアクセスできるも
のであり、また、内部にマイクロプログラム制御
のプロセツサを有しているものである。その他の
ハードウエア構成は、一般の情報処理装置間結合
装置と略ぼ同様である。
置、２−１ないし２−４はホスト即ちマスタ側の
中央処理装置、３−１ないし３−４は結合装置、
４−１ないし４−４はチヤネル、５はコモン・バ
ス、６はリモート・コンソール・インタフエイ
ス、７はＩ／Ｏインタフエイス、８はスレーブ側
のメモリをそれぞれ示している。リモート・コン
ソール・インタフエイスは、中央処理装置１の状
態を変更すると共に、中央処理装置１の状態を読
取るために使用されるものである。結合装置３−
１ないし３−４は、リモート・コンソール・イン
タフエイス６上に各種の信号を送出することによ
り、中央処理装置１をスタート状態、待機状態、
ストツプ状態にすることが出来、さらに中央処理
装置１をクリアすることが出来る。また、結合装
置３−１ないし３−４は、リモート・コンソー
ル・インタフエイス６によつて、中央処理装置１
がストツプ状態か、ラン状態か、待機状態かを知
ることが出来る。結合装置３−１ないし３−４
は、DMAによつてメモリ８にアクセスできるも
のであり、また、内部にマイクロプログラム制御
のプロセツサを有しているものである。その他の
ハードウエア構成は、一般の情報処理装置間結合
装置と略ぼ同様である。
次に、ホスト側中央処理装置２−１の指令に基
づく結合装置３−１のメモリ・ダンプ処理を、第
２図および第３図を参照しつつ説明する。先ず、
中央処理装置２−１は、ベーシツク・センスおよ
びモデイフアイヤ・センスというコマンドを送出
し、結合装置３−１およびスレーブ側中央処理装
置１の状態を読取る。次いで、中央処理装置２−
１は、Write Dumpコマンドと制御情報−を送
出する。この制御情報−は、メモリ・ダンプす
べきエリヤの先頭アドレスと転送バイト長を指示
している。結合装置３−１は、上記のコマンドを
受信すると、第２図に示された処理を開始する。
結合装置３−１は、制御情報−を保存し、次い
で信号REQRCを「１」とする。これは、リモー
ト・コンソール・インタフエイス６の使用権を確
保するための要求信号である。ついで、フラグ
ENRCが「１」か「０」かをチエツクする。フラ
グENRCは、他の結合装置３−２，３−３又は３
−４がリモート・コンソール・インタフエイス６
を既に使用している場合には「０」となつてい
る。ENRC＝０の場合には、この旨を記憶し、チ
ヤネル４−１に対してユニツト・チエツクUCを
返送する。ENRC＝１の場合には、「１」の信号
RLOCKをリモート・コンソール・インタフエイ
ス６へ送出する。「１」の信号RLOCKにより、
スレーブ側中央処理装置１のコンソール・パネル
はロツク状態となる。「１」の信号RLOCK送出
後、「１」の信号RSTOPをリモート・コンソー
ル・インタフエイス６に送出する。この信号によ
り、スレーブ側の中央処理装置１は、ストツプ状
態となる。「１」の信号RSTOP送出後、
CPUSTOPを確め、RSTOPを「０」にする。こ
の処理が行われた後、チヤネル・コマンドを解続
する。チヤネル・コマンドがWrite Dumpであれ
ば、チヤネル４−１に対して終結ステータスCE
＋DEを送出する。なお、CEはチヤネル・エン
ド、DEはデバイス・エンドを意味している。
づく結合装置３−１のメモリ・ダンプ処理を、第
２図および第３図を参照しつつ説明する。先ず、
中央処理装置２−１は、ベーシツク・センスおよ
びモデイフアイヤ・センスというコマンドを送出
し、結合装置３−１およびスレーブ側中央処理装
置１の状態を読取る。次いで、中央処理装置２−
１は、Write Dumpコマンドと制御情報−を送
出する。この制御情報−は、メモリ・ダンプす
べきエリヤの先頭アドレスと転送バイト長を指示
している。結合装置３−１は、上記のコマンドを
受信すると、第２図に示された処理を開始する。
結合装置３−１は、制御情報−を保存し、次い
で信号REQRCを「１」とする。これは、リモー
ト・コンソール・インタフエイス６の使用権を確
保するための要求信号である。ついで、フラグ
ENRCが「１」か「０」かをチエツクする。フラ
グENRCは、他の結合装置３−２，３−３又は３
−４がリモート・コンソール・インタフエイス６
を既に使用している場合には「０」となつてい
る。ENRC＝０の場合には、この旨を記憶し、チ
ヤネル４−１に対してユニツト・チエツクUCを
返送する。ENRC＝１の場合には、「１」の信号
RLOCKをリモート・コンソール・インタフエイ
ス６へ送出する。「１」の信号RLOCKにより、
スレーブ側中央処理装置１のコンソール・パネル
はロツク状態となる。「１」の信号RLOCK送出
後、「１」の信号RSTOPをリモート・コンソー
ル・インタフエイス６に送出する。この信号によ
り、スレーブ側の中央処理装置１は、ストツプ状
態となる。「１」の信号RSTOP送出後、
CPUSTOPを確め、RSTOPを「０」にする。こ
の処理が行われた後、チヤネル・コマンドを解続
する。チヤネル・コマンドがWrite Dumpであれ
ば、チヤネル４−１に対して終結ステータスCE
＋DEを送出する。なお、CEはチヤネル・エン
ド、DEはデバイス・エンドを意味している。
チヤネル４−１は、終結ステータスCE＋DEを
受信すると、ホスト側の中央処理装置２−１から
チヤネル・コマンドREADを読出し、これを結合
装置３−１へ送出する。第３図に示すように、結
合装置３−１は、チヤネル・コマンドを受信し、
このチヤネル・コマンドを解読する。このチヤネ
ル・コマンドはREADであるので、結合装置３−
１は制御情報−Ｉに基づきメモリ８からDMAで
データを読出し、これをホスト側の中央処理装置
２−１へ転送する。転送中に何らかの異常を検出
した場合、例えばWrite Dumpのあとに再び
Write Dumpが連続した場合、ユニツト・チエツ
ク・フラグ（図示せず）をオンとし、チヤネル４
−１に対してユニツト・チエツクを送出する。ホ
スト側の中央処理装置２−１側は、更にメモリ・
ダンプしたいエリヤがある場合には、チヤネル・
コマンドWrite Dumpを再送する。結合装置３−
１は、チヤネル・コマンドを受信すると、これを
解続する。チヤネル・コマンドがWrite Dumpの
場合には、結合装置３−１は、バイト・カウンタ
BCに数値“８”をセツトする。制御情報−は
８バイト長である。結合装置３−１は、続いて送
られて来る制御情報−を受信し、バイト・カウ
ンタBCの内容が零になると、先頭アドレスをデ
ータ・レジスタDA（図示せず）にセツトし、転
送バイト長をバイト・カウンタBCへセツトす
る。結合装置３−１は、続いて送られて来るチヤ
ネル・コマンドREADを受信すると、制御情報−
に基づき、DMAでメモリ８からデータを読出
し、読出しデータをチヤネル４−１へ送出する。
受信すると、ホスト側の中央処理装置２−１から
チヤネル・コマンドREADを読出し、これを結合
装置３−１へ送出する。第３図に示すように、結
合装置３−１は、チヤネル・コマンドを受信し、
このチヤネル・コマンドを解読する。このチヤネ
ル・コマンドはREADであるので、結合装置３−
１は制御情報−Ｉに基づきメモリ８からDMAで
データを読出し、これをホスト側の中央処理装置
２−１へ転送する。転送中に何らかの異常を検出
した場合、例えばWrite Dumpのあとに再び
Write Dumpが連続した場合、ユニツト・チエツ
ク・フラグ（図示せず）をオンとし、チヤネル４
−１に対してユニツト・チエツクを送出する。ホ
スト側の中央処理装置２−１側は、更にメモリ・
ダンプしたいエリヤがある場合には、チヤネル・
コマンドWrite Dumpを再送する。結合装置３−
１は、チヤネル・コマンドを受信すると、これを
解続する。チヤネル・コマンドがWrite Dumpの
場合には、結合装置３−１は、バイト・カウンタ
BCに数値“８”をセツトする。制御情報−は
８バイト長である。結合装置３−１は、続いて送
られて来る制御情報−を受信し、バイト・カウ
ンタBCの内容が零になると、先頭アドレスをデ
ータ・レジスタDA（図示せず）にセツトし、転
送バイト長をバイト・カウンタBCへセツトす
る。結合装置３−１は、続いて送られて来るチヤ
ネル・コマンドREADを受信すると、制御情報−
に基づき、DMAでメモリ８からデータを読出
し、読出しデータをチヤネル４−１へ送出する。
ホスト側の中央処理装置２−１は、メモリ・ダ
ンプを終結するためにチヤネル・コマンドWrite
Breakを送出する。結合装置３−１は、チヤネ
ル・コマンドWrite Breakを受信すると、バイ
ト・カウンタBCに数値“８”をセツトする。ホ
スト側の中央処理装置２−１は続いて制御情報−
を送出する。この制御情報−も８バイト長で
ある。結合装置３−１はこの制御情報−の受信
が完了すると、チヤネル４−１に対して終結ステ
ータスCE＋DEを送出する。この制御情報−は
無視される。この終結ステータスCE＋DEを送出
後、リモート・コンソール・インタフエイス６上
の信号RLOCKおよびREQRCは「０」される。
これにより、ダンプ処理は全て終了する。他のホ
スト側中央処理装置の指令に基づくメモリ・ダン
プも同様に行われる。
ンプを終結するためにチヤネル・コマンドWrite
Breakを送出する。結合装置３−１は、チヤネ
ル・コマンドWrite Breakを受信すると、バイ
ト・カウンタBCに数値“８”をセツトする。ホ
スト側の中央処理装置２−１は続いて制御情報−
を送出する。この制御情報−も８バイト長で
ある。結合装置３−１はこの制御情報−の受信
が完了すると、チヤネル４−１に対して終結ステ
ータスCE＋DEを送出する。この制御情報−は
無視される。この終結ステータスCE＋DEを送出
後、リモート・コンソール・インタフエイス６上
の信号RLOCKおよびREQRCは「０」される。
これにより、ダンプ処理は全て終了する。他のホ
スト側中央処理装置の指令に基づくメモリ・ダン
プも同様に行われる。
なお、第２図および第３図の処理は、プログラ
ムの指示の下で行われる。
ムの指示の下で行われる。
以上の説明から明らかなように、本発明によれ
ば、遠隔に配置されたマスタ側又は上位側の中央
処理装置のダンプ指示により、下位またはスレー
ブとなる中央処理装置のメモリ・ダンプなどを全
て自動的に行うことが出来る。これにより、下位
またはスレーブとなる中央処理装置側の無人化が
達成される。
ば、遠隔に配置されたマスタ側又は上位側の中央
処理装置のダンプ指示により、下位またはスレー
ブとなる中央処理装置のメモリ・ダンプなどを全
て自動的に行うことが出来る。これにより、下位
またはスレーブとなる中央処理装置側の無人化が
達成される。
第１図は本発明が適用されるシステムの１例を
示す図、第２図および第３図は結合装置の処理を
示すフローチヤートである。 １……スレーブ側の中央処理装置、２−１ない
し２−４……ホスト側の中央処理装置、４−１な
いし４−４……チヤネル、５……コモン・バス、
６……リモート・コンソール・インタフエイス、
７……Ｉ／Ｏインタフエイス、８……スレーブ側
メモリ。
示す図、第２図および第３図は結合装置の処理を
示すフローチヤートである。 １……スレーブ側の中央処理装置、２−１ない
し２−４……ホスト側の中央処理装置、４−１な
いし４−４……チヤネル、５……コモン・バス、
６……リモート・コンソール・インタフエイス、
７……Ｉ／Ｏインタフエイス、８……スレーブ側
メモリ。
Claims (1)
- １ 情報処理装置Ａと、情報処理装置Ｂと、内部
に直接メモリ・アクセス手段及びプロセツサを有
しプログラムの指示に従つて各種の処理を行う結
合装置と、上記情報処理装置Ａに接続されたチヤ
ネルと、該チヤネルと上記結合装置との間に設け
られた入出力インタフエイスと、上記情報処理装
置Ｂと上記結合装置との間に設けられたコモン・
バスと、該コモン・バスに接続された情報処理装
置Ｂのメモリと、上記情報処理装置Ｂと上記結合
装置との間に設けたリモート・コンソール・イン
タフエイスとを具備し、且つ上記リモート・コン
ソール・インタフエイスが情報処理装置Ｂの状態
を変更すると共に情報処理装置Ｂの状態を読取る
ために使用されるように構成された情報処理シス
テムにおいて、上記結合装置は、上記チヤネル及
び入出力インタフエイスを介して所定のコマンド
と制御情報が上記情報処理装置Ａから送られて来
た時には、当該制御情報を記憶し、上記リモー
ト・コンソール・インタフエイスに第１の所定の
信号を送出することにより上記情報処理装置Ｂの
マニユアル操作を全て無効にすると共に第２の所
定の信号を送出することにより上記情報処理装置
Ｂを停止状態にしてその状態が変化しないように
し、上記情報処理装置Ｂが停止状態になり且つ情
報処理装置のマニユアル操作が全て無効になつた
後に上記入出力インタフエイスおよびチヤネルを
介して上記所定のコマンドの正常終了を上記情報
処理装置Ａへ通知し、この状態の下において上記
チヤネルおよび入出力インタフエイスを介して他
の所定のコマンドが送られて来た時には、記憶し
ていた制御情報に基づき上記コモン・バスを介し
て上記情報処理装置Ｂのメモリの情報を取出し、
これを上記入出力インタフエイスおよびチヤネル
を介して上記情報処理装置Ａに転送するように構
成されていることを特徴とする情報処理システ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9653978A JPS5523579A (en) | 1978-08-08 | 1978-08-08 | Coupler |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9653978A JPS5523579A (en) | 1978-08-08 | 1978-08-08 | Coupler |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5523579A JPS5523579A (en) | 1980-02-20 |
| JPS6229830B2 true JPS6229830B2 (ja) | 1987-06-29 |
Family
ID=14167905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9653978A Granted JPS5523579A (en) | 1978-08-08 | 1978-08-08 | Coupler |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5523579A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59180760A (ja) * | 1983-03-31 | 1984-10-13 | Fujitsu Ltd | リモ−トダンプ方式 |
| JPS60254362A (ja) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | デ−タ処理装置における状態情報の退避方法 |
-
1978
- 1978-08-08 JP JP9653978A patent/JPS5523579A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5523579A (en) | 1980-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5914778B2 (ja) | デ−タ処理装置 | |
| US5394399A (en) | Communication control system | |
| JPS6229830B2 (ja) | ||
| JPS626269B2 (ja) | ||
| JPS6029141B2 (ja) | 結合装置 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JP2584903B2 (ja) | 外部装置制御方式 | |
| JPH0527146B2 (ja) | ||
| JP2825589B2 (ja) | バス制御方式 | |
| JPS5820058B2 (ja) | デ−タ先行読出し方式 | |
| JPH01112452A (ja) | デイスクキヤツシユ制御方式 | |
| JP2803270B2 (ja) | Ｓｃｓｉホストアダプタ回路 | |
| JPH02109441A (ja) | 通信制御装置 | |
| JP3316739B2 (ja) | 装置間インタフェース制御方式 | |
| JPS6043549B2 (ja) | デ−タ転送制御方式 | |
| JPH02201559A (ja) | 階層化メモリ制御装置 | |
| JPS62224851A (ja) | インタフエ−ス装置 | |
| JPS61262876A (ja) | マルチプロセツサシステム | |
| JPS6378257A (ja) | 入出力制御装置 | |
| JPH04205047A (ja) | データ処理装置 | |
| JPH01292451A (ja) | 情報処理装置 | |
| JPS588007B2 (ja) | 情報処理装置間の結合装置 | |
| JPS6147459B2 (ja) | ||
| JPS5844250B2 (ja) | チャネル診断制御方式 | |
| JPH01175656A (ja) | 高速データ転送方式 |