JPS6055463A - マルチプロセツサシステム - Google Patents
マルチプロセツサシステムInfo
- Publication number
- JPS6055463A JPS6055463A JP16443183A JP16443183A JPS6055463A JP S6055463 A JPS6055463 A JP S6055463A JP 16443183 A JP16443183 A JP 16443183A JP 16443183 A JP16443183 A JP 16443183A JP S6055463 A JPS6055463 A JP S6055463A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- main
- sub
- data
- submicroprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は主副２つのマイクロプロセッサと、少なくとも
１つの他のマイクロプロセッサを備えだいワユるマルチ
プロセッサシステムに関する。
１つの他のマイクロプロセッサを備えだいワユるマルチ
プロセッサシステムに関する。
従来例の構成とその問題点
一般に使用されているマルチプロセッサシステムは主副
それぞれのマイクロプロセッサで直接各種機器の状態把
握を行なっており、したがって主副それぞれのマイクロ
プロセッサに同一の処理機能を持たせなければならなか
った。そして、他のマイクロプロセッサとの間でデータ
のやりとりを行なう場合には、他のマイクロプロセッサ
に主副いずれのマイクロプロセッサからのデータである
かを判別する判別処理機能をもたせる必要があり全体と
してその処理動作が非常に複雑になるという問題があっ
た。
それぞれのマイクロプロセッサで直接各種機器の状態把
握を行なっており、したがって主副それぞれのマイクロ
プロセッサに同一の処理機能を持たせなければならなか
った。そして、他のマイクロプロセッサとの間でデータ
のやりとりを行なう場合には、他のマイクロプロセッサ
に主副いずれのマイクロプロセッサからのデータである
かを判別する判別処理機能をもたせる必要があり全体と
してその処理動作が非常に複雑になるという問題があっ
た。
発明の目的
本発明は以上のような従来の欠点を除去するものであり
、簡単な構成で優れたマルチプロセッサシステムを提供
することを目的とするものである。
、簡単な構成で優れたマルチプロセッサシステムを提供
することを目的とするものである。
発明の構成
本発明は副マイクロプロセッサと他のマイクロプロセッ
サとのやシとシを行なう場合に必ず主マイクロプロセッ
サを介して行なうようになし、主マイクロプロセンサの
制御により各種機器を制御するように構成したものであ
る。
サとのやシとシを行なう場合に必ず主マイクロプロセッ
サを介して行なうようになし、主マイクロプロセンサの
制御により各種機器を制御するように構成したものであ
る。
実施例の説明
第１図は本発明のマルチプロセッサシステムにおける一
実施例の概略構成図であシ、図中、■は主マイクロプロ
セッサ、２は副マイクロプロセッサ、３は他のマイクロ
プロセッサ、４は各種機器等のハード部、５は各マイク
ロプロセッサｌ、２゜３間を互いに接続するデータ送受
用のバスケーブルである。
実施例の概略構成図であシ、図中、■は主マイクロプロ
セッサ、２は副マイクロプロセッサ、３は他のマイクロ
プロセッサ、４は各種機器等のハード部、５は各マイク
ロプロセッサｌ、２゜３間を互いに接続するデータ送受
用のバスケーブルである。
なお、主マイクロプロセッサ１には主副機能判別手段、
主機能実行手段、ハード制御手段を有し副マイクロプロ
セッサ２には、主マイクロプロセッサ１より分離された
副機能実行手段を備えているＯ 上記実施例において、主マイクロプロセッサ１と副マイ
クロプロセッサ２、主マイクロプロセッサ１と他のマイ
クロプロセッサ３の間でそれぞれデータのやりとシを行
なう場合には、従来と同じように一方を受信側、他方を
送信側として第２図に示すようなフォーマットの信号で
データのやシとりを行なう。
主機能実行手段、ハード制御手段を有し副マイクロプロ
セッサ２には、主マイクロプロセッサ１より分離された
副機能実行手段を備えているＯ 上記実施例において、主マイクロプロセッサ１と副マイ
クロプロセッサ２、主マイクロプロセッサ１と他のマイ
クロプロセッサ３の間でそれぞれデータのやりとシを行
なう場合には、従来と同じように一方を受信側、他方を
送信側として第２図に示すようなフォーマットの信号で
データのやシとりを行なう。
今、他のマイクロプロセッサ３が副マイクロプロセッサ
２の機能を要求する場合について説明する。この場合に
は他のマイクロプロセッサ３を発信側、副マイクロプロ
セッサ２を受信側として第２図に示すようなフォーマッ
トの信号を他のマイクロプロセッサ３で生成し、これを
主マイクロプロセッサ１に伝送する。主マイクロプロセ
ッサ１ではこの信号を受信し、受信側のマイクロプロセ
ッサ番号が副マイクロプロセッサ２であることから、主
副機能判定手段により、副機能であることを判定し、受
信した上記信号の頭に更に第３図に示すように受信側を
副マイクロプロセッサ２、発信側を主マイクロプロセッ
サ１として転送参照用のデータ制御信号を付加し、これ
を副マイクロブｏ−ｔ＝ッサ２に伝送する。副マイクロ
プロセッサ２は受信した上記信号の頭のデータ制御信号
を無視して信号処理を行なう。
２の機能を要求する場合について説明する。この場合に
は他のマイクロプロセッサ３を発信側、副マイクロプロ
セッサ２を受信側として第２図に示すようなフォーマッ
トの信号を他のマイクロプロセッサ３で生成し、これを
主マイクロプロセッサ１に伝送する。主マイクロプロセ
ッサ１ではこの信号を受信し、受信側のマイクロプロセ
ッサ番号が副マイクロプロセッサ２であることから、主
副機能判定手段により、副機能であることを判定し、受
信した上記信号の頭に更に第３図に示すように受信側を
副マイクロプロセッサ２、発信側を主マイクロプロセッ
サ１として転送参照用のデータ制御信号を付加し、これ
を副マイクロブｏ−ｔ＝ッサ２に伝送する。副マイクロ
プロセッサ２は受信した上記信号の頭のデータ制御信号
を無視して信号処理を行なう。
副マイクロプロセッサ２から他のマイクロプロセッサ３
にデータを送信する場合には第３図に示す転送参照用の
データ制御信号として受信側に主マイクロプロセッサ１
、発信側に副マイクロプロセッサ２の番号を設定し、そ
の後の２番目のデータ制御信号として受信側に他のマイ
クロプロセッサ３、発信側に主マイクロプロセッサ１０
番号ヲ設定する。そして、その後に更にデータ情報、デ
ータを伺加し、これを主マイクロプロセッサ１に伝送す
る。主マイクロプロセッサＩでハ、最初のデータ制御信
号（転送参照用のデータ制御信号）を無祝し、残りのデ
ータ制御信号以下を他のマイクロプロセッサ３に伝送す
る。残シのデータ制御信号（２番目のデータ制御信号）
の受信側が主マイクロプロセッサ１の番号であれば、主
マイクロプロセッサ１がその後のデータにもとづき、信
号処理を行ない各種ハード部４を制御する。
にデータを送信する場合には第３図に示す転送参照用の
データ制御信号として受信側に主マイクロプロセッサ１
、発信側に副マイクロプロセッサ２の番号を設定し、そ
の後の２番目のデータ制御信号として受信側に他のマイ
クロプロセッサ３、発信側に主マイクロプロセッサ１０
番号ヲ設定する。そして、その後に更にデータ情報、デ
ータを伺加し、これを主マイクロプロセッサ１に伝送す
る。主マイクロプロセッサＩでハ、最初のデータ制御信
号（転送参照用のデータ制御信号）を無祝し、残りのデ
ータ制御信号以下を他のマイクロプロセッサ３に伝送す
る。残シのデータ制御信号（２番目のデータ制御信号）
の受信側が主マイクロプロセッサ１の番号であれば、主
マイクロプロセッサ１がその後のデータにもとづき、信
号処理を行ない各種ハード部４を制御する。
発明の効果
本発明は上記実施例よシ明らかなように、副マイクロプ
ロセッサと他のマイクロプロセッサトのデータのやシと
シを必ず主マイクロプロセッサを介して行なうように構
成しており、したがって主マイクロプロセッサにハード
部の制御機能を設けるだけで、充分に副マイクロプロセ
ッサ、他のマイクロプロセッサからのデータにもとづき
、上記ハード部を制御することができ、全体としてマル
チプロセッサシステムを著しく簡単にすることができる
という利点を有する。
ロセッサと他のマイクロプロセッサトのデータのやシと
シを必ず主マイクロプロセッサを介して行なうように構
成しており、したがって主マイクロプロセッサにハード
部の制御機能を設けるだけで、充分に副マイクロプロセ
ッサ、他のマイクロプロセッサからのデータにもとづき
、上記ハード部を制御することができ、全体としてマル
チプロセッサシステムを著しく簡単にすることができる
という利点を有する。
第１図は本発明のマルチプロセッサシステムにおける一
実施例の概略構成図、第２図、第３図は同システムに使
用する信号のフォーマントを示す説明図である。 １・・・主マイクロプロセッサ、２・・・副マイクロプ
ロセッサ、３・・他のマイクロプロセッサ、４・・ノ１
−ド部、５・・・バスケーブル。
実施例の概略構成図、第２図、第３図は同システムに使
用する信号のフォーマントを示す説明図である。 １・・・主マイクロプロセッサ、２・・・副マイクロプ
ロセッサ、３・・他のマイクロプロセッサ、４・・ノ１
−ド部、５・・・バスケーブル。
Claims (1)
- 主副それぞれのマイクロプロセッサと少なくとも、・も
う１つの他のマイクロプロセッサをそれぞれデータ送受
信用バスケーブルによって互いに接続したマルチプロセ
ッサシステムにおいて、副マイクロプロセッサと上記他
のマイクロプロセッサとの間の相互のデータ送受を上記
主マイクロプロセッサ経由で行なうように構成したマル
チプロセッサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16443183A JPS6055463A (ja) | 1983-09-06 | 1983-09-06 | マルチプロセツサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16443183A JPS6055463A (ja) | 1983-09-06 | 1983-09-06 | マルチプロセツサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6055463A true JPS6055463A (ja) | 1985-03-30 |
Family
ID=15793023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16443183A Pending JPS6055463A (ja) | 1983-09-06 | 1983-09-06 | マルチプロセツサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6055463A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220278511A1 (en) * | 2019-11-22 | 2022-09-01 | Tyco Electronics Raychem Gmbh | Tool System for Mounting an Elastic Sleeve and Method |
-
1983
- 1983-09-06 JP JP16443183A patent/JPS6055463A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220278511A1 (en) * | 2019-11-22 | 2022-09-01 | Tyco Electronics Raychem Gmbh | Tool System for Mounting an Elastic Sleeve and Method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6136421B2 (ja) | ||
| JPS6055463A (ja) | マルチプロセツサシステム | |
| JPS59122257A (ja) | ポ−リング方式 | |
| JPS615361A (ja) | 通信インタフエイス回路 | |
| JPH05324545A (ja) | バス制御装置 | |
| JPS6074848A (ja) | シリアルデ−タ転送方式 | |
| JP3226527B2 (ja) | 交換機の制御情報送受信方式 | |
| JP2737179B2 (ja) | バスシステム | |
| JPS58156253A (ja) | 調歩式デ−タ伝送装置 | |
| JPS58177053A (ja) | デ−タ通信システム | |
| JPH0199146A (ja) | 異機種計算機間通信の送信権制御方式 | |
| JPH0152947B2 (ja) | ||
| JPS5875241A (ja) | コンピユ−タ間通信回線接続方式 | |
| JPS6235959A (ja) | マルチプロセサ相互通信識別方式 | |
| JPS6272053A (ja) | プロセツサユニツト | |
| JPS63108452A (ja) | プロセツサ間通信制御方式 | |
| JPH0447433A (ja) | マルチプロセッサ制御方式 | |
| JPH0754504B2 (ja) | 双方向バスのデ−タ転送制御方法 | |
| JPH0582617B2 (ja) | ||
| JPH04295952A (ja) | マルチプロセッサシステムにおけるメッセージ通信装置 | |
| JPH01180059A (ja) | 情報処理装置 | |
| JPH03156556A (ja) | 装置内シリアルインターフエース方式 | |
| JPS6014555U (ja) | 通信制御システム | |
| JPS61204757A (ja) | プロセツサ間通信方式 | |
| JPS63307567A (ja) | デ−タ転送方式 |