JPS6240572A - 複数プロセサから成るデ−タ処理システムのプロセサ優先選択制御方式 - Google Patents
複数プロセサから成るデ−タ処理システムのプロセサ優先選択制御方式Info
- Publication number
- JPS6240572A JPS6240572A JP18028085A JP18028085A JPS6240572A JP S6240572 A JPS6240572 A JP S6240572A JP 18028085 A JP18028085 A JP 18028085A JP 18028085 A JP18028085 A JP 18028085A JP S6240572 A JPS6240572 A JP S6240572A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processors
- priority
- signal
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は複数のプロセサから成るデータ処理システムの
制御に関し、特にそれらのプロセサの優先選択制御方式
に関する。
制御に関し、特にそれらのプロセサの優先選択制御方式
に関する。
（従来の技術）
従来、この種の複数のプロセサで構成されたデータ処理
システムの制御は、複数のプロセサによって単に負荷が
分散され、一つのプロセサの内部での並列処理により実
現し、処理の優先度側に複数のプロセサから選択するこ
とはなかった。
システムの制御は、複数のプロセサによって単に負荷が
分散され、一つのプロセサの内部での並列処理により実
現し、処理の優先度側に複数のプロセサから選択するこ
とはなかった。
（発明が解決しようとする問題点）
上述した従来の複数のプロセサで構成されたデータ処理
システムでは、一つのプロセサの内部で閉じた多重処理
、および優先処理を行っているので、優先度の高い処理
が遅延するという欠点がある。
システムでは、一つのプロセサの内部で閉じた多重処理
、および優先処理を行っているので、優先度の高い処理
が遅延するという欠点がある。
本発明の目的は、優先度クラスを設けた複数のプロセサ
で構成されたデータ処理の制御方式において、システム
に処理の優先順位を判定させることによシ上記欠点を除
去し、優先度の高い処理が遅延することがないように構
成したプロセサ優先選択制御方式を提供することにある
。
で構成されたデータ処理の制御方式において、システム
に処理の優先順位を判定させることによシ上記欠点を除
去し、優先度の高い処理が遅延することがないように構
成したプロセサ優先選択制御方式を提供することにある
。
（問題点を解決するための手段）
本発明による複数プロセサから成るデータ処理システム
のプロセサ優先選択制御方式は、データ処理を行うため
のシステムにおいて相互に通信が可能となるようにパス
で接続され、それぞれ優先度クラスを設けた複数のプロ
セサと、システムの外部との信号入出力部分に配置され
ていて、システムの内部のすべてのプロセサと接続され
、集中管理式に優先順位を判定するための制御装置とを
具備して構成したものである。
のプロセサ優先選択制御方式は、データ処理を行うため
のシステムにおいて相互に通信が可能となるようにパス
で接続され、それぞれ優先度クラスを設けた複数のプロ
セサと、システムの外部との信号入出力部分に配置され
ていて、システムの内部のすべてのプロセサと接続され
、集中管理式に優先順位を判定するための制御装置とを
具備して構成したものである。
本発明では上記構成において、信号入出力部分における
送信／受信信号に優先度情報をもたせることにより、制
御装置で受信信号の優先度情報を参照してプロセサの選
択を行い、プロセサから外部への送信信号に対しては送
信元プロセサの優先順位を参照し、送信優先処理分行う
ことによって複数のプロセサがそれぞれ並行して独立の
処理を行うことができるように構成したものである。
送信／受信信号に優先度情報をもたせることにより、制
御装置で受信信号の優先度情報を参照してプロセサの選
択を行い、プロセサから外部への送信信号に対しては送
信元プロセサの優先順位を参照し、送信優先処理分行う
ことによって複数のプロセサがそれぞれ並行して独立の
処理を行うことができるように構成したものである。
（実施例）
次に、本発明について図面を参照して説明する。
第１図は、本発明によるデータ処理システムのプロセサ
優先選択制御方式を実現する一実施例を示スブロセサシ
ステムのブロック図である。第１図において、１〜３は
それぞれプロセサ、４はパス、５は制御装置、６〜１０
はそれぞれ信号線である。
優先選択制御方式を実現する一実施例を示スブロセサシ
ステムのブロック図である。第１図において、１〜３は
それぞれプロセサ、４はパス、５は制御装置、６〜１０
はそれぞれ信号線である。
第１図において、該当プロセサシステムの外部システム
との間の信号入出力制御は制御装置５によって行われ、
優先順位を高位のものからプロセサ１．２．８とする。
との間の信号入出力制御は制御装置５によって行われ、
優先順位を高位のものからプロセサ１．２．８とする。
外部システムから信号線９を介して信号を受信した場合
、制御装置５では信号線９上の優先度情報を参照し、プ
ロセサ１〜３のなかから送信先プロセサを選択する。ま
た、外部クステムヘ信号線１０を介して信号を送信する
場合、各プロセサ１〜３はすべての信号を制御装置５へ
送信する。制御装置５では送信元プロセサの優先順位に
従って外部システムへの送信順位を決定し、斯かる情報
を含む信号を送信する。プロセサ１が受信した信号に対
して処理順位を下げる必要性があるとき、パス４を介し
てプロセサ２あるいはプロセサ３へ上記信号が送出され
、逆にプロセサ２が受信した信号に対して処理順位を上
げる必要性があるとき、パス４を介してプロセサ１へ上
記信号が送出さ、れる。
、制御装置５では信号線９上の優先度情報を参照し、プ
ロセサ１〜３のなかから送信先プロセサを選択する。ま
た、外部クステムヘ信号線１０を介して信号を送信する
場合、各プロセサ１〜３はすべての信号を制御装置５へ
送信する。制御装置５では送信元プロセサの優先順位に
従って外部システムへの送信順位を決定し、斯かる情報
を含む信号を送信する。プロセサ１が受信した信号に対
して処理順位を下げる必要性があるとき、パス４を介し
てプロセサ２あるいはプロセサ３へ上記信号が送出され
、逆にプロセサ２が受信した信号に対して処理順位を上
げる必要性があるとき、パス４を介してプロセサ１へ上
記信号が送出さ、れる。
（発明の効果）
以上説明したように本発明は、複数のプロセサで構成さ
れたデータ処理制御システムにおいて、単なる分散制御
ではなくプロセサに対して優先度クラスを設け、相互に
通信が可能となるようにパスで接続するとともに、斯か
るプロセサシステムの信号入出力部に優先順位を判定す
ることができる集中管理式の制御装置を設置し、入出力
処理のプロセサを選択することによシ、優先度の高い処
理が優先的に行えるという効果がある。
れたデータ処理制御システムにおいて、単なる分散制御
ではなくプロセサに対して優先度クラスを設け、相互に
通信が可能となるようにパスで接続するとともに、斯か
るプロセサシステムの信号入出力部に優先順位を判定す
ることができる集中管理式の制御装置を設置し、入出力
処理のプロセサを選択することによシ、優先度の高い処
理が優先的に行えるという効果がある。
第１図は、本発明による複数プロセサから成るデータ処
理システムのプロセサ優先選択制御方式を実現する一実
施例を示すブロック図である。 １〜Ｓ・・・プロセサ ４・・１」バ ス ５・・・・・制御装置 ６〜１０・・・信号線
理システムのプロセサ優先選択制御方式を実現する一実
施例を示すブロック図である。 １〜Ｓ・・・プロセサ ４・・１」バ ス ５・・・・・制御装置 ６〜１０・・・信号線
Claims (1)
- データ処理を行うためのシステムにおいて相互に通信が
可能となるようにパスで接続され、それぞれ優先度クラ
スを設けた複数のプロセサと、前記システムの外部との
信号入出力部分に設置されていて、前記システムの内部
のすべてのプロセサと接続され、集中管理式に前記優先
順位を判定するための制御装置とを具備し、前記信号入
出力部分における送信／受信信号に優先度情報をもたせ
ることにより、前記制御装置で受信信号の優先度情報を
参照して前記プロセサの選択を行い、前記プロセサから
外部への前記送信信号に対しては送信元プロセサの優先
順位を参照し、送信優先処理を行うことによつて前記複
数のプロセサがそれぞれ並行して独立の処理を行うこと
ができるように構成した複数プロセサから成るデータ処
理システムのプロセサ優先選択制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18028085A JPS6240572A (ja) | 1985-08-16 | 1985-08-16 | 複数プロセサから成るデ−タ処理システムのプロセサ優先選択制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18028085A JPS6240572A (ja) | 1985-08-16 | 1985-08-16 | 複数プロセサから成るデ−タ処理システムのプロセサ優先選択制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6240572A true JPS6240572A (ja) | 1987-02-21 |
Family
ID=16080458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18028085A Pending JPS6240572A (ja) | 1985-08-16 | 1985-08-16 | 複数プロセサから成るデ−タ処理システムのプロセサ優先選択制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6240572A (ja) |
-
1985
- 1985-08-16 JP JP18028085A patent/JPS6240572A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8954174B2 (en) | Method and device to process digital media streams | |
| US5675736A (en) | Multi-node network with internode switching performed within processor nodes, each node separately processing data and control messages | |
| US5958031A (en) | Data transmitting/receiving device of a multiprocessor system and method therefor | |
| JPS6240572A (ja) | 複数プロセサから成るデ−タ処理システムのプロセサ優先選択制御方式 | |
| JPH0731666B2 (ja) | プロセッサ間通信方式 | |
| JPS6361697B2 (ja) | ||
| JPS61194943A (ja) | エレベ−タの信号伝送装置 | |
| JPH0588020B2 (ja) | ||
| JPS61195439A (ja) | リモ−トフアイルアクセス方式 | |
| JP2617601B2 (ja) | バス制御装置 | |
| JP2785287B2 (ja) | 試験アクセス回路 | |
| JPS63186365A (ja) | マルチプロセツサ・システム | |
| JP2916185B2 (ja) | 着呼通信アダプタの動的選定方法 | |
| JPS6055463A (ja) | マルチプロセツサシステム | |
| JPS5955507A (ja) | 並列処理型プログラマブル・コントロ−ラの制御方式 | |
| JPH04328666A (ja) | マルチプロセッサ通信制御装置および方法 | |
| JPH0113575B2 (ja) | ||
| JPS60119153A (ja) | 信号のル−チング方式 | |
| JPH0583943B2 (ja) | ||
| JPH0282342A (ja) | データ通信装置 | |
| JPS63279357A (ja) | プロセッサ間の通信制御方法 | |
| JPS62269441A (ja) | 伝送システム | |
| JPH03265963A (ja) | バス制御装置 | |
| JPH01154275A (ja) | 並列計算機間通信制御方式 | |
| JPH02164155A (ja) | Ｌａｎシステムの通信方式 |