JPH04328666A - マルチプロセッサ通信制御装置および方法 - Google Patents
マルチプロセッサ通信制御装置および方法Info
- Publication number
- JPH04328666A JPH04328666A JP9903191A JP9903191A JPH04328666A JP H04328666 A JPH04328666 A JP H04328666A JP 9903191 A JP9903191 A JP 9903191A JP 9903191 A JP9903191 A JP 9903191A JP H04328666 A JPH04328666 A JP H04328666A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- data
- group
- processors
- inter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims description 5
- 230000005540 biological transmission Effects 0.000 claims abstract description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明はマルチプロセッサシステ
ムに係わり、特に疎結合型マルチプロセッサシステムに
おけるプロセッサ間通信を制御するマルチプロセッサ通
信制御装置及び方法に関する。
ムに係わり、特に疎結合型マルチプロセッサシステムに
おけるプロセッサ間通信を制御するマルチプロセッサ通
信制御装置及び方法に関する。
【0002】
【従来の技術】一般に、情報処理装置や通信制御装置等
においては、処理効率の向上等のため、いわゆるマルチ
プロセッサ方式を採用することが多い。このようなシス
テムでは、処理内容に応じ他のプロセッサとの間で通信
を行う必要が生じるが、従来は、1つのプロセッサを指
定して送信するか、あるいはシステム内のすべてのプロ
セッサに一斉に送信するかの2通りの通信方法が存在し
ていた。
においては、処理効率の向上等のため、いわゆるマルチ
プロセッサ方式を採用することが多い。このようなシス
テムでは、処理内容に応じ他のプロセッサとの間で通信
を行う必要が生じるが、従来は、1つのプロセッサを指
定して送信するか、あるいはシステム内のすべてのプロ
セッサに一斉に送信するかの2通りの通信方法が存在し
ていた。
【0003】
【発明が解決しようとする課題】このように、従来のマ
ルチプロセッサシステムにおけるプロセッサ間通信では
、1又はすべてのプロセッサに対して通信を行うことは
できるものの、任意の複数プロセッサからなるプロセッ
サ群を対象として送信する機能を有しないため、システ
ム内の1部のプロセッサにのみ通信したい場合であって
も、すべてのプロセッサに放送通信する必要があった。 このため、関係のないプロセッサにも影響を与えること
となり、輻輳発生等の原因にもなるという欠点があった
。
ルチプロセッサシステムにおけるプロセッサ間通信では
、1又はすべてのプロセッサに対して通信を行うことは
できるものの、任意の複数プロセッサからなるプロセッ
サ群を対象として送信する機能を有しないため、システ
ム内の1部のプロセッサにのみ通信したい場合であって
も、すべてのプロセッサに放送通信する必要があった。 このため、関係のないプロセッサにも影響を与えること
となり、輻輳発生等の原因にもなるという欠点があった
。
【0004】そこで、本発明の目的は、マルチプロセッ
サシステム内の任意のプロセッサ群に対してのみ放送通
信を行うことができるマルチプロセッサ通信制御装置及
び方法を提供することにある。
サシステム内の任意のプロセッサ群に対してのみ放送通
信を行うことができるマルチプロセッサ通信制御装置及
び方法を提供することにある。
【0005】
【課題を解決するための手段】請求項1記載の発明では
、(i) システム内の複数のプロセッサに割り当てら
れた群のうち、自己の所属する1又は複数の群を示す所
属群データを記憶する記憶手段と、(ii)複数のプロ
セッサ間を接続するプロセッサ間バスを介して送られて
くるプロセッサ群を指定するためのプロセッサ群指定デ
ータと、記憶手段に記憶された所属群データとを比較す
る比較手段と、(iii) この比較手段による比較の
結果、プロセッサ群指定データが所属群データのいずれ
かに一致したとき、前記プロセッサ間バス上のデータを
受信する受信手段とをマルチプロセッサ通信制御装置に
具備させる。
、(i) システム内の複数のプロセッサに割り当てら
れた群のうち、自己の所属する1又は複数の群を示す所
属群データを記憶する記憶手段と、(ii)複数のプロ
セッサ間を接続するプロセッサ間バスを介して送られて
くるプロセッサ群を指定するためのプロセッサ群指定デ
ータと、記憶手段に記憶された所属群データとを比較す
る比較手段と、(iii) この比較手段による比較の
結果、プロセッサ群指定データが所属群データのいずれ
かに一致したとき、前記プロセッサ間バス上のデータを
受信する受信手段とをマルチプロセッサ通信制御装置に
具備させる。
【0006】そして、請求項1記載の発明では、プロセ
ッサ間バス上を転送されるプロセッサ群指定データが自
己の保持する所属群データに該当する場合に限りデータ
を受信することとする。
ッサ間バス上を転送されるプロセッサ群指定データが自
己の保持する所属群データに該当する場合に限りデータ
を受信することとする。
【0007】請求項2記載の発明では、システム内の複
数のプロセッサを予めいくつかの群に分けて各プロセッ
サごとにそれぞれの所属する群を記憶させておき、デー
タ送信の際に送信対象プロセッサの所属する群を指定し
て選択的に通信を行うこととする。
数のプロセッサを予めいくつかの群に分けて各プロセッ
サごとにそれぞれの所属する群を記憶させておき、デー
タ送信の際に送信対象プロセッサの所属する群を指定し
て選択的に通信を行うこととする。
【0008】
【実施例】以下実施例につき本発明を詳細に説明する。
【0009】図1は本発明の一実施例におけるマルチプ
ロセッサ通信システムを表わしたものである。このシス
テムには複数のプロセッサ11−1〜11−nが設けら
れ、それぞれプロセッサ間通信制御装置12−1〜12
−nを介しプロセッサ間バス13により相互に接続され
ている。プロセッサ11−1〜11−nは、それぞれ、
各種の制御情報やデータを記憶するローカルメモリ14
−1〜14−nを備えている。
ロセッサ通信システムを表わしたものである。このシス
テムには複数のプロセッサ11−1〜11−nが設けら
れ、それぞれプロセッサ間通信制御装置12−1〜12
−nを介しプロセッサ間バス13により相互に接続され
ている。プロセッサ11−1〜11−nは、それぞれ、
各種の制御情報やデータを記憶するローカルメモリ14
−1〜14−nを備えている。
【0010】図2は図1のプロセッサ間通信制御装置1
2−1を詳細に表わしたものである。この装置には受信
信号選択部16及び信号送信制御部17が設けられ、プ
ロセッサ間バス13に接続されている。このうち受信信
号選択部16は、他のプロセッサからの信号の受信制御
を行う信号受信制御部19を介してプロセッサ11−1
に接続されると共に、自プロセッサが属する群の番号を
格納するプロセッサ群番号格納部18に接続されている
。このプロセッサ群番号格納部18は、信号受信の際に
受信信号選択部16により参照されるようになっている
。
2−1を詳細に表わしたものである。この装置には受信
信号選択部16及び信号送信制御部17が設けられ、プ
ロセッサ間バス13に接続されている。このうち受信信
号選択部16は、他のプロセッサからの信号の受信制御
を行う信号受信制御部19を介してプロセッサ11−1
に接続されると共に、自プロセッサが属する群の番号を
格納するプロセッサ群番号格納部18に接続されている
。このプロセッサ群番号格納部18は、信号受信の際に
受信信号選択部16により参照されるようになっている
。
【0011】また、各プロセッサからの送信は、信号送
信制御部17の送信制御により行われるようになってい
る。
信制御部17の送信制御により行われるようになってい
る。
【0012】その他のプロセッサ間通信制御装置12−
2〜12−nも同様の構成となっている。
2〜12−nも同様の構成となっている。
【0013】図3はこのマルチプロセッサ通信システム
におけるプロセッサ群の割り当てを表わしたものである
。この図に示すように、このシステム内のすべてのプロ
セッサ11−1〜11−nは、第1のプロセッサ群G1
に割り当てられている。このうち、プロセッサ11−
1及び11−2は第2のプロセッサ群G2 に、プロセ
ッサ11−3は第3のプロセッサ群G3 に、そしてプ
ロセッサ11−2及び11−3は第4のプロセッサ群G
4 に割り当てられている。
におけるプロセッサ群の割り当てを表わしたものである
。この図に示すように、このシステム内のすべてのプロ
セッサ11−1〜11−nは、第1のプロセッサ群G1
に割り当てられている。このうち、プロセッサ11−
1及び11−2は第2のプロセッサ群G2 に、プロセ
ッサ11−3は第3のプロセッサ群G3 に、そしてプ
ロセッサ11−2及び11−3は第4のプロセッサ群G
4 に割り当てられている。
【0014】このような割り当てに対応して、プロセッ
サ間通信制御装置12−1内のプロセッサ群番号格納部
18には、プロセッサ11−1が所属するプロセッサ群
のデータ(以下、所属群データと呼ぶ。)として(g1
,g2 )が格納されている。また、プロセッサ間通
信制御装置12−2内のプロセッサ群番号格納部18に
は、プロセッサ11−2についての所属群データ(g1
,g2 ,g4 )が格納されている。
サ間通信制御装置12−1内のプロセッサ群番号格納部
18には、プロセッサ11−1が所属するプロセッサ群
のデータ(以下、所属群データと呼ぶ。)として(g1
,g2 )が格納されている。また、プロセッサ間通
信制御装置12−2内のプロセッサ群番号格納部18に
は、プロセッサ11−2についての所属群データ(g1
,g2 ,g4 )が格納されている。
【0015】同様にして、プロセッサ間通信制御装置1
2−3内のプロセッサ群番号格納部18には、プロセッ
サ11−3についての所属群データ(g1 ,g3 ,
g4 )が、また、プロセッサ間通信制御装置12−n
内のプロセッサ群番号格納部18には、プロセッサ11
−nについての所属群データ(g1 )が格納されてい
る。
2−3内のプロセッサ群番号格納部18には、プロセッ
サ11−3についての所属群データ(g1 ,g3 ,
g4 )が、また、プロセッサ間通信制御装置12−n
内のプロセッサ群番号格納部18には、プロセッサ11
−nについての所属群データ(g1 )が格納されてい
る。
【0016】以上のような構成のマルチプロセッサ通信
制御システムの動作を説明する。ここでは、例えばプロ
セッサ11−nから第2のプロセッサ群G2に属するプ
ロセッサへの通信を行うものとして説明する。
制御システムの動作を説明する。ここでは、例えばプロ
セッサ11−nから第2のプロセッサ群G2に属するプ
ロセッサへの通信を行うものとして説明する。
【0017】プロセッサ11−nはデータ送信に際し、
必要なデータと共に、送信相手を特定するためのプロセ
ッサ群指定データ(g2 )を送出する。これらのデー
タはプロセッサ間バス13上を転送され、システム内の
各プロセッサ間通信制御装置12−1〜12−3等によ
り取り込まれる。
必要なデータと共に、送信相手を特定するためのプロセ
ッサ群指定データ(g2 )を送出する。これらのデー
タはプロセッサ間バス13上を転送され、システム内の
各プロセッサ間通信制御装置12−1〜12−3等によ
り取り込まれる。
【0018】このうち、例えばプロセッサ間通信制御装
置12−1内の受信信号選択部16は、取り込んだプロ
セッサ群指定データを自己のプロセッサ群番号格納部1
8に格納された所属群データと比較する。この場合、プ
ロセッサ群指定データ(g2 )が所属群データ(g1
,g2 )のうちの1つと一致するので、受信信号選
択部16は送られてきたデータが自己に対するものと判
断し、このデータを信号受信制御部19に転送する。信
号受信制御部19は所定の受信処理を施してこれをプロ
セッサ11−1に転送する。
置12−1内の受信信号選択部16は、取り込んだプロ
セッサ群指定データを自己のプロセッサ群番号格納部1
8に格納された所属群データと比較する。この場合、プ
ロセッサ群指定データ(g2 )が所属群データ(g1
,g2 )のうちの1つと一致するので、受信信号選
択部16は送られてきたデータが自己に対するものと判
断し、このデータを信号受信制御部19に転送する。信
号受信制御部19は所定の受信処理を施してこれをプロ
セッサ11−1に転送する。
【0019】同様にして、プロセッサ間通信制御装置1
2−2内の受信信号選択部は、取り込んだプロセッサ群
指定データ(g2 )を自己のプロセッサ群番号格納部
内の所属群データ(g1 ,g2 ,g4)と比較する
。この場合にも一致するので、受信信号選択部は送られ
てきたデータを信号受信制御部19を介してプロセッサ
11−2に転送する。
2−2内の受信信号選択部は、取り込んだプロセッサ群
指定データ(g2 )を自己のプロセッサ群番号格納部
内の所属群データ(g1 ,g2 ,g4)と比較する
。この場合にも一致するので、受信信号選択部は送られ
てきたデータを信号受信制御部19を介してプロセッサ
11−2に転送する。
【0020】一方、プロセッサ間通信制御装置12−3
においては、プロセッサ群指定データ(g2 )が所属
群データ(g1 ,g3 ,g4 )に含まれておらず
、受信は行われない。
においては、プロセッサ群指定データ(g2 )が所属
群データ(g1 ,g3 ,g4 )に含まれておらず
、受信は行われない。
【0021】なお、プロセッサ11−3に対してのみ送
信を行う場合にはプロセッサ群指定データとして(g3
)を指定し、プロセッサ11−2及び11−3に対し
てのみ送信を行う場合にはプロセッサ群指定データとし
て(g4 )を指定すればよい。また、すべてのプロセ
ッサに対して送信を行う場合にはプロセッサ群指定デー
タとして(g1 )を指定すればよい。
信を行う場合にはプロセッサ群指定データとして(g3
)を指定し、プロセッサ11−2及び11−3に対し
てのみ送信を行う場合にはプロセッサ群指定データとし
て(g4 )を指定すればよい。また、すべてのプロセ
ッサに対して送信を行う場合にはプロセッサ群指定デー
タとして(g1 )を指定すればよい。
【0022】
【発明の効果】以上説明したように、本発明によれば、
システム内の複数のプロセッサを予めいくつかの群に分
けて各プロセッサごとにそれぞれの所属する群を記憶さ
せておき、各プロセッサでは自己の保持する所属群デー
タのいずれかを指定するデータのみを受信することとし
たので、複数のプロセッサのうち必要なものに対しての
み選択的に通信を行うことができる。従って、通信する
必要のないプロセッサに対し輻輳発生の原因となる悪影
響を与えずに済むという効果がある。
システム内の複数のプロセッサを予めいくつかの群に分
けて各プロセッサごとにそれぞれの所属する群を記憶さ
せておき、各プロセッサでは自己の保持する所属群デー
タのいずれかを指定するデータのみを受信することとし
たので、複数のプロセッサのうち必要なものに対しての
み選択的に通信を行うことができる。従って、通信する
必要のないプロセッサに対し輻輳発生の原因となる悪影
響を与えずに済むという効果がある。
【図1】本発明の一実施例におけるマルチプロセッサ通
信システムを示すブロック図である。
信システムを示すブロック図である。
【図2】このマルチプロセッサ通信システムにおけるマ
ルチプロセッサ通信制御装置を示すブロック図である。
ルチプロセッサ通信制御装置を示すブロック図である。
【図3】このマルチプロセッサ通信システムのプロセッ
サ群の割り当ての一例を示す説明図である。
サ群の割り当ての一例を示す説明図である。
11−1〜11−n プロセッサ
12−1〜12−n プロセッサ間通信制御装置13
プロセッサ間バス 16 受信信号選択部 17 信号送信制御部 18 プロセッサ群番号格納部 19 信号受信制御部
プロセッサ間バス 16 受信信号選択部 17 信号送信制御部 18 プロセッサ群番号格納部 19 信号受信制御部
Claims (2)
- 【請求項1】 システム内の複数のプロセッサに割り
当てられた群のうち、自己の所属する1又は複数の群を
示す所属群データを記憶する記憶手段と、前記複数のプ
ロセッサ間を接続するプロセッサ間バスを介して送られ
てくるプロセッサ群を指定するためのプロセッサ群指定
データと、前記記憶手段に記憶された所属群データとを
比較する比較手段と、この比較手段による比較の結果、
プロセッサ群指定データが所属群データのいずれかに一
致したとき、前記プロセッサ間バス上のデータを受信す
る受信手段とを具備することを特徴とするプロセッサ間
通信制御装置。 - 【請求項2】 システム内の複数のプロセッサを予め
いくつかの群に分けて各プロセッサごとにそれぞれの所
属する群を記憶させておき、データ送信の際に送信対象
プロセッサの所属する群を指定して選択的に通信を行う
ことを特徴とするマルチプロセッサ通信制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9903191A JPH04328666A (ja) | 1991-04-30 | 1991-04-30 | マルチプロセッサ通信制御装置および方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9903191A JPH04328666A (ja) | 1991-04-30 | 1991-04-30 | マルチプロセッサ通信制御装置および方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04328666A true JPH04328666A (ja) | 1992-11-17 |
Family
ID=14235977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9903191A Pending JPH04328666A (ja) | 1991-04-30 | 1991-04-30 | マルチプロセッサ通信制御装置および方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04328666A (ja) |
-
1991
- 1991-04-30 JP JP9903191A patent/JPH04328666A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5473762A (en) | Method and system for pipelining bus requests | |
JPH04328666A (ja) | マルチプロセッサ通信制御装置および方法 | |
JPS6032232B2 (ja) | デ−タバッファ制御方式 | |
JP2875448B2 (ja) | データ転送装置及びマルチプロセッサシステム | |
US5528768A (en) | Multiprocessor communication system having a paritioned main memory where individual processors write to exclusive portions of the main memory and read from the entire main memory | |
JP2000172655A (ja) | データ処理装置およびデータ処理方法 | |
JPH0520183A (ja) | メモリアクセス制御方式 | |
JP2944111B2 (ja) | リクエスト制御方法及び記憶制御装置 | |
JP2001229136A (ja) | 制御装置及び制御システム並びにデータ転送装置 | |
JPH0373039A (ja) | 処理装置およびマルチプロセッサシステム | |
JPS59231952A (ja) | マルチプロセツサ間通信制御方式 | |
JPH05191474A (ja) | 通信プロトコル処理装置 | |
JPH089941Y2 (ja) | デジタル制御装置 | |
JPS6240572A (ja) | 複数プロセサから成るデ−タ処理システムのプロセサ優先選択制御方式 | |
JPS60182834A (ja) | コンピユ−タシステム | |
JPH0427243A (ja) | Atmセル集線方式 | |
JPS6074848A (ja) | シリアルデ−タ転送方式 | |
JP3126129B2 (ja) | プライオリティ制御装置 | |
JPH10232825A (ja) | キャッシュメモリ制御方式 | |
JPS6055463A (ja) | マルチプロセツサシステム | |
JPH04287265A (ja) | 並列計算機の通信方法 | |
JPS6155140B2 (ja) | ||
JPH0573509A (ja) | プロセツサ間通信方式 | |
JPH01304567A (ja) | プロセッサ間通信制御方式 | |
JPH04322346A (ja) | 仮想端末システム |