JPS6032232B2 - デ−タバッファ制御方式 - Google Patents
デ−タバッファ制御方式Info
- Publication number
- JPS6032232B2 JPS6032232B2 JP55158274A JP15827480A JPS6032232B2 JP S6032232 B2 JPS6032232 B2 JP S6032232B2 JP 55158274 A JP55158274 A JP 55158274A JP 15827480 A JP15827480 A JP 15827480A JP S6032232 B2 JPS6032232 B2 JP S6032232B2
- Authority
- JP
- Japan
- Prior art keywords
- data buffer
- data
- communication
- processor
- words
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
- Exchange Systems With Centralized Control (AREA)
- Communication Control (AREA)
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】
本発明は、複数のプロセッサ間の通信を制御するプロセ
ッサ間遠信制御装置における通信データ一時格納用のデ
ータバッファの制御方式に関する。
ッサ間遠信制御装置における通信データ一時格納用のデ
ータバッファの制御方式に関する。
第１図により従来のプロセッサ間通信制御装置における
データバッファ制御方式を説明する。
データバッファ制御方式を説明する。
第１図のシステムでは複数のプロセッサ１１，１２…ｌ
ｎ，２１，２２…，２ｍがプロセッサ間通信制御装置３
０を介して接続されている。各プロセッサからの送信デ
ータはプロセッサ間通信制御装置３０内のデータバッフ
ァ４０を経由しての他のプロセッサへ送信される。ここ
でデータバッファ４川ま語数Ｗのエリア複数個から構成
され、送信データの発生順に先頭のエリアから使用され
る。
ｎ，２１，２２…，２ｍがプロセッサ間通信制御装置３
０を介して接続されている。各プロセッサからの送信デ
ータはプロセッサ間通信制御装置３０内のデータバッフ
ァ４０を経由しての他のプロセッサへ送信される。ここ
でデータバッファ４川ま語数Ｗのエリア複数個から構成
され、送信データの発生順に先頭のエリアから使用され
る。
例えばプロセッサ１２からプロセッサ２１の送信データ
１（語数ｗｌ）はデータバッファ４０の先頭のエリアへ
格納される。次に発生したプロセッサｌｉからプロセッ
サ２ｍへの送信データ２（語数ｗ２）はデータバッファ
４０の次のエリアへ格納される。同様にして送信データ
３（語数ｗ３）、送信データ４（語数ｗ４）、送信デー
タ５（語数ｗ５）が順にデークバッファ４川こ格納され
る。一方データバッファ４川こ格納されている送信デー
タ１，２，３，４，５はデータバツフア４０の先頭のエ
リアから順にとり出され、受信側プロセッサに送られる
。
１（語数ｗｌ）はデータバッファ４０の先頭のエリアへ
格納される。次に発生したプロセッサｌｉからプロセッ
サ２ｍへの送信データ２（語数ｗ２）はデータバッファ
４０の次のエリアへ格納される。同様にして送信データ
３（語数ｗ３）、送信データ４（語数ｗ４）、送信デー
タ５（語数ｗ５）が順にデークバッファ４川こ格納され
る。一方データバッファ４川こ格納されている送信デー
タ１，２，３，４，５はデータバツフア４０の先頭のエ
リアから順にとり出され、受信側プロセッサに送られる
。
ここでデータバッファ４０の各エリアの語数Ｗは各送信
データの語数ｗｌ，ｗ２，ｗ３，ｗ４，ｗ５より大きい
（Ｗ≧ｗｌ，ｗ２，…，ｗ５）ようにあらかじめ決めら
れている。
データの語数ｗｌ，ｗ２，ｗ３，ｗ４，ｗ５より大きい
（Ｗ≧ｗｌ，ｗ２，…，ｗ５）ようにあらかじめ決めら
れている。
このような従来のデータバッファ制御方式には次のよう
な欠点があった。
な欠点があった。
まず第１は、データバッファに一時格納されたデー外ま
先着順にデータバッファに入れられ、同じ打頂序で取り
出されるために実時間的に厳しい送信データ（例えば送
信データ５）では受信側プロ，セツサにデータが受信さ
れるまでの時間が大きいといった欠点があった。
先着順にデータバッファに入れられ、同じ打頂序で取り
出されるために実時間的に厳しい送信データ（例えば送
信データ５）では受信側プロ，セツサにデータが受信さ
れるまでの時間が大きいといった欠点があった。
また第２は、データバッファ４０の各エリアの語数Ｗは
送信データのうちの語数の最大のものよりも大きく設定
されているために、語数の小さい送信データ（例えば送
信データ３，４）ではデータバッファの各エリアがむだ
に使用されるといった欠点があった。
送信データのうちの語数の最大のものよりも大きく設定
されているために、語数の小さい送信データ（例えば送
信データ３，４）ではデータバッファの各エリアがむだ
に使用されるといった欠点があった。
本発明の目的は、上記従来技術の欠点を除去し、実時間
性の厳しい送信デー外ま優先的に処理し、かつデータバ
ッファの使用効率をあごろことができるデータバッファ
制御方式を提供することにある。
性の厳しい送信デー外ま優先的に処理し、かつデータバ
ッファの使用効率をあごろことができるデータバッファ
制御方式を提供することにある。
この為本発明では、実時間性の厳しい、あるいは語数の
異なる、といった通信用途の異なる送信データごとにそ
れぞれ適したデータバッファを設ける。
異なる、といった通信用途の異なる送信データごとにそ
れぞれ適したデータバッファを設ける。
例えば実時間性の厳しいデータバッファに格納された送
信データは他のデータバッファに格納された送信データ
よりも優先的に処理（受信側プロセッサへ送信）される
。又データバッファの使用効率をあげるために各データ
バッファはそれぞれの通信用途に通した語数のエリア複
数個からなる。発生した通信要求がどのデータバッファ
を使用して行なわれるかは送信側プロセッサからの通信
オーダにより指定される。次に本発明を具体例により説
明する。
信データは他のデータバッファに格納された送信データ
よりも優先的に処理（受信側プロセッサへ送信）される
。又データバッファの使用効率をあげるために各データ
バッファはそれぞれの通信用途に通した語数のエリア複
数個からなる。発生した通信要求がどのデータバッファ
を使用して行なわれるかは送信側プロセッサからの通信
オーダにより指定される。次に本発明を具体例により説
明する。
第２図のプロセッサ間通信制御装置３０内にはデータバ
ツフア■６０、データバツフア‘Ｂ’７０，…、データ
バッファ（Ｊ）８０が設けられている。
ツフア■６０、データバツフア‘Ｂ’７０，…、データ
バッファ（Ｊ）８０が設けられている。
データバツフア■６０はプロセッサ群１１，１２，…，
ｌｎからプロセッサ群２１，２２，・・・，２ｍに対す
る送信データ１，２（例えば、比較的語数が多いという
特徴を有する。）を格納するためのものである。データ
バッファ‘Ｂ｝７川ま逆にプロセッサ群２１，２２，・
・・２ｍからプロセッサ群１１，１２，・・・ｌｎに対
する送信データ３，４（例えば、比較的語数が少ないと
いう特徴を有する。）を格納するためのものである。デ
ータバッファ（Ｊ）８０は実時間性の厳しい送信データ
５を格納するためのものである。各データバッファ６０
，７０，・・・８０はそれが構成される複数個のエリア
の使用効率が高くなるように各エリアの語数Ｗが最適、
すなわち各データバッファでＷニｗ（ただしＷ≧ｗ，ｗ
：そのデータバッファに入る送信データの語数）に設定
されている。一方これら各通信用途に通した各データバ
ッファ６０，７０，・・・，８０はプロセッサ間通信制
御装置３０内のデータバッファ制御部５０‘こより第３
図に示すように制御される。
ｌｎからプロセッサ群２１，２２，・・・，２ｍに対す
る送信データ１，２（例えば、比較的語数が多いという
特徴を有する。）を格納するためのものである。データ
バッファ‘Ｂ｝７川ま逆にプロセッサ群２１，２２，・
・・２ｍからプロセッサ群１１，１２，・・・ｌｎに対
する送信データ３，４（例えば、比較的語数が少ないと
いう特徴を有する。）を格納するためのものである。デ
ータバッファ（Ｊ）８０は実時間性の厳しい送信データ
５を格納するためのものである。各データバッファ６０
，７０，・・・８０はそれが構成される複数個のエリア
の使用効率が高くなるように各エリアの語数Ｗが最適、
すなわち各データバッファでＷニｗ（ただしＷ≧ｗ，ｗ
：そのデータバッファに入る送信データの語数）に設定
されている。一方これら各通信用途に通した各データバ
ッファ６０，７０，・・・，８０はプロセッサ間通信制
御装置３０内のデータバッファ制御部５０‘こより第３
図に示すように制御される。
また、プロセッサからの通信オーダのフオーマツトを第
４図に示す。すなわち、まず送信側プロセッサからの送
信要求の有無、各データバッファ６０，７０，．・・，
８０内の送信データの有無を監視する。
４図に示す。すなわち、まず送信側プロセッサからの送
信要求の有無、各データバッファ６０，７０，．・・，
８０内の送信データの有無を監視する。
送信要求のある場合には、第４図に示す送信側プロセッ
サからの通信オーダ９０のオーダ解析を行なう。通信オ
ーダ９０は通信用途を示すＣＴＬコード、送信側のプロ
セッサ番号（ＳＰＮ）、受信側のプロセッサ番号（ＲＰ
Ｎ）等を含む。データバッファ制御部５０はこの通信オ
ーダ９０の解析より、この通信用途に対応するデータバ
ッファを選択し、送信側プロセッサからの送信データを
一時格納する。例えばプロセッサ２２からプロセッサｌ
ｎへの送信データ３（語数ｗ３）の場合通信オーダ７中
のＣＴＬコードは実時間性は厳しくなく、語数ｗ３も４
・さく、かつプロセッサ群２１，２２，…，２ｍからプ
ロセッサ群１１，１２，…，ｌｎに対する送信を示して
いる。それ故、この送信データはこの通信用途に通した
データバッファ‘Ｂ）７川こ一時格納される。送信要求
のない場合データバッファ制御部５０は各データバッフ
ァ６０，７０，…，８０内の送信データの有無を監視し
ているが、監視の順序は実時間性の厳しいデータバッフ
ァから行なう。
サからの通信オーダ９０のオーダ解析を行なう。通信オ
ーダ９０は通信用途を示すＣＴＬコード、送信側のプロ
セッサ番号（ＳＰＮ）、受信側のプロセッサ番号（ＲＰ
Ｎ）等を含む。データバッファ制御部５０はこの通信オ
ーダ９０の解析より、この通信用途に対応するデータバ
ッファを選択し、送信側プロセッサからの送信データを
一時格納する。例えばプロセッサ２２からプロセッサｌ
ｎへの送信データ３（語数ｗ３）の場合通信オーダ７中
のＣＴＬコードは実時間性は厳しくなく、語数ｗ３も４
・さく、かつプロセッサ群２１，２２，…，２ｍからプ
ロセッサ群１１，１２，…，ｌｎに対する送信を示して
いる。それ故、この送信データはこの通信用途に通した
データバッファ‘Ｂ）７川こ一時格納される。送信要求
のない場合データバッファ制御部５０は各データバッフ
ァ６０，７０，…，８０内の送信データの有無を監視し
ているが、監視の順序は実時間性の厳しいデータバッフ
ァから行なう。
本実施例の場合データバッファ（Ｊ）８０１こ格納され
る送信データ（５等）が最も実時間性が厳しく、データ
バッファ曲７０‘こ格納される送信データ（３，４等）
が実時間性では最も厳しくないのでこの順序で監視が行
なわれる。いずれかのデータバッファに送信データが格
納されているとそのデータバッファから送信データをと
り出し、送信側プロセッサから通信オーダで指示された
受信側プロセッサ番号（ＲＰＮ）を持つ受信側プロセッ
サへこのデータを送出する。
る送信データ（５等）が最も実時間性が厳しく、データ
バッファ曲７０‘こ格納される送信データ（３，４等）
が実時間性では最も厳しくないのでこの順序で監視が行
なわれる。いずれかのデータバッファに送信データが格
納されているとそのデータバッファから送信データをと
り出し、送信側プロセッサから通信オーダで指示された
受信側プロセッサ番号（ＲＰＮ）を持つ受信側プロセッ
サへこのデータを送出する。
なお送信側プロセッサからの通信オーダ９０中の受信側
プロセッサ番号ＲＰＮ）については通信オーダ９０では
指定せずプロセッサ間通信制御装置３０で決定させるこ
ともできる。これは例えばプロセッサ群１１，１２，・
・・，ｌｎが同様の処理を負荷分散で行なっている時に
、プロセッサ群２１，２２，…，２ｍからプロセッサ群
１１，１２，・・・，ｌｎへの送信データをその時点で
負荷の軽いプロセッサ（１１，１２，…，ｌｎのうちの
１つ）に送信するということで実現される。また本実施
例中の各データバッファ６０，７０，・・・，８川ま、
周知の‘１’ファスト・ィンフアースト・アウト機能を
持つメモリ素子を使用する方法または ■ 通常のランダムアクセス機能を持つメモリ素子内に
ポィンタで結合したチヱィンを作る方法を使用すること
により実現される。
プロセッサ番号ＲＰＮ）については通信オーダ９０では
指定せずプロセッサ間通信制御装置３０で決定させるこ
ともできる。これは例えばプロセッサ群１１，１２，・
・・，ｌｎが同様の処理を負荷分散で行なっている時に
、プロセッサ群２１，２２，…，２ｍからプロセッサ群
１１，１２，・・・，ｌｎへの送信データをその時点で
負荷の軽いプロセッサ（１１，１２，…，ｌｎのうちの
１つ）に送信するということで実現される。また本実施
例中の各データバッファ６０，７０，・・・，８川ま、
周知の‘１’ファスト・ィンフアースト・アウト機能を
持つメモリ素子を使用する方法または ■ 通常のランダムアクセス機能を持つメモリ素子内に
ポィンタで結合したチヱィンを作る方法を使用すること
により実現される。
以上のように本発明によれば、実時間性の厳しい送信デ
ータを優先的に処理することができ、システムに要求さ
れる実時間的な処理能力を満足させることができる。
ータを優先的に処理することができ、システムに要求さ
れる実時間的な処理能力を満足させることができる。
また従来一律的にデータバッファの語数Ｗ（Ｗ≧ｗ，ｗ
：送信データの語数）のエリアを使用していたのが、通
信用途に適した語数を持つデータバッファを使用するこ
とができるようになり、データバッファの使用効果を高
めることができる。なお、以上の説明では、処理の優先
順位や語数によってデータバッファを設ける場合につい
て述べたが、データの送信元あるいは送信先の種別によ
って、通信用途が異なる場合には、その送信元あるいは
送信先に応じてデータバッファを設け、通信オーダにて
指示することも可能である。
：送信データの語数）のエリアを使用していたのが、通
信用途に適した語数を持つデータバッファを使用するこ
とができるようになり、データバッファの使用効果を高
めることができる。なお、以上の説明では、処理の優先
順位や語数によってデータバッファを設ける場合につい
て述べたが、データの送信元あるいは送信先の種別によ
って、通信用途が異なる場合には、その送信元あるいは
送信先に応じてデータバッファを設け、通信オーダにて
指示することも可能である。
第１図は従来のプロセッサ間通信制御装置のデータバッ
ファ制御の概念を示すブロック図、第２図は本発明の一
実施例であるプロセッサ間通信制御装置のデータバッフ
ァ制御の概念を示すブロック図、第３図は第２図中のプ
ロセッサ間通信制御装置のデータバッファ制御部の動作
フローチャートを示す図、第４図は通信オーダのフオー
マットを示す図である。 １１，１２，・・・，ｌｉ，・・・，ｌｎ，２１，２２
，…，２ｊ，…，２ｍ……プロセッサ、３０…・・・プ
ロセッサ間通信制御装置、５０・・・・・・データバッ
ファ制御部、４０・・・・・・データバッファ、６０・
・・…データバツフアの、７０……データバツフア‘Ｂ
’、８０……データバッファ（Ｊ）、９０……通信オー
ダ。 第１図 第２図 第３図 第４図
ファ制御の概念を示すブロック図、第２図は本発明の一
実施例であるプロセッサ間通信制御装置のデータバッフ
ァ制御の概念を示すブロック図、第３図は第２図中のプ
ロセッサ間通信制御装置のデータバッファ制御部の動作
フローチャートを示す図、第４図は通信オーダのフオー
マットを示す図である。 １１，１２，・・・，ｌｉ，・・・，ｌｎ，２１，２２
，…，２ｊ，…，２ｍ……プロセッサ、３０…・・・プ
ロセッサ間通信制御装置、５０・・・・・・データバッ
ファ制御部、４０・・・・・・データバッファ、６０・
・・…データバツフアの、７０……データバツフア‘Ｂ
’、８０……データバッファ（Ｊ）、９０……通信オー
ダ。 第１図 第２図 第３図 第４図
Claims (1)
- 【特許請求の範囲】 １ 複数のプロセツサ間の通信を制御するプロセツサ間
通信制御装置において、該通信制御装置内に、プロセツ
サ間で授受される通信データを一時蓄えておくデータバ
ツフアを各プロセツサからの通信オーダで指示される通
信用途ごとに設けると共に、該複数のデータバツフアへ
のデータの格納及びデータのとり出しを制御するデータ
バツフア制御手段を設て、送信側プロセツサからの通信
オーダにより指定されるるデータバツフア内に通信デー
タを蓄えて通信用途に応じて処理することを特徴とする
データバツフア制御方式。 ２ 各データバツフアに処理の優先順位を割当て、前記
データバツフア制御手段にて優先順位の高いデータバツ
フア内の通信データから処理することを特徴とする特許
請求の範囲第１項記載のデータバツフア制御方式。 ３ 各データバツフアをそれぞれの通信用途に最適な語
数の複数個の領域から構成することを特徴とする特許請
求の範囲第１項または第２項記載のデータバツフア制御
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55158274A JPS6032232B2 (ja) | 1980-11-12 | 1980-11-12 | デ−タバッファ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55158274A JPS6032232B2 (ja) | 1980-11-12 | 1980-11-12 | デ−タバッファ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5783843A JPS5783843A (en) | 1982-05-25 |
| JPS6032232B2 true JPS6032232B2 (ja) | 1985-07-26 |
Family
ID=15668015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55158274A Expired JPS6032232B2 (ja) | 1980-11-12 | 1980-11-12 | デ−タバッファ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6032232B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS615361A (ja) * | 1984-06-18 | 1986-01-11 | Toyo Commun Equip Co Ltd | 通信インタフエイス回路 |
| JPS614341A (ja) * | 1984-06-19 | 1986-01-10 | Nec Corp | リング型通信システムのデ−タ伝送処理方式 |
| JPS6150444A (ja) * | 1984-08-20 | 1986-03-12 | Mitsubishi Heavy Ind Ltd | 船舶用デ−タ通信処理方式 |
| JPS6150441A (ja) * | 1984-08-20 | 1986-03-12 | Mitsubishi Heavy Ind Ltd | 船舶用デ−タ通信処理方式 |
| JPS6150442A (ja) * | 1984-08-20 | 1986-03-12 | Mitsubishi Heavy Ind Ltd | 船舶用デ−タ通信処理方式 |
| JPS61138366A (ja) * | 1984-12-07 | 1986-06-25 | Omron Tateisi Electronics Co | カ−ド認証端末群管理装置 |
| DE3546662C3 (de) * | 1985-02-22 | 1997-04-03 | Bosch Gmbh Robert | Verfahren zum Betreiben einer Datenverarbeitungsanlage |
| JPS62113254A (ja) * | 1985-11-13 | 1987-05-25 | Oki Electric Ind Co Ltd | 上位レイヤインタフエ−ス方式 |
| JPH0732402B2 (ja) * | 1986-04-22 | 1995-04-10 | 松下電送株式会社 | 星状システムにおけるセンターのキュー管理方法 |
-
1980
- 1980-11-12 JP JP55158274A patent/JPS6032232B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5783843A (en) | 1982-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1998040850A3 (en) | A system for, and method of, off-loading network transactions from a mainframe to an intelligent input/output device, including off-loading message queuing facilities | |
| EP0360527A3 (en) | Parallel computer system using a simd method | |
| JPS61253572A (ja) | 疎結合マルチプロセツサ・システムの負荷配分方式 | |
| JPS6032232B2 (ja) | デ−タバッファ制御方式 | |
| JPS598243U (ja) | デマンド制御装置 | |
| JPH01183761A (ja) | 分散システムにおける空エリア共有化方式 | |
| KR970078379A (ko) | 이동통신 교환기의 과금 테이터 전송시스템 및 그 방법 | |
| JPH0638272A (ja) | 通信装置管理方式 | |
| JPH0635865A (ja) | 並列処理システム | |
| KR19980047248A (ko) | 이동통신 시스템 기지국에서의 트래픽 데이터의 실시간 처리 방법 | |
| JPS6326758A (ja) | 動的ポ−リングによるパケツト通信装置 | |
| KR100224750B1 (ko) | 수행업무 테이블 인덱싱 방식을 이용한 프로세서간 통신장치 및 방법 | |
| JPH01136272A (ja) | Ｐｏｓシステム | |
| JPH04369076A (ja) | 分散型データベース処理システム | |
| JPS62171060A (ja) | 遠隔デ−タ処理方式 | |
| JPH04328666A (ja) | マルチプロセッサ通信制御装置および方法 | |
| JPH02123453A (ja) | ネットワーク・システムのデータ転送方式 | |
| JPS6224377A (ja) | デ−タ通信ネツトワ−クの情報収集方式 | |
| JPS6240572A (ja) | 複数プロセサから成るデ−タ処理システムのプロセサ優先選択制御方式 | |
| JPH05101112A (ja) | データベース演算処理装置 | |
| JPH0512199A (ja) | データ転送方式 | |
| JPS6055463A (ja) | マルチプロセツサシステム | |
| JPH05284178A (ja) | データ変換システム | |
| JPH03265963A (ja) | バス制御装置 | |
| JPS63137352A (ja) | オンライン型メツセ−ジ交換システム |