JPS61253572A - 疎結合マルチプロセツサ・システムの負荷配分方式 - Google Patents
疎結合マルチプロセツサ・システムの負荷配分方式Info
- Publication number
- JPS61253572A JPS61253572A JP60093617A JP9361785A JPS61253572A JP S61253572 A JPS61253572 A JP S61253572A JP 60093617 A JP60093617 A JP 60093617A JP 9361785 A JP9361785 A JP 9361785A JP S61253572 A JPS61253572 A JP S61253572A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- cpu
- terminals
- terminal
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008878 coupling Effects 0.000 title 1
- 238000010168 coupling process Methods 0.000 title 1
- 238000005859 coupling reaction Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims description 22
- 238000012545 processing Methods 0.000 claims description 19
- 238000004891 communication Methods 0.000 abstract description 9
- 239000013256 coordination polymer Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
- G06F9/505—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the load
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は複数のプロセッサを具備したマルチプロセッサ
・システムに係り、特に各プロセッサ間を疎結合状態に
て構成したときに、該複数のプロセッサに加わる負荷を
極力均衡化するために好適な負荷分配制御方式に関する
。
・システムに係り、特に各プロセッサ間を疎結合状態に
て構成したときに、該複数のプロセッサに加わる負荷を
極力均衡化するために好適な負荷分配制御方式に関する
。
複数のプロセッサを組合わせることにより、電子計算機
システムの処理性能を向上させる方式が種種提案され、
実用化に至っている。その代表的な構成例としては、 （１）プロセッサ間で主メモリを共有する密結合マルチ
プロセッサ・システムと、 （２）個々のプロセッサが専用の主メモリを具備した状
態で構成する疎結合マルチプロセッサ・システム が一般的に良く知られている。
システムの処理性能を向上させる方式が種種提案され、
実用化に至っている。その代表的な構成例としては、 （１）プロセッサ間で主メモリを共有する密結合マルチ
プロセッサ・システムと、 （２）個々のプロセッサが専用の主メモリを具備した状
態で構成する疎結合マルチプロセッサ・システム が一般的に良く知られている。
上記の２つの代表的なマルチプロセッサ・システム構成
において、（１）の密結合マルチプロセッサ・システム
は実時間処理（オンライン・リアル・タイム処理として
知ら九でいる）の処理性能を向上させることに効果があ
り、（２）の疎結合マルチプロセッサ・システムはバッ
チ処理の性能向上、すなわちスループットの向上に効果
がある。
において、（１）の密結合マルチプロセッサ・システム
は実時間処理（オンライン・リアル・タイム処理として
知ら九でいる）の処理性能を向上させることに効果があ
り、（２）の疎結合マルチプロセッサ・システムはバッ
チ処理の性能向上、すなわちスループットの向上に効果
がある。
最近では、電子計算機システムの信頼性向上の観点から
、（２）の疎結合マルチプロセッサ・システムの構成が
一般的になりつつある。これは、疎結合マルチプロセッ
サ・システムの場合には、マルチプロセッサ・システム
を構成するプロセッサ群の中で、どれか１つのプロセッ
サに障害が発生して該プロセッサが停止しても、当該プ
ロセッサに仕事（ジョブの実行）を行なわせないように
制御すれば電子計算機システム全体のサービスが停止し
ないためであろう。
、（２）の疎結合マルチプロセッサ・システムの構成が
一般的になりつつある。これは、疎結合マルチプロセッ
サ・システムの場合には、マルチプロセッサ・システム
を構成するプロセッサ群の中で、どれか１つのプロセッ
サに障害が発生して該プロセッサが停止しても、当該プ
ロセッサに仕事（ジョブの実行）を行なわせないように
制御すれば電子計算機システム全体のサービスが停止し
ないためであろう。
ところで、近年の電子計算機システム利用の目覚ましい
発展にともない、バッチ処理に加えてＴ Ｓ Ｓ （Ｔ
ｉｍｅ Ｓｈａｒｉｎｇ Ｓｙｓｔｅｍ ）などのオン
ライン処理の需要が高い、したがって、バッチ処理の性
能向上を指向した疎結合マルチプロセッサ・システム構
成のもとで、ＴＳＳ処理に代表されるオンライン処理の
性能向上が要求される訳である。
発展にともない、バッチ処理に加えてＴ Ｓ Ｓ （Ｔ
ｉｍｅ Ｓｈａｒｉｎｇ Ｓｙｓｔｅｍ ）などのオン
ライン処理の需要が高い、したがって、バッチ処理の性
能向上を指向した疎結合マルチプロセッサ・システム構
成のもとで、ＴＳＳ処理に代表されるオンライン処理の
性能向上が要求される訳である。
これはマルチプロセッサ構成における咳複数プロセッサ
に加わる負荷を極力均衡化させる制御方式を実現するこ
とに帰着する。
に加わる負荷を極力均衡化させる制御方式を実現するこ
とに帰着する。
ＴＳＳ処理などのオンライン処理におけるマルチプロセ
ッサ・システムの負荷配分制御方式に関する従来技術の
１つは、特開昭５９−１５７７７８号公報に記載されて
いる。特開昭５９−１５７７７８号公報で開示された負
荷配分制御方式を、第１図を用いて簡単に説明する。第
１図を参照するに、開示された負荷配分制御方式は、プ
ロセッサｃｐ、、ｃｐ、。
ッサ・システムの負荷配分制御方式に関する従来技術の
１つは、特開昭５９−１５７７７８号公報に記載されて
いる。特開昭５９−１５７７７８号公報で開示された負
荷配分制御方式を、第１図を用いて簡単に説明する。第
１図を参照するに、開示された負荷配分制御方式は、プ
ロセッサｃｐ、、ｃｐ、。
および各プロセッサ間での共通メモリＣＭを具備し、各
プロセッサには通話路系装置ＳＰ、・・・。
プロセッサには通話路系装置ＳＰ、・・・。
ＳＰ、が接続され１通話路系装置ＳＰ、。・・・、ｓｐ
。
。
に端末装置Ａ、Ｂなどが接続された構成において、各プ
ロセッサの負荷状態を共通メモ９０Ｍ内に各々ｅｏ ｔ
ａｔ として記憶しており、さらに、最終負荷プロセ
ッサ番号ｎ１を記憶している０通話路系装置ｓｐ、、ｓ
ｐ、内には加入者メモリＳＭ、。
ロセッサの負荷状態を共通メモ９０Ｍ内に各々ｅｏ ｔ
ａｔ として記憶しており、さらに、最終負荷プロセ
ッサ番号ｎ１を記憶している０通話路系装置ｓｐ、、ｓ
ｐ、内には加入者メモリＳＭ、。
ＳＭ、を具備し、ＳＭ、内には端末装置Ａに対応する呼
状態帷告先プロセッサ番号ｎ、、端末Ｂに対応する呼状
態報告先プロセッサ番号ｎ、が設定されている。
状態帷告先プロセッサ番号ｎ、、端末Ｂに対応する呼状
態報告先プロセッサ番号ｎ、が設定されている。
この構成のもとで、ｎ、には最も使用率の低いプロセッ
サ番号を常時設定しておくことにより、−担端末Ａから
端末Ｂへのデータ転送を行なったときには、加入者メモ
リＳＭ、から端末装置Ａに対応する呼状態報告先プロセ
ッサ番号ｎａ（いま０と仮定する）を検索し、プロセッ
サＣＰ、に接続処理を要求する。該要求を受信したプロ
セッサＣＰ、は、装置ＳＰ０を介して端末装置Ａと端末
装置Ｂとの間に呼を設定するとともに、装置ＳＰａ内の
呼状態報告先プロセッサ番号をｎ、＝０に更新する。端
末装置Ａ、Ｂ間でデータ転送が終了すると、装置ＳＰ０
はメモリＳＭ、から端末装置Ａ。
サ番号を常時設定しておくことにより、−担端末Ａから
端末Ｂへのデータ転送を行なったときには、加入者メモ
リＳＭ、から端末装置Ａに対応する呼状態報告先プロセ
ッサ番号ｎａ（いま０と仮定する）を検索し、プロセッ
サＣＰ、に接続処理を要求する。該要求を受信したプロ
セッサＣＰ、は、装置ＳＰ０を介して端末装置Ａと端末
装置Ｂとの間に呼を設定するとともに、装置ＳＰａ内の
呼状態報告先プロセッサ番号をｎ、＝０に更新する。端
末装置Ａ、Ｂ間でデータ転送が終了すると、装置ＳＰ０
はメモリＳＭ、から端末装置Ａ。
Ｂに対応するｎ、＝Ｏ，ｎｈ＝Ｏを検索し、プロセッサ
ＣＰ、に切断処理を要求する。
ＣＰ、に切断処理を要求する。
ここで、ｎｕ ＝Ｑが設定されていたとすると、プロセ
ッサＣＰ０は、端末装置Ａ、Ｈに設定されている呼を切
断するとともに、共通メモ９０Ｍ内の最終負荷プロセッ
サ番号ｎ１＝０を検索し、加入者メモリＳＭ、内の呼状
態報告先プロセッサ番号ｎ１およびｎ、を最終負荷プロ
セッサ番号ｎ１＝０と等しく設定する。これによって、
次に端末装置Ｂが発呼した場合には、装置ＳＰ、は軽負
荷のプロセッサＣＰ０に接続処理を要求する。
ッサＣＰ０は、端末装置Ａ、Ｈに設定されている呼を切
断するとともに、共通メモ９０Ｍ内の最終負荷プロセッ
サ番号ｎ１＝０を検索し、加入者メモリＳＭ、内の呼状
態報告先プロセッサ番号ｎ１およびｎ、を最終負荷プロ
セッサ番号ｎ１＝０と等しく設定する。これによって、
次に端末装置Ｂが発呼した場合には、装置ＳＰ、は軽負
荷のプロセッサＣＰ０に接続処理を要求する。
このようにして負荷配分制御方式を実現しているが、上
記の特開昭５９−１５７７７８号公報の方式は、密結合
マルチプロセッサ・システムの構成においてのみ実現可
能なものであり、疎結合マルチプロセッサ・システムに
おける制御方式は開示されていない、さらに、特開昭５
１−１５７７７８号公報による制御方式は各プロセッサ
間の共通メモリを具備していることで実現可能となる。
記の特開昭５９−１５７７７８号公報の方式は、密結合
マルチプロセッサ・システムの構成においてのみ実現可
能なものであり、疎結合マルチプロセッサ・システムに
おける制御方式は開示されていない、さらに、特開昭５
１−１５７７７８号公報による制御方式は各プロセッサ
間の共通メモリを具備していることで実現可能となる。
本発明の目的は、疎結合マルチプロセッサ・システムの
構成における該複数プロセッサに加わる負荷を極力均衡
化する手段を提供し、特に、 ＴＳＳ処理で代表される
オンライン処理時のプロセッサ負荷を適正配分する手段
を提供することにある。
構成における該複数プロセッサに加わる負荷を極力均衡
化する手段を提供し、特に、 ＴＳＳ処理で代表される
オンライン処理時のプロセッサ負荷を適正配分する手段
を提供することにある。
本発明の疎結合マルチプロセッサ・システムの負荷配分
方式は、各プロセッサ固有の主メモリ内に該プロセッサ
の負荷状態を表わす表示子と、該プロセッサと接続可能
な端末数の上限値、および現在接続されている端末数を
記憶する手段を具備する。さらに、疎結合マルチプロセ
ッサ・システム内での統括プロセッサ（Ｇｌｏｂａｌ
Ｐｒｏｃｅｓｓｏｒ）内には疎結合マルチプロセッサ・
システムを構成している全てのプロセッサの負荷状態を
記憶する手段を具備している。
方式は、各プロセッサ固有の主メモリ内に該プロセッサ
の負荷状態を表わす表示子と、該プロセッサと接続可能
な端末数の上限値、および現在接続されている端末数を
記憶する手段を具備する。さらに、疎結合マルチプロセ
ッサ・システム内での統括プロセッサ（Ｇｌｏｂａｌ
Ｐｒｏｃｅｓｓｏｒ）内には疎結合マルチプロセッサ・
システムを構成している全てのプロセッサの負荷状態を
記憶する手段を具備している。
この構成要素にもとづいて、疎結合マルチプロセッサ°
システム内での各プロセッサは、まず自プロセッサに接
続されている端末からのプログラム起動を試みる。この
とき該プロセッサは常時監視しているプロセッサの負荷
状態からサービスできる端末台数の最大値を設定する０
次に、この最大値を現在サービス中の端末台数を示す数
値と比較し、サービス中の端末台数が上記最大値よりも
小さければ、該端末台数の数値を１だけ加算した後、該
端末からのプログラム起動要求の処理を行ない、そのプ
ロセッサは該端末からのサービス要求を処理したことに
なる。なお、該端末からのサービス要求の処理が終了す
ると上記サービス中の端末台数を示す数値を１だけ減じ
た後、該端末との接続関係が切り離される。
システム内での各プロセッサは、まず自プロセッサに接
続されている端末からのプログラム起動を試みる。この
とき該プロセッサは常時監視しているプロセッサの負荷
状態からサービスできる端末台数の最大値を設定する０
次に、この最大値を現在サービス中の端末台数を示す数
値と比較し、サービス中の端末台数が上記最大値よりも
小さければ、該端末台数の数値を１だけ加算した後、該
端末からのプログラム起動要求の処理を行ない、そのプ
ロセッサは該端末からのサービス要求を処理したことに
なる。なお、該端末からのサービス要求の処理が終了す
ると上記サービス中の端末台数を示す数値を１だけ減じ
た後、該端末との接続関係が切り離される。
一方、サービス中の端末台数が上記最大値と等しいか大
きければ、該プロセッサではその端末からのサービス要
求が処理できないことになり、その旨を統括プロセッサ
に報告する。１１！括プロセツサは、自プロセッサ内に
て記憶している各プロセッサの負荷状態表示子を調べ一
番負荷状態の軽いプロセッサを選択し、その選択された
プロセッサに対して該端末からのサービス要求を処理す
る旨の指令を発行する。指令を受けたプロセッサは統括
プロセッサの指令にもとづいて該端末からのサービス要
求の処理を行なうことになり、疎結合マルチプロセッサ
・システム内での負荷を均衡配分できる。
きければ、該プロセッサではその端末からのサービス要
求が処理できないことになり、その旨を統括プロセッサ
に報告する。１１！括プロセツサは、自プロセッサ内に
て記憶している各プロセッサの負荷状態表示子を調べ一
番負荷状態の軽いプロセッサを選択し、その選択された
プロセッサに対して該端末からのサービス要求を処理す
る旨の指令を発行する。指令を受けたプロセッサは統括
プロセッサの指令にもとづいて該端末からのサービス要
求の処理を行なうことになり、疎結合マルチプロセッサ
・システム内での負荷を均衡配分できる。
以下、本発明の一実施例を図面により説明する。
第２図は本発明の一実施例により疎結合マルチプロセッ
サ・システムの負荷配分方式を示す図である。第２図に
おいて、符号２０〜２３は疎結合マルチプロセッサ・シ
ステムを構成するプロセッサ群を示し、各々ＣＰＵ−Ａ
、ＣＰＵ−Ｂ、ＣＰＵ−Ｃ，ＣＰＵ−Ｄと示しである。
サ・システムの負荷配分方式を示す図である。第２図に
おいて、符号２０〜２３は疎結合マルチプロセッサ・シ
ステムを構成するプロセッサ群を示し、各々ＣＰＵ−Ａ
、ＣＰＵ−Ｂ、ＣＰＵ−Ｃ，ＣＰＵ−Ｄと示しである。
符号２０１はプロセッサＣＰＵ−Ａ専用の主メモリを表
わしており、主メモリ２０１内にはプログラムやデータ
が格納できる０本発明の実施例においては１発明の概要
で述べた負荷状態表示子１や端末数を記憶する領域２な
ども格納している。主メモリ２０１と同様に、符号２１
１はプロセッサＣＰＵ−Ｈの主メモリ、符号２２２はプ
ロセッサｃｐｖ−ｃの主メモリ、符号２３３はプロセッ
サＣＰＵ−Ｄの主メモリを表わす。
わしており、主メモリ２０１内にはプログラムやデータ
が格納できる０本発明の実施例においては１発明の概要
で述べた負荷状態表示子１や端末数を記憶する領域２な
ども格納している。主メモリ２０１と同様に、符号２１
１はプロセッサＣＰＵ−Ｈの主メモリ、符号２２２はプ
ロセッサｃｐｖ−ｃの主メモリ、符号２３３はプロセッ
サＣＰＵ−Ｄの主メモリを表わす。
第２図の実施例においては、プロセッサＣＰＵ−Ａを疎
結合マルチプロセッサ・システム内の統括プロセッサと
している。統括プロセッサＣＰＵ−Ａ内には、疎結合マ
ルチプロセッサ・システム内の各プロセッサの負荷を記
憶する制御ブロックが存在する。この制御ブロックは符
号３で示してあり、Ｌ Ｄ （Ｌｏａｄ）ブロックとし
て示しである。
結合マルチプロセッサ・システム内の統括プロセッサと
している。統括プロセッサＣＰＵ−Ａ内には、疎結合マ
ルチプロセッサ・システム内の各プロセッサの負荷を記
憶する制御ブロックが存在する。この制御ブロックは符
号３で示してあり、Ｌ Ｄ （Ｌｏａｄ）ブロックとし
て示しである。
符号１は該プロセッサの負荷状態を示す表示子である。
プロセッサの負荷状態の指標としては一般的に知られて
いるＣＰＵ使用率、、単位時間当たりの入出力動作回数
、主メモリの使用率を用いても構わないし、これらを混
在させた値を用いても良い、結果的にプロセッサの負荷
状態を表現できれば良い。
いるＣＰＵ使用率、、単位時間当たりの入出力動作回数
、主メモリの使用率を用いても構わないし、これらを混
在させた値を用いても良い、結果的にプロセッサの負荷
状態を表現できれば良い。
符号２は該プロセッサで処理している端末情報に関する
制御ブロックであり１本発明に関係している端末台数の
最大値Ｎ ａ 、現在サービスしている端末台数Ｎ、な
どが格納されている。
制御ブロックであり１本発明に関係している端末台数の
最大値Ｎ ａ 、現在サービスしている端末台数Ｎ、な
どが格納されている。
符号３は疎結合マルチプロセッサ・システム内の各プロ
セッサの負荷を記憶する制御ブロックであり、第１エン
トリは自プロセッサ（グローバル・プロセッサ）の負荷
状態、第２エントリ以降は疎結合マルチプロセッサ内の
他のプロセッサ（ローカル・プロセッサ）の負荷状態を
表わしている。
セッサの負荷を記憶する制御ブロックであり、第１エン
トリは自プロセッサ（グローバル・プロセッサ）の負荷
状態、第２エントリ以降は疎結合マルチプロセッサ内の
他のプロセッサ（ローカル・プロセッサ）の負荷状態を
表わしている。
なお、ＬＤブロック３は統括プロセッサ（グローバル・
プロセッサ）にのみ存在する。
プロセッサ）にのみ存在する。
なお、プロセッサＣＰＵ−Ｂ内の主メモリ２１１やプロ
セッサＣＰＵ−Ｃ内の主メモリ２２２．プロセッサＣＰ
Ｕ−Ｄ内の主メモリ内にも符号１゜符号２が出現してい
るが、これは主メモリ２０１内に存在していた表示子１
．および制御ブロック２と同じ意味を有しているためで
ある。
セッサＣＰＵ−Ｃ内の主メモリ２２２．プロセッサＣＰ
Ｕ−Ｄ内の主メモリ内にも符号１゜符号２が出現してい
るが、これは主メモリ２０１内に存在していた表示子１
．および制御ブロック２と同じ意味を有しているためで
ある。
符号１１〜１３は通信制御装置であり１０通信制御装置
内ではネットワーク制御プログラム（Ｎｅｔｗｏｒｋ
Ｃｏｎｔｒｏｌ Ｐｒｏｇｒａｍ ： Ｎ ＣＰ ）が
動作する・符号１４〜符号１９は通信制御装置に接続さ
れた端末であり、符号３１〜符号３４は各プロセッサに
直接に接続された端末を示している。
内ではネットワーク制御プログラム（Ｎｅｔｗｏｒｋ
Ｃｏｎｔｒｏｌ Ｐｒｏｇｒａｍ ： Ｎ ＣＰ ）が
動作する・符号１４〜符号１９は通信制御装置に接続さ
れた端末であり、符号３１〜符号３４は各プロセッサに
直接に接続された端末を示している。
各々の通信制御装置１１〜１３は、すべてのプロセッサ
と接続されている。また、各プロセッサＣＰＵ−Ａ−Ｃ
ＰＵ−Ｄ同志もお互いに接続されている。
と接続されている。また、各プロセッサＣＰＵ−Ａ−Ｃ
ＰＵ−Ｄ同志もお互いに接続されている。
では、プロセッサ間の負荷配分の動作を説明する。プロ
セッサＣＰＵ−Ｃに接続されている端末からのサービス
要求に対する動作例について説明する。
セッサＣＰＵ−Ｃに接続されている端末からのサービス
要求に対する動作例について説明する。
プロセッサｃｐｖ−ｃは端末３３からのプログラム起動
要求を受信すると常時監視されて値が設定されているプ
ロセッサＣＰＵ−Ｃの負荷状態表示子１の値より主メモ
リ２２２内のＣＴＬ−Ｃ制御ブロック２のＮ、の値を設
定する。このとき、ｅ、の値をグローバル・プロセッサ
ＣＰＵ−Ａに報告し、Ｃ：ＰＵ−ＡはＬＤ制御ブロック
３の該当エントリの値を修正する。ｅ、からＮｍ への
値の設定は比例計算にて行なう０次に、Ｎ、とＮ６とを
比較する。 Ｎ、 ｆＪｌＮ−よりも／１％さｂｌなら
番ｆ、プロセッサＣＰＵ−Ｃは端末３３のサービス要求
の処理が行なえることになり、Ｎ、を＋１とした後プロ
セッサＣＰＵ−Ｃにて該当するプログラムを起動する。
要求を受信すると常時監視されて値が設定されているプ
ロセッサＣＰＵ−Ｃの負荷状態表示子１の値より主メモ
リ２２２内のＣＴＬ−Ｃ制御ブロック２のＮ、の値を設
定する。このとき、ｅ、の値をグローバル・プロセッサ
ＣＰＵ−Ａに報告し、Ｃ：ＰＵ−ＡはＬＤ制御ブロック
３の該当エントリの値を修正する。ｅ、からＮｍ への
値の設定は比例計算にて行なう０次に、Ｎ、とＮ６とを
比較する。 Ｎ、 ｆＪｌＮ−よりも／１％さｂｌなら
番ｆ、プロセッサＣＰＵ−Ｃは端末３３のサービス要求
の処理が行なえることになり、Ｎ、を＋１とした後プロ
セッサＣＰＵ−Ｃにて該当するプログラムを起動する。
なお、該当する処理プログラムの実行が終了すると該端
末を論理的に切離し、Ｎ、を−１とする。
末を論理的に切離し、Ｎ、を−１とする。
一方、Ｎ６がＮ１と等しいか、あるいは大きいならば該
プロセッサＣＰＵ−Ｃでは処理できないことを意味し、
その旨を線Ｑ１を介して統括プロセッサＣＰＵ−Ａに報
告する。
プロセッサＣＰＵ−Ｃでは処理できないことを意味し、
その旨を線Ｑ１を介して統括プロセッサＣＰＵ−Ａに報
告する。
統括プロセッサＣＰＵ−ＡはプロセッサＣＰＵ−Ｃから
報告を受けるとＬＤ制御ブロック３の各エントリを検索
し、値の一番小さいエントリに対するプロセッサを選択
する。ここで１選択されたプロセッサが先に報告して来
たプロセッサと等しいならば、このマルチプロセッサ・
システムでは過負荷状層となっていることになり、その
旨を線Ｑ１を介して再びプロセッサｃｐｖ−ｃに返す。
報告を受けるとＬＤ制御ブロック３の各エントリを検索
し、値の一番小さいエントリに対するプロセッサを選択
する。ここで１選択されたプロセッサが先に報告して来
たプロセッサと等しいならば、このマルチプロセッサ・
システムでは過負荷状層となっていることになり、その
旨を線Ｑ１を介して再びプロセッサｃｐｖ−ｃに返す。
したがって、端末３３のサービス要求は処理されない。
ＬＤ制御ブロックの検索の結果、プロセッサＣＰＵ−Ｄ
が選択されたとする。プロセッサＣＰｕ−Ａは選択した
旨を線Ω１．線ｎ２を介して各プロセッサに報告する。
が選択されたとする。プロセッサＣＰｕ−Ａは選択した
旨を線Ω１．線ｎ２を介して各プロセッサに報告する。
このとき、端末３３に対する論理的な接続経路も指示す
る。たとえば、線ａ３を介するなどである。これによっ
て、プロセッサＣ：ＰＵ−Ｃは端末３３からのサービス
要求を一担受信した後、線Ｑ３を介して通信制御装置１
１を経由させプロセッサＣＰＵ−Ｄに送出できる。プロ
セッサＣＰＵ−Ｄは端末３３からのサービス要求に対応
する処理プログラムを実行することになる。なお、プロ
セッサＣＰＵ−Ａから指示を受けたプロセ？すＣＰＵ−
Ｄでは、先に述べた方法と同じようにしてＮ、とＮ、と
の比較を行なっている。したがって、端末からのサービ
ス要求に対する処理を行なえない状態が成立した場合に
は、再びプロセッサＣＰＵ−Ａに報告する。
る。たとえば、線ａ３を介するなどである。これによっ
て、プロセッサＣ：ＰＵ−Ｃは端末３３からのサービス
要求を一担受信した後、線Ｑ３を介して通信制御装置１
１を経由させプロセッサＣＰＵ−Ｄに送出できる。プロ
セッサＣＰＵ−Ｄは端末３３からのサービス要求に対応
する処理プログラムを実行することになる。なお、プロ
セッサＣＰＵ−Ａから指示を受けたプロセ？すＣＰＵ−
Ｄでは、先に述べた方法と同じようにしてＮ、とＮ、と
の比較を行なっている。したがって、端末からのサービ
ス要求に対する処理を行なえない状態が成立した場合に
は、再びプロセッサＣＰＵ−Ａに報告する。
プロセッサＣＰＵ−Ａは、次に負荷状態の軽いプロセッ
サをＬＤ制御ブロック３より探し出し、上記と同様な方
法で指令する０選択の対象となるプロセッサは統括プロ
セッサを含む、端末からのサービス要求を処理できるプ
ロセッサが存在しない場合には、その旨をプロセッサＣ
ＰＵ−Ｃへ返す。
サをＬＤ制御ブロック３より探し出し、上記と同様な方
法で指令する０選択の対象となるプロセッサは統括プロ
セッサを含む、端末からのサービス要求を処理できるプ
ロセッサが存在しない場合には、その旨をプロセッサＣ
ＰＵ−Ｃへ返す。
通信制御装置１１〜１３に接続されている端末群１４〜
１９に対するプロセッサの配分方法も上記で述べた方法
で行なう。
１９に対するプロセッサの配分方法も上記で述べた方法
で行なう。
以上、本発明によれば疎結合マルチプロセッサ・システ
ムにおける複数のプロセッサの負荷が均衡化され、当該
マルチプロセッサ・システムが効率良く運用できる。
ムにおける複数のプロセッサの負荷が均衡化され、当該
マルチプロセッサ・システムが効率良く運用できる。
第１図は密結合マルチプロセッサ・システムにおける負
荷配分制御方式を説明した図、第２図は本発明の疎結合
マルチプロセッサ・システムにおける負荷配分方式を示
す図である。 １・・・該プロセッサの負荷状態を示す表示子、２・・
・該プロセッサで処理している端末情報に関する制御ブ
ロックであり、本発明に関係している端末台数の最大値
Ｎ、、現在サービスしている端末台数Ｎ、を格納してい
る、３・・・疎結合マルチプロセッサ・システム内の全
てのプロセッサの負荷状態を第２（２１
荷配分制御方式を説明した図、第２図は本発明の疎結合
マルチプロセッサ・システムにおける負荷配分方式を示
す図である。 １・・・該プロセッサの負荷状態を示す表示子、２・・
・該プロセッサで処理している端末情報に関する制御ブ
ロックであり、本発明に関係している端末台数の最大値
Ｎ、、現在サービスしている端末台数Ｎ、を格納してい
る、３・・・疎結合マルチプロセッサ・システム内の全
てのプロセッサの負荷状態を第２（２１
Claims (1)
- 各々のプロセッサに専用の主メモリを具備し、複数のプ
ロセッサ群が疎結合状態で結合した疎結合マルチプロセ
ッサ・システムにおいて、前記各プロセッサの負荷状態
を監視し、常時負荷状態を記憶する第１の記憶手段と、
該プロセッサと接続可能な端末数の上限値を記憶する手
段と現在接続されている端末数を記憶する手段、さらに
疎結合マルチプロセッサ・システムを統括管理するグロ
ーバル・プロセッサにはマルチプロセッサ・システムを
構成するすべてのプロセッサ群の負荷状態を記憶する第
２の記憶手段を設け、該プロセッサに接続されている端
末からプログラム起動のサービス要求がなされたときに
第１の記憶手段にもとづいて該プロセッサの接続可能な
端末数の上限値を設定し、現在サービス中の端末数と比
較する制御手段、比較の結果、端末数の上限値がサービ
ス中の端末数と等しいか小さいときには該プロセッサで
は該端末からの要求を処理できない旨をグローバル・プ
ロセッサに報告する手段、報告を受けたグローバル・プ
ロセッサで第２の記憶手段を検索し、負荷状態の一番軽
いプロセッサを選択し、選択した当該プロセッサに該端
末からのプログラム起動のサービス要求の処理を指令す
る制御手段を設けたことを特徴とする疎結合マルチプロ
セッサ・システムの負荷配分方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60093617A JPS61253572A (ja) | 1985-05-02 | 1985-05-02 | 疎結合マルチプロセツサ・システムの負荷配分方式 |
| US06/858,791 US4748558A (en) | 1985-05-02 | 1986-05-01 | Load balancing control method for a loosely coupled multi-processor system and a device for realizing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60093617A JPS61253572A (ja) | 1985-05-02 | 1985-05-02 | 疎結合マルチプロセツサ・システムの負荷配分方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61253572A true JPS61253572A (ja) | 1986-11-11 |
Family
ID=14087280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60093617A Pending JPS61253572A (ja) | 1985-05-02 | 1985-05-02 | 疎結合マルチプロセツサ・システムの負荷配分方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4748558A (ja) |
| JP (1) | JPS61253572A (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4851988A (en) * | 1986-03-31 | 1989-07-25 | Wang Laboratories, Inc. | Loosely-coupled computer system using global identifiers to identify mailboxes and volumes |
| US5241677A (en) * | 1986-12-19 | 1993-08-31 | Nippon Telepgraph and Telehone Corporation | Multiprocessor system and a method of load balancing thereof |
| DE3741953A1 (de) * | 1986-12-19 | 1988-06-30 | Nippon Telegraph & Telephone | Multiprozessorsystem und verfahren zur arbeitslastverteilung bei einem solchen |
| JP2723925B2 (ja) * | 1988-09-19 | 1998-03-09 | 株式会社日立製作所 | 計算機間プログラムオンライン再配置方式 |
| JPH0293836A (ja) * | 1988-09-30 | 1990-04-04 | Toshiba Corp | 分散型データベース管理装置 |
| US5155851A (en) * | 1989-05-15 | 1992-10-13 | Bell Communications Research, Inc. | Routing an incoming data stream to parallel processing stations |
| US5239649A (en) * | 1989-10-30 | 1993-08-24 | International Business Machines Corporation | Channel path load balancing, through selection of storage volumes to be processed, for long running applications |
| US5379438A (en) * | 1990-12-14 | 1995-01-03 | Xerox Corporation | Transferring a processing unit's data between substrates in a parallel processor |
| IL99923A0 (en) * | 1991-10-31 | 1992-08-18 | Ibm Israel | Method of operating a computer in a network |
| US5504894A (en) * | 1992-04-30 | 1996-04-02 | International Business Machines Corporation | Workload manager for achieving transaction class response time goals in a multiprocessing system |
| US5758157A (en) * | 1992-12-31 | 1998-05-26 | International Business Machines Corporation | Method and system for providing service processor capability in a data processing by transmitting service processor requests between processing complexes |
| JPH0756868A (ja) * | 1993-08-10 | 1995-03-03 | Nec Corp | 分散型データ処理方式 |
| DK0645702T3 (da) * | 1993-09-24 | 2000-11-06 | Siemens Ag | Fremgangsmåde til belastningsudligning i et multiprocessorsystem |
| US5437032A (en) * | 1993-11-04 | 1995-07-25 | International Business Machines Corporation | Task scheduler for a miltiprocessor system |
| US5630129A (en) * | 1993-12-01 | 1997-05-13 | Sandia Corporation | Dynamic load balancing of applications |
| US5442789A (en) * | 1994-03-31 | 1995-08-15 | International Business Machines Corporation | System and method for efficiently loading and removing selected functions on digital signal processors without interrupting execution of other functions on the digital signal processors |
| JPH0830471A (ja) * | 1994-07-14 | 1996-02-02 | Hitachi Ltd | ジョブの実行プロセサ変更方式 |
| US5603029A (en) * | 1995-06-07 | 1997-02-11 | International Business Machines Corporation | System of assigning work requests based on classifying into an eligible class where the criteria is goal oriented and capacity information is available |
| JP3095163B2 (ja) * | 1995-07-19 | 2000-10-03 | 株式会社日立製作所 | 自動ログオン機能の制御方法 |
| US6182109B1 (en) * | 1996-03-08 | 2001-01-30 | International Business Machines Corporation | Dynamic execution unit management for high performance user level network server system |
| US5872972A (en) * | 1996-07-05 | 1999-02-16 | Ncr Corporation | Method for load balancing a per processor affinity scheduler wherein processes are strictly affinitized to processors and the migration of a process from an affinitized processor to another available processor is limited |
| JP3726484B2 (ja) * | 1998-04-10 | 2005-12-14 | 株式会社日立製作所 | 記憶サブシステム |
| WO2001044894A2 (en) | 1999-12-06 | 2001-06-21 | Warp Solutions, Inc. | System and method for dynamic content routing |
| US6389448B1 (en) | 1999-12-06 | 2002-05-14 | Warp Solutions, Inc. | System and method for load balancing |
| WO2004004245A1 (en) * | 2002-06-28 | 2004-01-08 | Nokia Corporation | Load balancing devices and method therefor |
| US7594233B2 (en) * | 2002-06-28 | 2009-09-22 | Hewlett-Packard Development Company, L.P. | Processing thread launching using volunteer information |
| US7779415B2 (en) * | 2003-11-21 | 2010-08-17 | International Business Machines Corporation | Adaptive load distribution in managing dynamic and transient data for distributed applications |
| US20050240806A1 (en) * | 2004-03-30 | 2005-10-27 | Hewlett-Packard Development Company, L.P. | Diagnostic memory dump method in a redundant processor |
| US7614055B2 (en) * | 2004-06-14 | 2009-11-03 | Alcatel-Lucent Usa Inc. | Selecting a processor to run an executable of a distributed software application upon startup of the distributed software application |
| US7788670B2 (en) * | 2004-10-26 | 2010-08-31 | Intel Corporation | Performance-based workload scheduling in multi-core architectures |
| US8914517B1 (en) * | 2012-09-26 | 2014-12-16 | Emc Corporation | Method and system for predictive load balancing |
| US11307903B2 (en) | 2018-01-31 | 2022-04-19 | Nvidia Corporation | Dynamic partitioning of execution resources |
| US10817338B2 (en) | 2018-01-31 | 2020-10-27 | Nvidia Corporation | Dynamic partitioning of execution resources |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4403286A (en) * | 1981-03-06 | 1983-09-06 | International Business Machines Corporation | Balancing data-processing work loads |
-
1985
- 1985-05-02 JP JP60093617A patent/JPS61253572A/ja active Pending
-
1986
- 1986-05-01 US US06/858,791 patent/US4748558A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4748558A (en) | 1988-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61253572A (ja) | 疎結合マルチプロセツサ・システムの負荷配分方式 | |
| US5870604A (en) | Job execution processor changing method and system, for load distribution among processors | |
| US3566357A (en) | Multi-processor multi-programed computer system | |
| JPH05173990A (ja) | データ処理システム | |
| US5692119A (en) | Management method for a multiprocessor system | |
| JP3082297B2 (ja) | タスク制御方式 | |
| JPS61255461A (ja) | マルチｃｐｕ通信装置 | |
| JPS62189548A (ja) | 負荷配分制御機構 | |
| JPS62172840A (ja) | デ−タの転送方式 | |
| JPH03296851A (ja) | 水平分散処理方式 | |
| JPH09223031A (ja) | プログラム制御方法及び装置 | |
| KR100253790B1 (ko) | 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법 | |
| JPS59177638A (ja) | メツセ−ジ優先送出制御方式 | |
| KR920003283B1 (ko) | 다중처리기 시스템에서의 인터럽트 방법 | |
| JPH11353197A (ja) | 共有プール資源制御方式 | |
| JPH07160649A (ja) | 分散制御システム | |
| JPH06224975A (ja) | 結合したモジュールをリセットする方法及びこの方法を用いるシステム | |
| JPH0365720A (ja) | プリントサーバ | |
| KR950005588B1 (ko) | 지능망 서비스 운용 데이타 초기화 및 변경방법 | |
| JPH069006B2 (ja) | 遠方監視制御システムの自動制御方法 | |
| JPS6149270A (ja) | マルチプロセツサシステムの入／出力制御方式 | |
| JPS6266360A (ja) | 優先度制御方式 | |
| JP2968032B2 (ja) | Ｌａｎシステム | |
| JPS59119994A (ja) | プロセツサ間通信方式 | |
| JPH01162974A (ja) | ロードモジュールの動的置換方式 |