JPH04287265A - 並列計算機の通信方法 - Google Patents

並列計算機の通信方法

Info

Publication number
JPH04287265A
JPH04287265A JP5239691A JP5239691A JPH04287265A JP H04287265 A JPH04287265 A JP H04287265A JP 5239691 A JP5239691 A JP 5239691A JP 5239691 A JP5239691 A JP 5239691A JP H04287265 A JPH04287265 A JP H04287265A
Authority
JP
Japan
Prior art keywords
destination
cell
section
message
routing control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5239691A
Other languages
English (en)
Other versions
JP2749725B2 (ja
Inventor
Kenji Horie
堀江 健志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3052396A priority Critical patent/JP2749725B2/ja
Publication of JPH04287265A publication Critical patent/JPH04287265A/ja
Application granted granted Critical
Publication of JP2749725B2 publication Critical patent/JP2749725B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は,並列計算機の通信方式
に関する。多数のプロセッシングエレメント(セル)か
ら構成される並列計算機の開発が盛んに行われている。 並列計算機では,セルがネットワーク状に接続される。 並列計算機の性能をフルに発揮させるためには,処理を
多数のセルに分散させて並列化を行う必要がある。並列
処理では,あるセルが計算した結果を別のセルが利用し
て計算を進める。このため,セル間のデータ通信をどの
ように行うかということが重要になる。
【0002】本発明は,セル間のデータ通信における新
たな方式を提供するものである。
【0003】
【従来の技術】図7は,従来例を示す図であり,セル(
プロセッシングエレメント)を6行×6列の2次元トー
ラス構成のネットワークとした並列計算機を示している
。C11〜C66で示した各セルは,4個のリンク(チ
ャネル)を持っている。このリンクを介することにより
,任意のセル間の通信を行うことができる。例えば,C
11が計算した結果をC34へ送信する場合,C11→
C12→C13→C14→C24→C34のように各セ
ルのリンクを介して行う。
【0004】
【発明が解決しようとする課題】図7に示した2次元ト
ーラス型ネットワーク構成の並列計算機では,図中破線
で示したように,セルC24とセルC34との間のリン
クが故障した場合,任意のセル間の通信を行うことがで
きなくなるので,システム全体の故障,すなわちシステ
ムダウンに至る,という問題があった。
【0005】本発明は,この問題点を解決して,多数の
セル(プロセッシングエレメント)から成るネットワー
クの一部のリンク(チャネル)が故障してもシステムダ
ウンを起こさないようにすると共に,ネットワークの一
部使用,分割使用を可能にする,並列計算機の通信方式
を提供することを目的とする。
【0006】
【課題を解決するための手段】上記の目的を達成するた
めに,本発明は,プロセッシングエレメントとしてのセ
ルを多数個接続してネットワークを構成した並列計算機
におけるセル間のデータ通信方式であって,各セルに,
メッセージバッファ,宛先更新部,宛先判定部,および
制御レジスタを備えたルーティング制御部を設け,メッ
セージバッファは,隣接するセルから受信した,自セル
を“0”とする相対番号から成る宛先が付されたメッセ
ージを一時格納し,宛先更新部は,制御レジスタの指示
が宛先更新の場合には,宛先をデクリメントした後,宛
先判定部へ送付し,制御レジスタの指示が宛先不更新の
場合には,受信時の宛先のままメッセージバッファに格
納されているメッセージを次のセルへ送信し,宛先判定
部は,宛先が“0”であるか否かを判定し,宛先が“0
”である場合には,メッセージバッファに格納されてい
るメッセージを自セルに取り込み,宛先が“0”でない
場合には,メッセージバッファに格納されているメッセ
ージにデクリメントされた宛先を付して次セルへ送信す
るように構成する。
【0007】図1は,本発明の原理を示す図である。同
図において,1はセル#12,2とルーティング制御部
,3はメッセージバッファ,4は宛先更新部,5は制御
レジスタ,6は宛先判定部,7はメッセージ制御部,8
はルーティング制御部,9はセル#11,10はセル#
13,11はセル#21,12はセル#23である。
【0008】図1は,セル#11(9),セル#12(
1),およびセル#13(10)が1次元トーラス型の
ネットワークを構成している。各セルには,ルーティン
グ制御部2,8およびメッセージ制御部7が備えられて
いる。各セル間の通信は,ルーティング制御部2,8を
介して行われる。
【0009】ルーティング制御部2は,メッセージバッ
ファ3,宛先更新部4,制御レジスタ5,および宛先判
定部6から構成されている。メッセージバッファ3は,
隣接するセル〔セル#11(9)〕から受信した,宛先
が付されたメッセージを一時格納する。
【0010】制御レジスタ5は,宛先更新部4へ宛先の
更新または不更新を指示する。宛先更新部4は,制御レ
ジスタ5の指示に従って,宛先の更新または不更新を行
う。宛先判定部6は,宛先が“0”であるか否かを判定
し,その結果により,メッセージバッファ3に格納され
ているメッセージを自セルに取り込んだり,メッセージ
バッファ3に格納されているメッセージを次セルへ送信
したりする。
【0011】
【作用】図1を用いて,本発明の原理を説明する。本発
明では,メッセージに付する宛先に,自セルを“0”と
する相対番号を使用する。例えば,セル#11(9)か
らセル#13(10)へメッセージを送信する場合,“
2”という宛先をメッセージに付する。
【0012】いま,セル#12(1)が,セル#11(
9)から“X”という宛先が付されたメッセージ(MS
G)を受信した場合を考える。メッセージ(MSG)は
,宛先“X”と共にメッセージバッファ3に一時格納さ
れる。宛先“X”は,宛先更新部4へ送られる。
【0013】一方,制御レジスタ5は,■宛先を更新す
る,■宛先を更新しない,という情報を保持している。 宛先更新部4,制御レジスタ5の指示に従って,宛先の
更新または不更新を行う。すなわち,制御レジスタ5の
指示が■宛先を更新する,である場合,宛先“X”をデ
クリメントして“X−1”とした後,宛先判定部6へ送
付する。制御レジスタ5の指示が■宛先を更新しない,
である場合,受信時の宛先“X”のままメッセージバッ
ファ3に格納されているメッセージを次のセル#13(
10)へ送信する〔図中■〕。後者,すなわち■の場合
,メッセージは宛先を更新されることなく,セル#13
(10)へ送信されるので,セル#12(1)はあたか
も存在しないように見えるので,スルー( throu
gh )状態にあると呼ぶ。
【0014】宛先更新部4からデクリメントされた宛先
“X−1”を受け取った宛先判定部6は,デクリメント
された宛先“X−1”が“0”であるか否かを判定する
。デクリメントされた宛先“X−1”が“0”であれば
,受信したメッセージは自セル〔セル#12(1)〕宛
のメッセージであるから,メッセージをメッセージバッ
ファ3からメッセージ制御部7へ移送し,所定の処理を
行う。デクリメントされた宛先“X−1”が“0”でな
ければ,受信したメッセージは自セル〔セル#12(1
)〕宛のメッセージではないから,メッセージバッファ
3に格納されているメッセージにデクリメントされた宛
先“X−1”を付して,次のセル#13(10)へ送信
する〔図中■’〕。
【0015】上述したように,本発明ではセルをスルー
状態にすることができるので,セル#11(9)とセル
#12(1)との間のリンク,またはセル#12(1)
とセル#13(10)との間のリンクが故障した場合,
セル#12(1)をスルー状態〔ルーティング制御部8
を宛先不更新の状態〕にして,稼働可能なセル#21(
11)→セル#12(1)→セル#23(12)→セル
#21(11)というネットワークを,あたかもセル#
21(11)→セル#23(12)→セル#21(11
)というネットワークのように機能させることにより,
システム全体のダウンを免れることができる。
【0016】
【実施例】図2は,本発明の一実施例を示す図であり,
図7に示す2次元トーラス型のネットワークとして構成
した並列計算機の各セル(プロセッシングエレメント)
のネットワーク制御部を示している。
【0017】図2において,21はネットワーク制御部
,22はX方向ルーティング制御部,23は受信部,2
4は宛先更新部,25は宛先判定部,26は送信部,2
7は受信部,28は宛先更新部,29は宛先判定部,3
0は送信部,31は制御レジスタ,32はY方向ルーテ
ィング制御部,33は受信部,34は宛先更新部,35
は宛先判定部,36は送信部,37は受信部,38は宛
先更新部,39は宛先判定部,40は送信部,41は制
御レジスタである。
【0018】ネットワーク制御部21は,2個のルーテ
ィング制御部,すなわちX方向ルーティング制御部22
およびY方向ルーティング制御部32を備えている。X
方向ルーティング制御部32は,X+ 方向〔右方向〕
のルーティングを行う部分およびX− 方向〔左方向〕
のルーティングを行う部分を持っている。X+ 方向の
ルーティングは,受信部23,宛先更新部24,宛先判
定部25,および送信部26によって行う。X− 方向
のルーティングは,受信部27,宛先更新部28,宛先
判定部29,および送信部30によって行う。
【0019】Y方向ルーティング制御部22は,Y+ 
方向〔右方向〕のルーティングを行う部分およびY− 
方向〔左方向〕のルーティングを行う部分を持っている
。Y+ 方向のルーティングは,受信部33,宛先更新
部34,宛先判定部35,および送信部36によって行
う。 Y− 方向のルーティングは,受信部37,宛先更新部
38,宛先判定部39,および送信部40によって行う
【0020】本実施例の並列計算機において,宛先は,
自セルを(0,0)とする相対番号(±X,±Y)〔X
,Yは,0または正の整数〕で表す。例えば,図7に示
すトーラス構成のネットワークにおいて,C33を自セ
ルとすると,宛先(+3,+2)で指定されるセルはC
56である。
【0021】本実施例の並列計算機では,4方向のルー
ティング,すなわちX+ 方向〔右方向〕,X− 方向
〔左方向〕,Y+ 方向〔右方向〕,およびY− 方向
〔左方向〕のルーティングを行っている。図2に示す実
施例のX方向ルーティング制御部22の動作を説明する
。まず,X+ 方向のルーティングの手順を図3に示す
処理フローを参照しながら説明する。
【0022】■  受信部23がX− 方向〔左方向〕
に隣接するセルから,(X,Y)という宛先を持ったメ
ッセージを受信し,宛先更新部24へ転送する。■  
宛先更新部24は,制御レジスタ31の指示により,宛
先を更新するか否かを判断する。制御レジスタ31の指
示が「宛先更新」であるならば,ステップ■へ進む。制
御レジスタ31の指示が「宛先不更新」であるならば,
ステップ■へ進む。
【0023】■  宛先更新部24は,宛先をデクリメ
ント,すなわち宛先を(X−1,Y)とした後,宛先判
定部25へ転送する。■  宛先判定部25は,デクリ
メントされた宛先(X−1,Y)が(0,Y)であるか
否かを判定する。すなわち,X−1=0であるか否かを
判定する。X−1=0であれば,ステップ■へ進む。X
−1=0でなければ,ステップ■へ進む。
【0024】■  メッセージを,送信部26からX+
 方向に隣接するセルへ送信する。■  X+ 方向の
ルーティングを終了する。以上,X+ 方向のルーティ
ングの手順を説明したが,X− 方向のルーティングも
X+ 方向のルーティングと同時に同じ手順によって行
う。X+ 方向のルーティングまたはX− 方向のルー
ティングによってデクリメントされた宛先が(0,Y)
であるメッセージが検出された場合,宛先の制御は,Y
方向ルーティング制御部32へ移る。
【0025】Y方向ルーティング制御部32は,Y+ 
方向のルーティングおよびY− 方向のルーティングを
,上述したX+ 方向のルーティングおよびX− 方向
のルーティングと同様の手順によって行うと共に,X方
向ルーティング制御部22から送付された宛先の処理も
行う。後者の手順を図3に示す処理フローを参照しなが
ら説明する。
【0026】■  X方向ルーティング制御部22から
,(0,Y)という宛先を持ったメッセージを受信し,
宛先更新部34へ転送する。■  宛先更新部34は,
制御レジスタ41の指示により,宛先を更新するか否か
を判断する。制御レジスタ41の指示が「宛先更新」で
あるならば,ステップ■へ進む。制御レジスタ41の指
示が「宛先不更新」であるならば,ステップ■へ進む。
【0027】■  宛先更新部34は,宛先をデクリメ
ント,すなわち宛先を(0,Y−1)とした後,宛先判
定部35へ転送する。■  宛先判定部35は,デクリ
メントされた宛先(0,Y−1)が(0,0)であるか
否かを判定する。すなわち,Y−1=0であるか否かを
判定する。Y−1=0であれば,ステップ■へ進む。Y
−1=0でなければ,ステップ■へ進む。
【0028】■  メッセージを,送信部36からY+
 方向に隣接するセルへ送信する。■  宛先(0,0
)は自セルを指定しているから,メッセージを自セルに
取り込む。上述したことからわかるように,X方向ルー
ティング制御部22が持っている制御レジスタ31を「
宛先不更新」に設定することにより,セルをX方向の通
信に対してスルー状態にすることができる。同様に,Y
方向ルーティング制御部32が持っている制御レジスタ
41を「宛先不更新」に設定することにより,セルをY
方向の通信に対してスルー状態にすることができる。こ
の機能を利用することによって,並列計算機の性能を格
段に高めることが可能になる。以下に実例を示す。
【0029】(1)リンク故障への対応図4は,セルを
6行×6列の2次元トーラス構成のネットワークとした
並列計算機を示している。図中,破線で示すように,第
4列のリンクが故障した場合を考える。 この場合,本発明では,故障したリンクに接続されてい
る6個のセル,すなわちC14,C24,C34,C4
4,C54,およびC64をX方向に対してスルー状態
にする。すなわち,C14,C24,C34,C44,
C54,およびC64の各セルが持っているX方向ルー
ティング制御部内の制御レジスタを「宛先不更新」に設
定する。これにより,6行×5列の2次元トーラス構成
のネットワークが得られ,1列分だけ小さくなるが,完
全なネットワークとして機能する。
【0030】(2)ネットワークの部分使用図5は,セ
ルを6行×6列の2次元トーラス構成のネットワークと
した並列計算機を示している。いま,4行×4列の大き
さの2次元トーラス構成のネットワークを必要とする場
合を考える。この場合,C11,C14,C44,およ
びC41を四隅とする4行×4列の16個のセルから成
るネットワークを使用し,残り20個のセルをX方向お
よびY方向に対してスルー状態にする。これにより,4
行×4列の2次元トーラス構成のネットワークが得られ
る。
【0031】この4行×4列の2次元トーラス構成のネ
ットワークでは,宛先の指定を簡明に行うことができる
。例えば,セルC14からセルC11へ通信する場合,
従来の方式では介在するセルC15,C16を考慮して
宛先を(+3,1)としなければならないが,本発明の
場合,宛先(+1,0)とするだけでよい。つまり,全
体が4行×4列の2次元トーラス構成のネットワークと
同一の宛先指定でよいことになる。その結果,4行×4
列の2次元トーラス構成のネットワーク用に作成したプ
ログラムを何ら変更することなく,走らせることができ
る。
【0032】(3)ネットワークの分割使用図6は,セ
ルを6行×6列の2次元トーラス構成のネットワークと
した並列計算機を示している。いま,互いに独立した,
3行×3列の2次元トーラス構成のネットワークと,3
行×2列の2次元トーラス構成のネットワークとを必要
とする場合を考える。この場合,C11,C13,C3
3,およびC31を四隅とする3行×3列の9個のセル
から成るネットワークと,C45,C46,C56,お
よびC65を四隅とする3行×2列の6個のセルから成
るネットワークとを使用し,残り21個のセルをX方向
およびY方向に対してスルー状態にする。これにより,
互いに独立した,3行×3列の2次元トーラス構成のネ
ットワークと,3行×2列の2次元トーラス構成のネッ
トワークが得られる。
【0033】この3行×3列の2次元トーラス構成のネ
ットワーク,および3行×2列の2次元トーラス構成の
ネットワークにおいては,宛先の指定を簡明に行うこと
ができる。例えば,3行×3列の2次元トーラス構成の
ネットワークにおいて,セルC13からセルC11へ通
信する場合,従来の方式では介在するセルC14,C1
5,C16を考慮して宛先を(+4,1)としなければ
ならないが,本発明の場合,宛先(+1,0)とするだ
けでよい。つまり,全体が3行×3列の2次元トーラス
構成のネットワークと同一の宛先指定でよいことになる
。その結果,3行×3列の2次元トーラス構成のネット
ワーク用に作成したプログラムを何ら変更することなく
,走らせることができる。
【0034】このことは,3行×2列の2次元トーラス
構成のネットワークにおいても,同様に成り立つ。
【0035】
【発明の効果】本発明によれば,プロセッシングエレメ
ント(セル)を多数個接続してネットワークを構成した
並列計算機において,ネットワークの一部のリンク(チ
ャネル)が故障してもシステムダウンを起こさず,かつ
,ネットワークの一部使用,分割使用が可能になる。
【図面の簡単な説明】
【図1】本発明の原理を示す図である。
【図2】本発明の一実施例を示す図である。
【図3】ルーティング制御部の処理フローを示す図であ
る。
【図4】リンク故障への対応例を示す図である。
【図5】部分使用の例を示す図である。
【図6】分割使用の例を示す図である。
【図7】従来例を示す図である。
【符号の説明】
1  セル#12 2  ルーティング制御部 3  メッセージバッファ 4  宛先更新部 5  制御レジスタ 6  宛先判定部 7  メッセージ制御部 8  ルーティング制御部 9  セル#11 10  セル#13 11  セル#21 12  セル#23

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】  プロセッシングエレメントとしてのセ
    ルを多数個接続してネットワークを構成した並列計算機
    におけるセル間のデータ通信方式であって,各セルに,
    メッセージバッファ,宛先更新部,宛先判定部,および
    制御レジスタを備えたルーティング制御部を設け,メッ
    セージバッファは,隣接するセルから受信した,自セル
    を“0”とする相対番号から成る宛先が付されたメッセ
    ージを一時格納し,宛先更新部は,制御レジスタの指示
    が宛先更新の場合には,宛先をデクリメントした後,宛
    先判定部へ送付し,制御レジスタの指示が宛先不更新の
    場合には,受信時の宛先のままメッセージバッファに格
    納されているメッセージを次のセルへ送信し,宛先判定
    部は,宛先が“0”であるか否かを判定し,宛先が“0
    ”である場合には,メッセージバッファに格納されてい
    るメッセージを自セルに取り込み,宛先が“0”でない
    場合には,メッセージバッファに格納されているメッセ
    ージにデクリメントされた宛先を付して次セルへ送信す
    ることを特徴とする並列計算機の通信方式。
  2. 【請求項2】  プロセッシングエレメントとしてのセ
    ルを多数個接続して多次元ネットワークを構成した並列
    計算機におけるセル間のデータ通信方式であって,各セ
    ルに,メッセージバッファ,宛先更新部,宛先判定部,
    および制御レジスタを備えたルーティング制御部を次元
    数の2倍分の個数設け,メッセージバッファは,隣接す
    るセルから受信した,自セルを“0,0,・・・,0”
    とする相対番号から成る宛先が付されたメッセージを一
    時格納し,宛先更新部は,制御レジスタの指示が宛先更
    新の場合には,当該ルーティング制御部を指示する宛先
    の相対番号をデクリメントした後,宛先判定部へ送付し
    ,制御レジスタの指示が宛先不更新の場合には,受信時
    の宛先のままメッセージバッファに格納されているメッ
    セージを次のセルへ送信し,宛先判定部は,当該ルーテ
    ィング制御部を指示する宛先の相対番号が“0”である
    か否かを判定し,当該ルーティング制御部を指示する宛
    先の相対番号が“0”である場合には,宛先を次の次元
    のルーティング制御部へ送付し,当該ルーティング制御
    部を指示する宛先の相対番号が“0”でない場合には,
    メッセージバッファに格納されているメッセージに,当
    該ルーティング制御部を指示する宛先の相対番号をデク
    リメントした宛先を付して次セルへ送信し,最終段のル
    ーティング制御部に設けられた宛先判定部は,当該ルー
    ティング制御部を指示する宛先の相対番号が“0”であ
    るか否かを判定し,当該ルーティング制御部を指示する
    宛先の相対番号が“0”である場合には,メッセージバ
    ッファに格納されているメッセージを自セルに取り込み
    ,当該ルーティング制御部を指示する宛先の相対番号が
    “0”でない場合には,メッセージバッファに格納され
    ているメッセージに,当該ルーティング制御部を指示す
    る宛先の相対番号がデクリメントされた宛先を付して次
    セルへ送信することを特徴とする並列計算機の通信方式
  3. 【請求項3】  請求項2において,必要とするセルの
    ルーティング制御部を宛先更新状態にし,残りのセルの
    ルーティング制御部を宛先不更新状態にして,多次元ネ
    ットワークを部分ネットワークとすることを特徴とする
    並列計算機の通信方式。
  4. 【請求項4】  請求項2において,必要とするセルの
    ルーティング制御部を宛先更新状態にし,その間に介在
    するセルのルーティング制御部を宛先不更新状態にして
    ,多次元ネットワークを分割された複数個の部分ネット
    ワークとすることを特徴とする並列計算機の通信方式。
JP3052396A 1991-03-18 1991-03-18 並列計算機の通信方法 Expired - Lifetime JP2749725B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3052396A JP2749725B2 (ja) 1991-03-18 1991-03-18 並列計算機の通信方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3052396A JP2749725B2 (ja) 1991-03-18 1991-03-18 並列計算機の通信方法

Publications (2)

Publication Number Publication Date
JPH04287265A true JPH04287265A (ja) 1992-10-12
JP2749725B2 JP2749725B2 (ja) 1998-05-13

Family

ID=12913648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3052396A Expired - Lifetime JP2749725B2 (ja) 1991-03-18 1991-03-18 並列計算機の通信方法

Country Status (1)

Country Link
JP (1) JP2749725B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017506049A (ja) * 2014-02-13 2017-02-23 ロックポート ネットワークス インコーポレイテッド 分散型直接相互接続ネットワークにおけるパケットルーティング方法
US11853865B2 (en) 2015-05-21 2023-12-26 Google Llc Prefetching weights for use in a neural network processor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02210933A (ja) * 1989-02-10 1990-08-22 Nec Corp 分散型データ処理装置
JPH0349333A (ja) * 1989-07-17 1991-03-04 Nec Corp 自動情報設定メッセージ交換方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02210933A (ja) * 1989-02-10 1990-08-22 Nec Corp 分散型データ処理装置
JPH0349333A (ja) * 1989-07-17 1991-03-04 Nec Corp 自動情報設定メッセージ交換方式

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017506049A (ja) * 2014-02-13 2017-02-23 ロックポート ネットワークス インコーポレイテッド 分散型直接相互接続ネットワークにおけるパケットルーティング方法
US11853865B2 (en) 2015-05-21 2023-12-26 Google Llc Prefetching weights for use in a neural network processor

Also Published As

Publication number Publication date
JP2749725B2 (ja) 1998-05-13

Similar Documents

Publication Publication Date Title
US5822605A (en) Parallel processor system with a broadcast message serializing circuit provided within a network
JPH08185380A (ja) 並列計算機
US8572615B2 (en) Parallel computing system, synchronization device, and control method of parallel computing system
JPH1049507A (ja) 並列計算機
US9075767B2 (en) Parallel computer system, synchronization apparatus, and control method for the parallel computer system
JPH04287265A (ja) 並列計算機の通信方法
EP0419201B1 (en) Communication control system between parallel computers
JP3860257B2 (ja) チャネルの決定方法
JP2559918B2 (ja) 並列計算機における同期制御方式
JP3003907B2 (ja) サーバ・クライアント型システム
JPS60149239A (ja) 通信ネツトワ−クシステム
US20100250899A1 (en) Distributed processing system
US20030093536A1 (en) Support interface module
JP2539410B2 (ja) 通信網のル―チング情報チェック方法
JP2001175618A (ja) 並列計算機システム
JPH05191474A (ja) 通信プロトコル処理装置
JP2002374284A (ja) 分散トランザクション処理システム
JPH0448369A (ja) 複数中央情報処理装置システムにおける情報処理装置制御情報更新方式
JPH0311838A (ja) リモートブリッジ通信のデータチェック方式
JPH02202146A (ja) 通信処理装置
JPH05303558A (ja) アレイプロセッサのメッセージパケットルーティング方法および装置
JPH0561820B2 (ja)
JPH03282660A (ja) 制御情報更新方式
JPH02130049A (ja) 通信ノードのアドレス決定管理方式
JPH0773263B2 (ja) ローカルエリアネットワーク装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970325

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980203