JPH02210933A - 分散型データ処理装置 - Google Patents
分散型データ処理装置Info
- Publication number
- JPH02210933A JPH02210933A JP1029629A JP2962989A JPH02210933A JP H02210933 A JPH02210933 A JP H02210933A JP 1029629 A JP1029629 A JP 1029629A JP 2962989 A JP2962989 A JP 2962989A JP H02210933 A JPH02210933 A JP H02210933A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- section
- reception
- addressed
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 46
- 230000004044 response Effects 0.000 claims description 65
- 238000001514 detection method Methods 0.000 abstract description 16
- 230000015654 memory Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ処理装置に係わり、特にループ伝送路で
接続された分散型データ処理モジコールが互いにパケッ
トの送受信を行う分散型データ処理装置に関する。
接続された分散型データ処理モジコールが互いにパケッ
トの送受信を行う分散型データ処理装置に関する。
複数の分散型データ処理モジニールをループ伝送路で全
体として閉ループ状に接続し、それぞれのモジュールが
パケットの送受信を行うデータ処理装置では、宛先のデ
ータ処理モジュールがパケットを受は取ると、送信元に
対して応答パケットを返送するようになっている。各デ
ータ処理モジュールは、受信パケットを一時的に格納す
るバッファメモリあるいはＦ Ｉ Ｆ Ｏ（Ｆｉｒｓｔ
ＩｎＦｉｒｓｔ ０ｕｔ）メモリを備えているが、こ
れらに受信パケットを格納するだけの空きが存在しない
ような場合がある。そこで、従来の分散型データ処理装
置では、受信先のデータ処理モジュールに送信パケット
が到来したとき受信の可否を判別させ、これに対する応
答を送信元に返送するような方式を採用していた。
体として閉ループ状に接続し、それぞれのモジュールが
パケットの送受信を行うデータ処理装置では、宛先のデ
ータ処理モジュールがパケットを受は取ると、送信元に
対して応答パケットを返送するようになっている。各デ
ータ処理モジュールは、受信パケットを一時的に格納す
るバッファメモリあるいはＦ Ｉ Ｆ Ｏ（Ｆｉｒｓｔ
ＩｎＦｉｒｓｔ ０ｕｔ）メモリを備えているが、こ
れらに受信パケットを格納するだけの空きが存在しない
ような場合がある。そこで、従来の分散型データ処理装
置では、受信先のデータ処理モジュールに送信パケット
が到来したとき受信の可否を判別させ、これに対する応
答を送信元に返送するような方式を採用していた。
このような従来の分散型データ処理装置では、入力され
た受信パケットの種別によって必ず取り込むことが必要
なパケットであっても受信することができな（なる場合
があるという問題があった。
た受信パケットの種別によって必ず取り込むことが必要
なパケットであっても受信することができな（なる場合
があるという問題があった。
また、データ処理部が並列に２つ以上あるような場合で
、一方のデータ処理部のバッファメモリあるいはＦＩＦ
Ｏメモリに空きがある場合でも、他方がビジーの場合に
はパケットを受信することができないという問題もあっ
た。
、一方のデータ処理部のバッファメモリあるいはＦＩＦ
Ｏメモリに空きがある場合でも、他方がビジーの場合に
はパケットを受信することができないという問題もあっ
た。
そこで本発明の目的は、パケットの受信をより融通性を
もって行うことのできる分散型データ処理装置を提供す
ることにある。
もって行うことのできる分散型データ処理装置を提供す
ることにある。
本発明の分散型データ処理装置は、自己宛のパケットを
受信するパケット受信部と、パケットを送信するパケッ
ト送信部と、自己宛でないパケットを受信したときこれ
をパケット送信部に渡すパケット通過部と、送信パケッ
トを一時的に格納するパケット送信バッファ部と、受信
パケットを一時的に格納するパケット受信バッファ部と
、データ処理を行うデータ処理部とをそれぞれ有する複
数のデータ処理モジコールがループ伝送路で接続された
形で構成されている。
受信するパケット受信部と、パケットを送信するパケッ
ト送信部と、自己宛でないパケットを受信したときこれ
をパケット送信部に渡すパケット通過部と、送信パケッ
トを一時的に格納するパケット送信バッファ部と、受信
パケットを一時的に格納するパケット受信バッファ部と
、データ処理を行うデータ処理部とをそれぞれ有する複
数のデータ処理モジコールがループ伝送路で接続された
形で構成されている。
ここで、それぞれのデータ処理モジュールを構成するデ
ータ処理部は、情報パケットの受信モジュール選択用と
して第１の受信禁止信号および第２の受信禁止信号を自
己のパケット受信部に供給するようになっている。
ータ処理部は、情報パケットの受信モジュール選択用と
して第１の受信禁止信号および第２の受信禁止信号を自
己のパケット受信部に供給するようになっている。
また、それぞれのデータ処理モジュールを構成するパケ
ット受信部は、（ｉ）入力された自己宛の情報パケット
のアドレス検出時以前に第１の受信禁止信号が入力され
ておらず、かつこの自己宛の情報パケットが自己のパケ
ット受信バッファ部へ出力を開始されてから所定のｎビ
ット目までの間に第２の受信禁止信号が入力されなかっ
た場合に、正常にこの自己宛の情報パケットを自己のパ
ケット受信バッファ部へ出力すると共に、自己のパケッ
ト送信部に対して応答パケットＡを自己宛情報パケット
の送信元に返送するように要求する第１の応答返送手段
と、（ｉｉ ）第２の受信禁止信号の入力の有無に係わ
らず、入力された自己宛の情報パケットのアドレス検出
時までに第１の受信禁止信号が入力されていた場合には
、自己のパケラト受信バフファ部へ自己宛の情報パケッ
トを出力せず、自己のパケット送信部に対して応答パケ
ットＢを自己宛の情報パケットの送信元に返送するよう
に要求する第２の応答返送手段と、（ｉｉｉ ＞入力さ
れた自己宛の情報パケットのアドレス検出時以前に第１
の受信禁止信号が入力されておらず、かつこの自己宛の
情報パケットが自己のパケット受信バッファ部へ出力を
開始されてから所定のｎビット目までの間に第２の受信
禁止信号が入力された場合、自己のパケット受信バッフ
ァ部へ出力を開始した自己宛の情報パケットの出力を停
止すると共に、自己のパケット送信部に対して応答パケ
ットＢを自己宛情報パケットの送信元に返送するように
要求する第３の応答返送手段との３種類の応答返送手段
を備えている。
ット受信部は、（ｉ）入力された自己宛の情報パケット
のアドレス検出時以前に第１の受信禁止信号が入力され
ておらず、かつこの自己宛の情報パケットが自己のパケ
ット受信バッファ部へ出力を開始されてから所定のｎビ
ット目までの間に第２の受信禁止信号が入力されなかっ
た場合に、正常にこの自己宛の情報パケットを自己のパ
ケット受信バッファ部へ出力すると共に、自己のパケッ
ト送信部に対して応答パケットＡを自己宛情報パケット
の送信元に返送するように要求する第１の応答返送手段
と、（ｉｉ ）第２の受信禁止信号の入力の有無に係わ
らず、入力された自己宛の情報パケットのアドレス検出
時までに第１の受信禁止信号が入力されていた場合には
、自己のパケラト受信バフファ部へ自己宛の情報パケッ
トを出力せず、自己のパケット送信部に対して応答パケ
ットＢを自己宛の情報パケットの送信元に返送するよう
に要求する第２の応答返送手段と、（ｉｉｉ ＞入力さ
れた自己宛の情報パケットのアドレス検出時以前に第１
の受信禁止信号が入力されておらず、かつこの自己宛の
情報パケットが自己のパケット受信バッファ部へ出力を
開始されてから所定のｎビット目までの間に第２の受信
禁止信号が入力された場合、自己のパケット受信バッフ
ァ部へ出力を開始した自己宛の情報パケットの出力を停
止すると共に、自己のパケット送信部に対して応答パケ
ットＢを自己宛情報パケットの送信元に返送するように
要求する第３の応答返送手段との３種類の応答返送手段
を備えている。
そして、本発明の分散型データ処理装置では、これら複
数のデータ処理モジュールの間で情報パケットとこれに
対する受信可を表わす応答パケットＡあるいは受信不可
を表わす応答パケットＢとが送受されることになる。
数のデータ処理モジュールの間で情報パケットとこれに
対する受信可を表わす応答パケットＡあるいは受信不可
を表わす応答パケットＢとが送受されることになる。
以下実施例につき本発明の詳細な説明する。
第１図は、本実施例の分散型データ処理装置を表わした
ものである。Ｍ個のデータ処理モジュール１１−Ｌ・・
・・・・１１．−Ｍは、ループ伝送路１２−１、・・・
・・・１２−Ｍによって全体として閉ループ状に接続さ
れている。各データ処理モジュール１１−１、・・・・
・・１１−Ｍは全く等しい構成となっているため、ここ
では第１のデータ処理モジュール１１−１のみを詳細に
表わしており、このモジュールを中心に説明を行う。
ものである。Ｍ個のデータ処理モジュール１１−Ｌ・・
・・・・１１．−Ｍは、ループ伝送路１２−１、・・・
・・・１２−Ｍによって全体として閉ループ状に接続さ
れている。各データ処理モジュール１１−１、・・・・
・・１１−Ｍは全く等しい構成となっているため、ここ
では第１のデータ処理モジュール１１−１のみを詳細に
表わしており、このモジュールを中心に説明を行う。
第１のデータ処理モジュール１１−１は、ループ伝送路
１２−Ｍに接続されたパケットヘッダ検出部２１を備え
ている。パケットヘッダ検出部２１は、自己のモジュー
ルを宛先としたパケットを検出したときこれを出力する
ための情報パケット受信部２２と応答パケット受信部２
３を接続している。また、自己に関係しないパケットを
通過させるためにパケット通過部２５を接続している。
１２−Ｍに接続されたパケットヘッダ検出部２１を備え
ている。パケットヘッダ検出部２１は、自己のモジュー
ルを宛先としたパケットを検出したときこれを出力する
ための情報パケット受信部２２と応答パケット受信部２
３を接続している。また、自己に関係しないパケットを
通過させるためにパケット通過部２５を接続している。
このパケット通過部゛２５はその他端がパケット出力Ｒ
２６に接続されている。このパケット出力部２６はパケ
ットをループ伝送路１２−１に送出するためのもので、
これには応答パケットＡ送信部２７、応答パケットＢ送
信部２８および情報パケット送信部２９が接続されてい
る。情報パケット送信部２９は、パケット送信バッファ
部３１から読み出した情報パケットを送出する部分であ
り、情報パケット受信部２２にもこれに対応させてパケ
ット受信バッファ部３２が設けられている。パケット受
信バッファ部３２で受信されたパケットは、データ処理
部３３で処理された後、パケット送信バッファ部３１に
格納されるようになっている。
２６に接続されている。このパケット出力部２６はパケ
ットをループ伝送路１２−１に送出するためのもので、
これには応答パケットＡ送信部２７、応答パケットＢ送
信部２８および情報パケット送信部２９が接続されてい
る。情報パケット送信部２９は、パケット送信バッファ
部３１から読み出した情報パケットを送出する部分であ
り、情報パケット受信部２２にもこれに対応させてパケ
ット受信バッファ部３２が設けられている。パケット受
信バッファ部３２で受信されたパケットは、データ処理
部３３で処理された後、パケット送信バッファ部３１に
格納されるようになっている。
なお、この第１のデータ処理モジュール１１−１でパケ
ットヘッダ検出部２１、情報パケット受信Ｂ２２、応答
パケット受信部２３および後に説明する４つのアンド回
路と１つのオア回路は全体としてパケット受信部３４を
構成している。また、パケット出力部２６、応答パケッ
トＡ送信部２７、応答パケットＢ送信Ｂ２８および情報
パケット送信部２９は全体としてパケット送信部３５を
構成している。
ットヘッダ検出部２１、情報パケット受信Ｂ２２、応答
パケット受信部２３および後に説明する４つのアンド回
路と１つのオア回路は全体としてパケット受信部３４を
構成している。また、パケット出力部２６、応答パケッ
トＡ送信部２７、応答パケットＢ送信Ｂ２８および情報
パケット送信部２９は全体としてパケット送信部３５を
構成している。
以上、第１のデータ処理モジコール１１−１の回路構成
の概要について説明したが、次に情報パケットの送信側
の手順を説明し、その後、受信側の手順として３つの応
答返送モードについて説明する。
の概要について説明したが、次に情報パケットの送信側
の手順を説明し、その後、受信側の手順として３つの応
答返送モードについて説明する。
（イ）情報パケットの送信側の手順
台、第１のデータ処理モジュール１１−１から第Ｍのデ
ータ処理モジニール１１−Ｍ宛に情報パケットを送出す
るものとする。データ処理部３３は、送信すべきデータ
をパケット化し、パケット送信バッファ部３１にこれを
転送する。パケット送信バッファ部３１は、データの入
力が終了した時点で情報パケット送信部２９に対して送
信要求を行う。情報パケット送信部２９は、これを基に
パケット出力部２６に対してループバスの送信権を得る
ように要求する。パケット出力部２６は、パケットヘッ
ダ検出部２１に対してループバスの送信権を得るように
要求する。
ータ処理モジニール１１−Ｍ宛に情報パケットを送出す
るものとする。データ処理部３３は、送信すべきデータ
をパケット化し、パケット送信バッファ部３１にこれを
転送する。パケット送信バッファ部３１は、データの入
力が終了した時点で情報パケット送信部２９に対して送
信要求を行う。情報パケット送信部２９は、これを基に
パケット出力部２６に対してループバスの送信権を得る
ように要求する。パケット出力部２６は、パケットヘッ
ダ検出部２１に対してループバスの送信権を得るように
要求する。
パケットヘッダ検出部２１がループバスの送信権を得た
ことが通知されると、パケット出力部２６は情報パケッ
ト送信部２９に対してパケット送信バッファ部３１から
パケット化されたデータを取り出すように指示する。こ
れにより、情報パケットがパケット出力部２６からルー
プ伝送路１２−１に送出されることになる。
ことが通知されると、パケット出力部２６は情報パケッ
ト送信部２９に対してパケット送信バッファ部３１から
パケット化されたデータを取り出すように指示する。こ
れにより、情報パケットがパケット出力部２６からルー
プ伝送路１２−１に送出されることになる。
ループ伝送路１２−１、・・・・・・を伝送された情報
パケットは第Ｍのデータ処理モジュール１１−Ｍに入力
される。この情報パケットが受理されると、この第Ｍの
データ処理モジュール１１−Ｍから応答パケットが出力
され、ループ伝送路１２−Ｍを通って第１のデータ処理
モジュール１１−１のパケットヘッダ検出部２１に入力
される。
パケットは第Ｍのデータ処理モジュール１１−Ｍに入力
される。この情報パケットが受理されると、この第Ｍの
データ処理モジュール１１−Ｍから応答パケットが出力
され、ループ伝送路１２−Ｍを通って第１のデータ処理
モジュール１１−１のパケットヘッダ検出部２１に入力
される。
パケットヘッダ検出部２１では、このパケットのアドレ
ス（宛先）と種別が判定される。そして応答パケット受
信部２３へ入力されて正常な応答であることが確認され
ると、データ処理部３３に対して応答パケットが返送さ
れたことが通知される。この後、第１のデータ処理モジ
ュール１１−■におけるループバス送信権が解放される
。
ス（宛先）と種別が判定される。そして応答パケット受
信部２３へ入力されて正常な応答であることが確認され
ると、データ処理部３３に対して応答パケットが返送さ
れたことが通知される。この後、第１のデータ処理モジ
ュール１１−■におけるループバス送信権が解放される
。
（ロ）情報パケットの受信側の手順
法に情報パケットの受信側の手順について、第１の応答
返送モード、第２の応答返送モードおよび第３の応答返
送モジュールを順に説明する。
返送モード、第２の応答返送モードおよび第３の応答返
送モジュールを順に説明する。
（第１の応答返送モード）
第１のデータ処理モジュール１１−１に自己宛の情報パ
ケットが入力されると、パケットヘッダ検出部２１では
ヘッダを見て情報パケットの取り込みを開始すると共に
、情報パケット受信部２２にこれを通知する。第１のア
ンド回路４１の一方の入力端子にはデータ処理部３３か
ら第１の受信禁止信号４２が入力するようになっている
が、この状態ではこの第１の受信禁止信号４２が入力さ
れていない。そこで、第１のアンド回路４１はパケット
ヘッダ検出部２１から送られてくる情報パケットを通過
させ、これを情報パケット受信部２２に送り込むことに
なる。
ケットが入力されると、パケットヘッダ検出部２１では
ヘッダを見て情報パケットの取り込みを開始すると共に
、情報パケット受信部２２にこれを通知する。第１のア
ンド回路４１の一方の入力端子にはデータ処理部３３か
ら第１の受信禁止信号４２が入力するようになっている
が、この状態ではこの第１の受信禁止信号４２が入力さ
れていない。そこで、第１のアンド回路４１はパケット
ヘッダ検出部２１から送られてくる情報パケットを通過
させ、これを情報パケット受信部２２に送り込むことに
なる。
情報パケット受信部２２は情報パケットを取り込むと、
第２のアンド回路４３の一方の入力端子にこれを供給す
る。このとき、この第２のアンド回路４３の他方の入力
端子にはデータ処理部３３から第２の受信禁止信号４４
が入力されていない。
第２のアンド回路４３の一方の入力端子にこれを供給す
る。このとき、この第２のアンド回路４３の他方の入力
端子にはデータ処理部３３から第２の受信禁止信号４４
が入力されていない。
そこで、第２のアンド回路４３は情報ノくケラトを通過
させ、パケット受信バッファ部３２にこれを入力させる
。これにより、パケット受信／ｓｌツファ部３２は情報
パケットの取り込みを行う。
させ、パケット受信バッファ部３２にこれを入力させる
。これにより、パケット受信／ｓｌツファ部３２は情報
パケットの取り込みを行う。
このようにして情報パケットの入力が正常に終了すると
、情報パケット受信部２２はこれを検出し、正常応答で
あることを表わす応答ノくケラ）Ａ送信要求信号４６を
出力する。この応答ノくケラトＡ送信要求信号４６は、
第３のアンド回路４７の一方の入力端子に供給される。
、情報パケット受信部２２はこれを検出し、正常応答で
あることを表わす応答ノくケラ）Ａ送信要求信号４６を
出力する。この応答ノくケラトＡ送信要求信号４６は、
第３のアンド回路４７の一方の入力端子に供給される。
第３のアンド回路４７の他方の入力端子にはこの状態で
第２の受信禁止信号４４が入力されていない。このため
、第３のアンド回路４７は応答ノくケラ）Ａ送信要求信
号４６をそのまま通過させ、応答ノイケツ）Ａ送信部２
７に入力される。応答パケットＡ送信部２７では、送信
元のアドレスをパケットヘッダ検出部２１から人手し、
応答パケットＡを生成する。この応答パケットＡは、パ
ケット出力部２６からループ伝送路１２−１に送出され
る。
第２の受信禁止信号４４が入力されていない。このため
、第３のアンド回路４７は応答ノくケラ）Ａ送信要求信
号４６をそのまま通過させ、応答ノイケツ）Ａ送信部２
７に入力される。応答パケットＡ送信部２７では、送信
元のアドレスをパケットヘッダ検出部２１から人手し、
応答パケットＡを生成する。この応答パケットＡは、パ
ケット出力部２６からループ伝送路１２−１に送出され
る。
（第２の応答返送モード）
次に第２の応答返送モードについて説明する。
第１のデータ処理モジュール１１−１に自己宛の情報パ
ケットが入力すると、パケットヘッダ検出部２１ではヘ
ッダを見て情報パケットの取り込みを開始すると共に、
情報パケット受信部２２にこれを通知する。このとき、
第１のアンド回路４１にはデータ処理部３３から第１の
受信禁止信号４２が入力している。これは、パケット受
信バッファ部３２がビジーであったり、データ処理部３
３が待機状態でないことによる。したがって、第１のア
ンド回路４１を介して情報パケットが情報パケット受信
部２２に送り込まれることができない。情報パケット受
信部２２では、その情報パケットが受信不可であること
を検出し、受信不可応答である応答パケットＢ送信要求
信号５１を出力する。応答パケットＢ送信要求信号５１
は、オア回路５２を介して応答パケットＢ送信部２８に
送出される。
ケットが入力すると、パケットヘッダ検出部２１ではヘ
ッダを見て情報パケットの取り込みを開始すると共に、
情報パケット受信部２２にこれを通知する。このとき、
第１のアンド回路４１にはデータ処理部３３から第１の
受信禁止信号４２が入力している。これは、パケット受
信バッファ部３２がビジーであったり、データ処理部３
３が待機状態でないことによる。したがって、第１のア
ンド回路４１を介して情報パケットが情報パケット受信
部２２に送り込まれることができない。情報パケット受
信部２２では、その情報パケットが受信不可であること
を検出し、受信不可応答である応答パケットＢ送信要求
信号５１を出力する。応答パケットＢ送信要求信号５１
は、オア回路５２を介して応答パケットＢ送信部２８に
送出される。
応答パケットＢ送信部２８では、これを基にしてパケッ
トヘッダ検出部２１から送信元のアドレスを入手し、応
答パケットＢを生成する。こめ応答パケットＢは、パケ
ット出力部２６からループ伝送路１２−１に送出される
。
トヘッダ検出部２１から送信元のアドレスを入手し、応
答パケットＢを生成する。こめ応答パケットＢは、パケ
ット出力部２６からループ伝送路１２−１に送出される
。
（第３の応答返送モード）
最後に第３の応答返送モードについて説明する。
第１のデータ処理モジュール１１−１に自己宛の情報パ
ケットが入力されると、パケットヘッダ検出部２１では
ヘッダを見て情報パケットの取り込みを開始すると共に
、情報パケット受信部２２にこれを通知する。第１のア
ンド回路４１の一方の入力端子にはデータ処理部３３か
ら第１の受信禁止信号４２が入力されるようになってい
るが、この状態ではこの第１の受信禁止信号４２が入力
されていない。そこで、第１のアンド回路４１はパケッ
トヘッダ検出部２１から送られてくる情報パケットを通
過させ、これを情報パケット受信部２２に送り込むこと
になる。
ケットが入力されると、パケットヘッダ検出部２１では
ヘッダを見て情報パケットの取り込みを開始すると共に
、情報パケット受信部２２にこれを通知する。第１のア
ンド回路４１の一方の入力端子にはデータ処理部３３か
ら第１の受信禁止信号４２が入力されるようになってい
るが、この状態ではこの第１の受信禁止信号４２が入力
されていない。そこで、第１のアンド回路４１はパケッ
トヘッダ検出部２１から送られてくる情報パケットを通
過させ、これを情報パケット受信部２２に送り込むこと
になる。
情報パケット受信部２２は情報パケットを取り込むと、
第２のアンド回路４３の一方の入力端子にこれを供給す
る。このとき、この第２のアンド回路４３の他方の入力
端子にはデータ処理部３３から第２の受信禁止信号４４
が入力されていない。
第２のアンド回路４３の一方の入力端子にこれを供給す
る。このとき、この第２のアンド回路４３の他方の入力
端子にはデータ処理部３３から第２の受信禁止信号４４
が入力されていない。
そこで、第２のアンド回路４３は情報パケットを通過さ
せ、パケット受信バッファ部３２にこれを入力させる。
せ、パケット受信バッファ部３２にこれを入力させる。
これにより、パケット受信バッファＲ３２は情報パケッ
トの取り込みを行う。
トの取り込みを行う。
ところで、パケット受信バッファ部３２では情報パケッ
トを構成するデータのｎビット目が入力されるまでの間
に、情報フレームの詳細種別あるいはパケット受信バッ
ファ部３２の空き状態を見積もる。そして、その結果と
して受信不可を決定し、データ処理部３３へこれを通知
する。データ処理部３３では、パケット受信バッファ部
３２から受信不可通知を受けると第２の受信禁止信号４
４を出力する。第２の受信禁止信号４４が出力されると
、第２のアンド回路４３が閉じ、情報パケットのｎビッ
ト以降のデータがパケット受信バッファ部３２に入力さ
れなくなる。パケット受信バッファ部３２は、この結果
として既に受信したｎビット目までの情報パケットのデ
ータも廃棄する。
トを構成するデータのｎビット目が入力されるまでの間
に、情報フレームの詳細種別あるいはパケット受信バッ
ファ部３２の空き状態を見積もる。そして、その結果と
して受信不可を決定し、データ処理部３３へこれを通知
する。データ処理部３３では、パケット受信バッファ部
３２から受信不可通知を受けると第２の受信禁止信号４
４を出力する。第２の受信禁止信号４４が出力されると
、第２のアンド回路４３が閉じ、情報パケットのｎビッ
ト以降のデータがパケット受信バッファ部３２に入力さ
れなくなる。パケット受信バッファ部３２は、この結果
として既に受信したｎビット目までの情報パケットのデ
ータも廃棄する。
このとき、情報パケット受信部２２はそのまま情報バケ
７）の取り込みを続ける。そして、取り込みが終了した
時点で応答パケットＡ送信要求信号４６を出力する。こ
の状態では、第２の受信禁止信号４４が出力されている
ため、第３のアンド回路４７が閉じている。そして、こ
れに代って第４のアンド回路５４が開いている。このた
め、応答パケットＡ送信要求信号４６は第４のアンド回
路５４を通り、更にオア回路５２を介して応答パケット
Ｂ送信部２８に供給される。
７）の取り込みを続ける。そして、取り込みが終了した
時点で応答パケットＡ送信要求信号４６を出力する。こ
の状態では、第２の受信禁止信号４４が出力されている
ため、第３のアンド回路４７が閉じている。そして、こ
れに代って第４のアンド回路５４が開いている。このた
め、応答パケットＡ送信要求信号４６は第４のアンド回
路５４を通り、更にオア回路５２を介して応答パケット
Ｂ送信部２８に供給される。
この後は、第２の応答返送モードと同様に受信不可通知
としての応答パケットＢが送信元に対して送出されるこ
とになる。第２の受信禁止信号４４は、情報パケットの
入力終了後に解除される。
としての応答パケットＢが送信元に対して送出されるこ
とになる。第２の受信禁止信号４４は、情報パケットの
入力終了後に解除される。
以上説明したように、本発明によれば情報パケットの受
信時に応答返送モードを２種類設けることによって、受
信バッファの状態により、あるいはデータ処理部の状態
により、または情報パケット内のデータ内容によって受
信の判断が可能になる。このため、ハードウェアの障害
や、ソフトウェアのスタンバイ状態とハードウェアのス
タンバイ状態のずれに対する保護およびソフトウェアの
アプリケーションによって自由に情報パケットの受信の
可、不可が制御できるという効果がある。
信時に応答返送モードを２種類設けることによって、受
信バッファの状態により、あるいはデータ処理部の状態
により、または情報パケット内のデータ内容によって受
信の判断が可能になる。このため、ハードウェアの障害
や、ソフトウェアのスタンバイ状態とハードウェアのス
タンバイ状態のずれに対する保護およびソフトウェアの
アプリケーションによって自由に情報パケットの受信の
可、不可が制御できるという効果がある。
第１図は本発明の一実施例における分散型データ処理装
置の構成を表わしたブロック図である。 １１−１・・・・・・第１のデータ処理モジュール、１
１−Ｍ・・・・・・第Ｍのデータ処理モジュール、１２
−１〜１２−Ｍ・・・・・・ループ伝送路、２１・・・
・・・パケットヘッダ検出部、２２・・・・・・情報パ
ケット受信部、２３・・・・・・応答パケット受信部、
２６・・・・・・パケット出力部、 ７・・・・・・応答パケットＡ送信部、８・・・・・・
応答パケットＢ送信部、９・・・・・・情報パケット送
信部、 １・・・・・・パケット送信バッファ部、２・・・・・
・パケット受信バッファ部、３・・・・・・データ処理
部、 ４・・・・・・パケット受信部、 ５・・・・・・パケット送信部、 １・・・・・・第１のアンド回路、 ２・・・・・・第１の受信禁止信号、 ３・・・・・・第２のアンド回路、 ４・・・・・・第２の受信禁止信号、 ７・・・・・・第３のアンド回路、 ２・・・・・・オア回路、 ４・・・・・・第４のアンド回路。
置の構成を表わしたブロック図である。 １１−１・・・・・・第１のデータ処理モジュール、１
１−Ｍ・・・・・・第Ｍのデータ処理モジュール、１２
−１〜１２−Ｍ・・・・・・ループ伝送路、２１・・・
・・・パケットヘッダ検出部、２２・・・・・・情報パ
ケット受信部、２３・・・・・・応答パケット受信部、
２６・・・・・・パケット出力部、 ７・・・・・・応答パケットＡ送信部、８・・・・・・
応答パケットＢ送信部、９・・・・・・情報パケット送
信部、 １・・・・・・パケット送信バッファ部、２・・・・・
・パケット受信バッファ部、３・・・・・・データ処理
部、 ４・・・・・・パケット受信部、 ５・・・・・・パケット送信部、 １・・・・・・第１のアンド回路、 ２・・・・・・第１の受信禁止信号、 ３・・・・・・第２のアンド回路、 ４・・・・・・第２の受信禁止信号、 ７・・・・・・第３のアンド回路、 ２・・・・・・オア回路、 ４・・・・・・第４のアンド回路。
Claims (1)
- 【特許請求の範囲】 自己宛のパケットを受信するパケット受信部と、パケッ
トを送信するパケット送信部と、自己宛でないパケット
を受信したときこれを前記パケット送信部に渡すパケッ
ト通過部と、送信パケットを一時的に格納するパケット
送信バッファ部と、受信パケットを一時的に格納するパ
ケット受信バッファ部と、データ処理を行うデータ処理
部とをそれぞれ有する複数のデータ処理モジュールがル
ープ伝送路で接続されており、 それぞれのデータ処理モジュールを構成するデータ処理
部は、情報パケットの受信モジュール選択用として第１
の受信禁止信号および第２の受信禁止信号を自己のパケ
ット受信部に供給するようになっており、 それぞれのデータ処理モジュールを構成するパケット受
信部は、 入力された自己宛の情報パケットのアドレス検出時以前
に前記第１の受信禁止信号が入力されておらず、かつこ
の自己宛の情報パケットが自己のパケット受信バッファ
部へ出力を開始されてから所定のｎビット目までの間に
第２の受信禁止信号が入力されなかった場合に、正常に
この自己宛の情報パケットを自己のパケット受信バッフ
ァ部へ出力すると共に、自己のパケット送信部に対して
応答パケットＡを自己宛情報パケットの送信元に返送す
るように要求する第１の応答返送手段と、第２の受信禁
止信号の入力の有無に係わらず、入力された自己宛の情
報パケットのアドレス検出時までに第１の受信禁止信号
が入力されていた場合には、自己のパケット受信バッフ
ァ部へ自己宛の情報パケットを出力せず、自己のパケッ
ト送信部に対して応答パケットＢを自己宛の情報パケッ
トの送信元に返送するように要求する第２の応答返送手
段と、 入力された自己宛の情報パケットのアドレス検出時以前
に第１の受信禁止信号が入力されておらず、かつこの自
己宛の情報パケットが自己のパケット受信バッファ部へ
出力を開始されてから所定のｎビット目までの間に第２
の受信禁止信号が入力された場合、自己のパケット受信
バッファ部へ出力を開始した自己宛の情報パケットの出
力を停止すると共に、自己のパケット送信部に対して応
答パケットＢを自己宛情報パケットの送信元に返送する
ように要求する第３の応答返送手段との３種類の応答返
送手段を備えており、 これら複数のデータ処理モジュールの間で情報パケット
とこれに対する受信可を表わす応答パケットＡあるいは
受信不可を表わす応答パケットＢとが送受されることを
特徴とする分散型データ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2962989A JPH0771101B2 (ja) | 1989-02-10 | 1989-02-10 | 分散型データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2962989A JPH0771101B2 (ja) | 1989-02-10 | 1989-02-10 | 分散型データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02210933A true JPH02210933A (ja) | 1990-08-22 |
| JPH0771101B2 JPH0771101B2 (ja) | 1995-07-31 |
Family
ID=12281380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2962989A Expired - Lifetime JPH0771101B2 (ja) | 1989-02-10 | 1989-02-10 | 分散型データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0771101B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04287265A (ja) * | 1991-03-18 | 1992-10-12 | Fujitsu Ltd | 並列計算機の通信方法 |
| WO2011093012A1 (ja) * | 2010-02-01 | 2011-08-04 | パナソニック株式会社 | ネットワーク装置 |
-
1989
- 1989-02-10 JP JP2962989A patent/JPH0771101B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04287265A (ja) * | 1991-03-18 | 1992-10-12 | Fujitsu Ltd | 並列計算機の通信方法 |
| WO2011093012A1 (ja) * | 2010-02-01 | 2011-08-04 | パナソニック株式会社 | ネットワーク装置 |
| JPWO2011093012A1 (ja) * | 2010-02-01 | 2013-05-30 | パナソニック株式会社 | ネットワーク装置 |
| US8891600B2 (en) | 2010-02-01 | 2014-11-18 | Panasonic Corporation | Network device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0771101B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5031174A (en) | Node device | |
| JPS6276840A (ja) | ノ−ド装置 | |
| JPH02210933A (ja) | 分散型データ処理装置 | |
| JP4231485B2 (ja) | ポイントツーポイント相互接続上のメッセージの配信技術 | |
| US6490293B1 (en) | Serial data communication bus system | |
| JPH05336141A (ja) | ループネットワーク | |
| US7944825B2 (en) | ATM cell/packet switch and communication control method using the same | |
| US5854792A (en) | Network connection apparatus | |
| US7200209B1 (en) | System and method for unifying multiple connection ports in a network | |
| JPS61187445A (ja) | パケツト再送制御方式 | |
| JPS61237544A (ja) | 非同期シリアル伝送方式 | |
| JP3886666B2 (ja) | ネットワークシステム | |
| JP3132650B2 (ja) | 仮想パスの切替装置 | |
| JP2023177691A (ja) | 中継装置、監視カメラシステム、データ中継方法および中継制御プログラム | |
| JPH0631598Y2 (ja) | 防災中継器 | |
| JP2001308958A (ja) | インタフェース回路 | |
| JP2005159483A (ja) | 二重化通信装置 | |
| JPS59211350A (ja) | パケツト交換装置 | |
| JPH06152605A (ja) | データの送達確認機能を有するローカルエリアネットワーク | |
| JPS59207763A (ja) | デ−タ伝送回線のル−プ式全二重通信方式 | |
| JP2001243083A (ja) | ２重化メモリ間データ転送方式 | |
| JPS63308438A (ja) | 通信制御装置 | |
| JPH03243038A (ja) | パケット同報通信方式 | |
| JPS6086944A (ja) | デ−タ通信の障害処理方式 | |
| JPH0442635A (ja) | パケット通信方式 |