JP2001243083A - ２重化メモリ間データ転送方式 - Google Patents

Abstract

(57)【要約】 【課題】運用系メモリ装置から待機系メモリ装置へのメ
モリ書込み情報を高速に転送する。 【解決手段】運用系システム１０ａのプロセッサ１１ａ
によるメモリ装置１５ａへの書込み要求をメモリ通信部
１６ａが検出する。メモリ通信部１６ａはメモリ装置１
５ａへの書込み情報をパケットにし、メモリ通信路５１
を介し待機系システム１０ｂのメモリ通信部１６ｂにパ
ケットを送出する。送信パケット計数部２１ａは送信パ
ケット数を計数する。待機系システム１０ｂのメモリ通
信部１６ｂは上記パケットを受信するとパケット内のメ
モリ書込み情報よりメモリ装置１５ｂにアクセスする。
受信パケット計数部２１ｂは受信パケットを計数する。
受信パケット数が規定値になると送信パケット計数部２
１ａに対し計数初期化信号５０を出力する。同時に受信
パケット計数部は受信パケット数を初期化する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、運用系メモリ装置
と、そのメモリ装置のコピーを保持する待機系メモリ装
置間のデータ転送方式に関する。

【０００２】

【従来の技術】処理の連続性や高い信頼性が要求される
データ処理システムでは運用系と待機系の２重化システ
ムにて構成されることが多い。２重化システムでは、運
用系にて障害が発生すると瞬時に待機系が処理を引き継
ぐようになっている。処理引継ぎが瞬時に行われるため
には、両系のメモリ装置の内容を常に一致させておく必
要がある。これを保証する装置としては例えば特開平３
−１４８７３７号が報告されている。

【０００３】この公報には、運用系、待機系それぞれに
メモリ装置間通信回路及びメモリ装置間通信回路をつな
ぐメモリ通信路が設けられ、これらの通信回路が運用系
で発生したメモリ書込み情報を待機系のメモリ装置に送
信することが提案されている。

【０００４】さらに、運用系のメモリ装置へのアクセス
と並行して待機系への書込み情報の転送を実行するため
に、メモリ装置間通信回路内にバッファ回路を設け、複
数の書込み情報を格納することも提案されている。

【０００５】

【発明が解決しようとする課題】上記の従来の技術に記
載しているような、メモリ２重化技術は高い信頼性を要
求するシステムに適用される。運用系、待機系メモリ装
置間通信回路をつなぐメモリ通信路の信頼性確保のた
め、断線などによる通信障害を検出する機能が必須とな
る。このために、メモリ装置間通信回路どおしでメモリ
書込み情報の送達確認を行う必要がある。従来技術での
メモリ装置間通信シーケンスを図２にて説明する。

【０００６】図２の従来技術でのメモリ通信シーケンス
では、運用系メモリ通信部から待機系メモリ通信部に向
かってメモリ書込み情報パケット１００が送出され、待
機系メモリ通信部は運用系メモリ通信部からのメモリ書
込み情報パケットを受信すると運用系メモリ通信部に対
し応答信号１０１を出力する。運用系メモリ通信部は、
待機系メモリ通信部からの応答信号１０１を受信してか
ら第２のメモリ書込み情報パケット１０２を送出する。
メモリ通信部間の通信路において障害が発生すると、第
２のメモリ書込み情報パケット１０２は待機系メモリ通
信部にて受信されない。待機系メモリ通信部の応答信号
は出力されないため、運用系メモリ通信部は応答信号タ
イムアウトを検出し、通信障害通知を行う。

【０００７】従来技術では、運用系メモリ通信部は待機
系メモリ通信部からの応答信号を受信してから次のメモ
リ書込み情報パケットを送出するため、メモリ通信部間
の転送速度の制約となっていた。

【０００８】運用系システムのメモリ書込み要求頻度に
対してメモリ通信部間の転送速度が十分に確保されない
と、運用系システムで発生した全てのメモリ書込み要求
を待機系システムに転送することはできない。

【０００９】この問題に対しては、上記従来の技術にあ
るようにメモリ装置間通信回路内に十分な容量をもった
バッファ回路を設ける方法がある。メモリ装置間通信回
路がバッファ回路内の空きを常に監視し取りこぼしが発
生する前にメモリ書込み動作を一時的に停止させること
で上記問題を保証できるが、メモリ書込み動作を停止さ
せるためにデータの処理能力に影響する。

【００１０】メモリ装置間通信の伝送品質を確保するた
め、通信障害を検出するメモリ書込み情報パケットの送
達確認動作は必要ではあるが、データ処理能力の増加、
メモリ装置への書込み速度の増加によりメモリ装置間通
信速度のデータ処理能力に対する影響は大きくなってい
る。

【００１１】本発明の目的は、運用系メモリ装置、待機
系メモリ装置間通信路上での障害を検出できる機能を有
し、運用系のメモリ装置から待機系のメモリ装置へのメ
モリ書込み情報を高速に転送できる２重化メモリ間デー
タ転送方式を提供することである。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、本発明の２重化メモリ間データ転送方式のデータ処
理装置では、運用系システムと待機系システムにそれぞ
れ使用される第１、第２のシステムは、通信路により相
互に接続され、第１のシステムは、そのシステム内のメ
モリ制御部から供給されたメモリ書込みのためのメモリ
アクセス信号に応答して、そのメモリアクセス信号で実
行しようとするメモリ書込み動作を検出しメモリ書込み
動作情報を生成するためのメモリアクセス検出回路と、
上記生成されたメモリ書込み動作情報を上記待機系シス
テムに上記通信路を介して送信するための通信部、さら
に通信部内にはメモリ書込み動作情報の送信回数を計数
する計数部と、計数部のオーバーフローを検出し外部に
通知する通信障害検出部を有する。

【００１３】第２のシステムは、上記メモリ書込み動作
情報を上記通信路を介して受信し、メモリ書込み動作情
報の受信回数をカウントする計数部を有する通信部と、
受信されたメモリ書込み動作情報に応答してその情報が
指定する書込み動作を第２のシステム内のメモリ部に対
して実行するためのメモリアクセス信号を生成し、その
システム内の上記メモリ部に供給するためにのメモリ制
御信号生成部とを有する。

【００１４】さらに第２のシステムの通信部内には、メ
モリ書込み動作情報の受信回数値を監視し、受信回数規
定値に達したことを契機に上記通信路を介して第１のシ
ステムのメモリ書込み動作情報の送信回数を計数する計
数部を初期化する計数初期化信号を有する。

【００１５】

【発明の実施の形態】以下、本発明に係わる２重化メモ
リ間データ転送方式を図面に示した実施形態を参照して
さらに詳細に説明する。図１は、実時間型のデータ処理
システムを示し、このシステムは信頼性を確保するため
に、運用系システム１０ａと待機系システム１０ｂによ
り2重化されている。この２つのシステムは、メモリ通
信路５１により接続されている。運用系システム１０ａ
に障害が発生すると待機系システム１０ｂに処理が引き
継がれる。運用系システム１０ａは、プロセッサ１１ａ
とメモリ制御部１３ａとメモリ装置１５ａとメモリ通信
部１６ａにより構成される。メモリ装置１５ａは、運用
系システムの主記憶として使用される。運用系システム
１０ａのみがアプリケーションプログラムを実行する。
待機系システム１０ｂのプロセッサ１１ｂは休止する。
従って、プロセッサ１１ｂはメモリ装置１５ｂに対し書
込みや読み出しを行わない。

【００１６】運用系システム１０ａのメモリ装置１５ａ
は、待機系システム１０ｂのメモリ装置１５ｂとの間で
２重化動作を行う。メモリ２重化のための第１の動作
は、運用系システム１０ａのプロセッサ１１ａがメモリ
装置１５ａに書込みを要求した時に実行される。プロセ
ッサ１１ａは、プロセッサバス１２ａを介してメモリ制
御部１３ａにメモリ装置１５ａに対する書込み要求を出
力する。メモリ制御部１３ａは、プロセッサ１１ａから
のメモリ書込み要求に応じて、メモリバス１４ａ上にア
ドレス信号、データ信号と制御信号とをメモリ装置１５
ａに含まれたメモリ素子により定められたタイミングで
発生させる。運用系システム１０ａのメモリ通信部１６
ａ内のメモリアクセス検出部１７ａは、メモリバス１４
ａ上の制御信号を監視しており、メモリ制御部１３ａの
メモリ装置１５ａに対する書込み動作を検出すると書込
みアドレス信号と書込みデータ信号を取りこみ、１８ａ
を介して通信パケット生成部１９ａに転送する。通信パ
ケット生成部１９ａは、上記書込みアドレス信号と書込
みデータ信号をパケット化し、メモリ通話路５１に送出
する。さらに、通信パケット生成部１９ａは、パケット
送出ごとに２０ａを介して送信パケット計数部２１ａに
パケット送出信号を出力する。送信パケット計数部２１
ａは、通信パケット生成部１９ａから出力されたパケッ
ト送出信号を検出し、パケット送出信号の出力回数を計
数する。

【００１７】待機系システム１０ｂのメモリ通信部１６
ｂ内の通信パケット受信部１９ｂは、メモリ通話路５１
上にある通信パケットを取りこみ、そのパケットから書
込みアドレス信号と書込みデータ信号を取りだす。取り
出した書込みアドレス信号と書込みデータ信号は、２２
ｂを介してメモリアクセス生成部１７ｂに転送される。
メモリアクセス生成部１７ｂは、メモリバス１４ｂ上に
書込みアドレス信号、書込みデータ信号と制御信号とを
メモリ装置１５ｂに含まれるメモリ素子により定められ
たタイミングで出力する。上記動作が、運用系システム
１０ａのプロセッサ１１ａのメモリ書込み要求ごとに行
われることにより、運用系システム１０ａのメモリ装置
１５ａと待機系システム１０ｂのメモリ装置１５ｂとの
間で２重化が行われる。

【００１８】待機系システム１０ｂのメモリ通信部１６
ｂ内の通信パケット受信部１９ｂは、パケットを受信す
るたびに２０ｂを介して受信パケット計数部２１ｂにパ
ケット受信信号を出力する。受信パケット計数部２１ａ
は、通信パケット受信部１９ｂから出力されたパケット
受信信号を検出し、パケット受信信号の出力回数を計数
する。受信パケット計数部２１ｂは、パケット受信信号
の出力計数値が規定値になると、運用系システム１０ａ
の送信パケット計数部２１ａに対し計数初期化信号５０
を出力する。また、同時に受信パケット計数部は、パケ
ット受信信号の出力計数値を初期化する。

【００１９】運用系システム１０ａの送信パケット計数
部は、待機系システム１０ｂの受信パケット計数部２１
ｂからの計数初期化信号５０を受信すると、パケット送
出信号の出力計数値を初期化する。運用系システム１０
ａの通信障害検出部２３ａは、２２ａを介して送信パケ
ット計数部２１ａのパケット送出信号の出力計数値を監
視し、計数値が規定値以上になったことを検出すると、
２４ａを介して運用系システム１０ａのプロセッサ１１
ａに対し通信障害通知を行う。

【００２０】上記運用系システム１０ａのメモリ通信部
１６ａと待機系システム１０ｂのメモリ通信部１６ｂと
のメモリ通信シーケンスを図３にて説明する。この説明
では、通信障害検出部２３ａのパケット送出信号の出力
計数規定値及び受信パケット計数部２１ｂのパケット受
信信号の出力計数規定値は便宜上“５”とするが、通信
障害検出部２３ａのパケット送出信号の出力計数規定値
及び受信パケット計数部２１ｂのパケット受信信号の出
力計数規定値は、それぞれのシステムに合わせ、任意に
設定できる。また、送出側、受信側パケット計数規定値
を同値に設定する必要もなく、送出側規定値は受信側規
定値以上であれば任意に設定できる。

【００２１】運用系メモリ通信部は、第１のメモリ書込
み動作に応答して、そのメモリ書込みアドレス信号及び
データ信号から第１ａ書込み情報パケット２００を作成
し待機系メモリ通信部に送信すると同時に送信パケット
計数を”１”とする。待機系メモリ通信部は、第１ａ書
込み情報パケット２００を受信すると受信パケットから
メモリ書込みアドレス信号及びデータ信号を取り出し、
待機系メモリ装置へのメモリ書込みを行うと同時に受信
パケット計数値を”１”とする。この際、待機系メモリ
通信部は、第１ａ書込み情報パケット２００に対する応
答信号は出力しない。また、運用系メモリ通信部も、第
１ａ書込み情報パケット２００に対する応答信号の確認
は行わない。運用系メモリ通信部は、次のメモリ書込み
動作に応答して、第１ｂ書込み情報パケット２０１を作
成し待機系メモリ通信部に送信すると同時に送信パケッ
ト計数を”２”とする。第１ｂ書込み情報パケットを受
信した待機系メモリ通信部は、受信パケット計数値を”
２”とする。上記動作が繰返し行われ、第１ｃ書込みパ
ケットに対しそれぞれの計数値は“３”となり、第１ｄ
書込みパケットに対しそれぞれの計数値は“４”とな
る。このように、従来技術での書込み情報パケットの送
達確認を簡略化することで、メモリ通信部間の転送速度
を向上させている。

【００２２】第１ｅ書込み情報パケット２０２に対して
は、それぞれの計数値は“５”となる。待機系メモリ通
信部は、受信パケット計数値が規定値“５”になったこ
とを検出し、受信パケット計数を初期化すると同時に、
運用系メモリ通信部に対し第１計数初期化信号２０３を
出力する。第１計数初期化信号２０３を検出した運用系
メモリ通信部は、送信パケット計数を初期化する。

【００２３】上記送信、受信パケット計数の初期化動作
により、第２ａ書込み情報パケット２０４に対するそれ
ぞれの計数値は“１”、第２ｂ書込み情報パケット２０
５に対するそれぞれの計数値は“２”となる。

【００２４】第２ｅ書込み情報パケット２０６の送出時
にメモリ通信路にて通信障害が発生した場合、待機系メ
モリ通信部に第２ｅ書込み情報パケット２０６は到達し
ない。

【００２５】待機系メモリ通信部は、受信パケット計数
値が“４”のままであるため、第２計数初期化信号を出
力しない。運用系メモリ通信部の送信パケット計数も初
期化されないために、計数値は“５”のままとなる。次
の書込み情報パケット２０７送出時には、運用系メモリ
通信部の送信パケット計数値は“６”となる。この時、
運用系メモリ通信部は送信パケット計数値が規定値をオ
ーバーしたことを検出し、通信障害通知２０８を出力す
る。

【００２６】以上より、通信障害を検出できる機能を有
しながらも、運用系メモリ通信部と待機系メモリ通信部
との通信手順を簡略化することで、運用系のメモリ装置
から待機系のメモリ装置へのメモリ書込み情報を高速に
転送できる。

【００２７】

【発明の効果】本発明により、メモリ通信路障害を検出
できる信頼性を確保しつつ、運用系のメモリ装置から待
機系のメモリ装置へのメモリ2重化動作を高速に行うデ
ータ処理装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の実施形態を示す図。

【図２】従来技術でのメモリ通信シーケンス図。

【図３】本発明技術でのメモリ通信シーケンス図。

【符号の説明】

１０ａ…運用系システム、１０ｂ…待機系システム、１
１ａ・１１ｂ…プロセッサ、１２ａ・１２ｂ…プロセッ
サバス、１３ａ・１３ｂ…メモリ制御部、１４ａ・１４
ｂ…メモリバス、１５ａ・１５ｂ…メモリ装置、１６ａ
・１６ｂ…メモリ通信部、１７ａ…メモリアクセス検出
部、１７ｂ…メモリアクセス生成部、１９ａ…通信パケ
ット生成部、１９ｂ…通信パケット受信部、２１ａ…送
信パケット計数部、２１ｂ…受信パケット計数部、５０
…計数初期化信号、５１…メモリ通信路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂本 好隆 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所通信事業部内 Ｆターム(参考） 5B018 GA06 HA04 HA05 KA02 KA22 MA34 MA35 RA11 5B034 BB17 CC01 CC02 DD02

Claims (1)

【特許請求の範囲】
1. 【請求項１】 運用系システム及び待機系システムにそ
   れぞれ使用するための第１、第２のシステムを有し、第
   １、第２のシステムは、所定の通信路により相互に接続
   され、各システムは、プロセッサと、メモリ部と、上記
   プロセッサから発行されるメモリアクセス要求に応答し
   て、メモリアクセス信号を生成し、上記メモリ部に供給
   するためのメモリ制御部とを有し、第１のシステムはそ
   のシステム内の上記メモリ制御部から供給されたメモリ
   書込みのためのメモリアクセス信号に応答して、そのメ
   モリアクセス信号で実行しようとするメモリ書込み動作
   を指定するメモリ動作指定情報を生成するためのメモリ
   アクセス検出回路と、上記生成されたメモリ動作指定情
   報を第２のシステムに上記所定の通信路を介して送信す
   るための通信部をさらに有し、第２のシステムは上記メ
   モリ動作指定情報を上記通信路を介して受信するための
   通信部と、受信されたメモリ動作指定情報に応答して、
   その情報が指定する書込み動作を第２のシステム内の上
   記メモリ部に対して実行するためのメモリアクセス信号
   を生成し、そのシステム内の上記メモリ部に供給するた
   めのメモリ制御信号生成回路とをさらに有するデータ処
   理装置。