JPH0528122A - ブロードキヤスト方法及びそのための並列計算機 - Google Patents

ブロードキヤスト方法及びそのための並列計算機

Info

Publication number
JPH0528122A
JPH0528122A JP3180743A JP18074391A JPH0528122A JP H0528122 A JPH0528122 A JP H0528122A JP 3180743 A JP3180743 A JP 3180743A JP 18074391 A JP18074391 A JP 18074391A JP H0528122 A JPH0528122 A JP H0528122A
Authority
JP
Japan
Prior art keywords
transfer control
partial
broadcast message
network
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3180743A
Other languages
English (en)
Other versions
JP3679813B2 (ja
Inventor
Yasuhiro Ogata
康洋 緒方
Junji Nakakoshi
順二 中越
Naoki Hamanaka
直樹 濱中
Hiroyuki Chiba
寛之 千葉
Shinichi Shudo
信一 首藤
Tatsuo Higuchi
達雄 樋口
Shigeo Takeuchi
茂雄 武内
Tatsu Toba
達 鳥羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP18074391A priority Critical patent/JP3679813B2/ja
Priority to US07/916,630 priority patent/US5826049A/en
Publication of JPH0528122A publication Critical patent/JPH0528122A/ja
Application granted granted Critical
Publication of JP3679813B2 publication Critical patent/JP3679813B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356Indirect interconnection networks
    • G06F15/17368Indirect interconnection networks non hierarchical topologies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 (修正有) 【目的】限定されたプロセッサの範囲だけに無駄なく放
送機能を実現する。 【構成】受信先プロセッサグループへのメッセージの転
送経路を決めるために、ルーティングビット生成回路2
08をプロセッサPEに、部分放送経路指示回路403
〜405と経路指示情報変更回路311とを中継スイッ
チEXに設け、受信先プロセッサグループの範囲を限定
するために、転送制御回路708〜711をネットワー
クに設ける。クロスバスイッチXB内に境界レジスタ群
70と各出力ポートに対応した転送制御回路708〜7
11を設け、各出力ポートの下流側に、いずれかの入力
ポートから部分放送メッセージが転送されたとき、その
入力ポートに接続されたPEが属する部分放送範囲に属
するPEがその出力ポートに接続されているか否かを判
断し、それによりその出力ポートからその部分放送メッ
セージをEXに転送する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、複数のプロセッサを用
いて計算を高速に実行する並列計算機において、特に1
つのプロセッサから多数のプロセッサにデータを転送す
る放送機能に関連する。
【0002】
【従来の技術】多数のプロセッサをネットワークで結合
し、相互に協調させながら高速に処理を実行する並列計
算機が実用化されつつある。
【0003】キューブ型のネットワークを持ち、あるプ
ロセッサから他のプロセッサへの転送経路が短いためデ
ータを高速に転送できる並列計算機において、ブロード
キャスト機能を実現する方法としては、たとえば特開平
1−267763に開示されている方式がある。
【0004】上記特開平1−267763に開示されて
いる方式は、n台のプロセッサをn=n1×n2×n3×
……×nnと因数分解し、これらの因数の各々を一辺の
格子点数とするn次元格子空間上にプロセッサを並べ、
その各辺をクロスバスイッチからなる部分ネットワーク
で結合してメッセージ転送経路を構成し、1つのプロセ
ッサから全プロセッサへデータを並列に転送するブロー
ドキャスト機能を実現している。
【0005】並列計算機におけるプロセッサ間のデータ
転送機能として、ブロードキャスト機能の他に、ある限
定された範囲のプロセッサの集まりであるプロセッサグ
ループ内のプロセッサにのみデータを転送する、部分ブ
ロードキャスト機能がある。並列計算機において、プロ
グラムを全プロセッサ内の一部のプロセッサにマッピン
グして並列実行する場合、部分ブロードキャスト機能が
必要となる。
【0006】トーラス型のネットワークを持つ並列計算
機において、部分ブロードキャスト機能を備える装置と
しては、たとえば情報処理学会研究報告Vol.90,
No.60の第223頁から第228頁に記載の装置が
挙げられる。この装置では、複数のプロセッサを2次元
格子上に配置し、これらを2次元のトーラス状に接続
し、送信先プロセッサの範囲を送信元プロセッサの近傍
(行方向、列方向、行方向と列方向の組み合わせ)に限
定し、部分ブロードキャストを実現しているがその実現
方法は、具体的には開示していない。
【0007】また、特開昭61−35645号公報に
は、リング状に接続されたプロセッサの一つから、メッ
セージにプロセッサ群の識別子を付して、その識別子の
プロセッサのみがそのメッセージを受信する技術が開示
されている。前記研究報告の229〜234頁にも同様
の技術が開示されている。
【0008】
【発明が解決しようとする課題】上記特開昭61−35
645では、全てのプロセッサに放送メッセージが送付
され、それぞれのプロセッサにおいてそのメッセージを
取り組むため、ムダなメッセージの転送が生じている。
【0009】上記情報処理学会研究報告Vol.90,
No.60の第223頁から第228頁に記載の装置で
は、部分放送すべきプロセッサ以外のプロセッサに至る
経路にもメッセージは転送されないが、格子状のネット
ワークであるため、転送されるデータを順送りする必要
があり、部分放送すべきプロセッサの範囲が広い場合、
データ転送に時間がかかる。
【0010】データの高速転送の観点からは、特開平1
−267763のように、複数のプロセッサに並列にデ
ータを放送することが望ましい。しかし、並列転送ネッ
トワークでデータを移送すると本来データ転送すべきで
ないプロセッサに対しても、データ転送を行なってしま
う。この無駄なデータ転送がネットワークの負荷を増加
させ、プログラム実行の妨げとなって性能の低下を招く
ことになる。
【0011】本発明の目的は、複数のプロセッサに並列
にデータを放送しうる方式のように、ネットワークを用
いて、転送不要な経路へのデータ転送がなるべく生じな
い部分ブロードキャストを実現するブロードキャスト方
法およびそのための並列計算機を提供することにある。
【0012】
【課題を解決するための手段】上記目的を達成するため
に、部分放送すべきプロセッサ群により定まる転送制御
情報をネットワーク中にあらかじめ記憶し、ネットワー
クの途中の複数箇所(転送制御点)に部分放送メッセー
ジが到達した場合に、その転送制御情報に従ってそのメ
ッセージを下流に転送するか否かを制御する。
【0013】本発明の望ましい態様では、ネットワーク
が複数の部分ネットワークにより構成されているとき、
各部分ネットワーク中に上記転送制御情報を記憶する。
本発明のより望ましい態様では、各転送制御点に対応し
て、その点の下流に部分放送メッセージを転送するか否
かを示す情報からなる転送制御情報を記憶する。
【0014】本発明の他の態様では、メッセージの転送
先を制御する転送制御情報を含む放送メッセージを放送
し、ネットワーク中のあらかじめ定めた複数の点(転送
制御点)のいずれかにそのメッセージが到着したとき、
そのメッセージに含まれる転送制御情報に従い、そのメ
ッセージをさらに下流側に転送するか否かを制御する。
本発明の具体的一態様ではネットワークが複数の部分ネ
ットワークにより構成されているときに、各部分ネット
ワークに、部分放送すべきプロセッサの装置アドレスが
属するアドレス範囲(最大アドレスと最小アドレス)を
示す転送制御情報を記憶する手段と、その部分ネットワ
ーク内の出力ポートに部分放送メッセージが到着したと
きに、そのアドレス範囲に基づいてその出力ポートの下
流側に、そのアドレス範囲に属するプロセッサが接続さ
れているかを判別する手段と、その判別結果によりその
メッセージの、下流側への転送を制御する手段を設け
る。さらに本発明の、より望ましい一態様では、複数の
プロセッサ群を規定し、それぞれのプロセッサ群内でメ
ッセージを部分放送する。
【0015】このためには、より具体的には各転送制御
点に、それぞれ一つのプロセッサ群により定まる複数の
転送制御情報をあらかじめ記憶し、そこに放送メッセー
ジが到着したときにその下流側に、いずれかのプロセッ
サ群に属するプロセッサが接続されているか否かをそれ
らの複数の転送制御情報により判別し、その結果によ
り、その放送メッセージを下流側に転送するか否かを制
御する。
【0016】
【作用】各転送制御点において、転送制御情報に従って
メッセージをさらに下流に転送するか否かを制御するの
で所定の範囲外にはメッセージを転送しない。これによ
って、無駄なデータ転送を抑止した部分ブロードキャス
トを実現することができる。
【0017】
【実施例】
〈第1の実施例〉第1の実施例を図面を参照して説明す
る。
【0018】図1において100はプロセッサ(以下P
Eと略す)、132〜135はX方向のクロスバスイッ
チ(以下XB−Xと略す)である。136〜139はY
方向のクロスバスイッチ(以下XB−Yと略す)であ
る。116は各XB−Xと各YB−Yの交点に設けられ
た中継スイッチ(以下EXと略す)である。以下では、
これらのクロスバスイッチを区別しないで言うときは、
単にXBと言うことがある。140はホスト計算機また
はサ−ビスプロセッサ(SVP)である。各PEは2次
元座標空間の一つの格子点のX座標、Y座標をそのPE
の番号として与えられている。各XB−Xは同一のY座
標を有するPEに対して設けられ、そのY座標iをつけ
てXB−Xiと呼ぶ。各XB−Yは同一のX座標を有す
るPEに対して設けられ、そのX座標jつけてXB−Y
jと呼ぶ。各EXは一つのPEに対応して設けられ、以
下では対応するPEの番号と同じ番号をつける。ここで
はX方向の4つのクロスバスイッチ、Y方向の4つのク
ロスバスイッチを示しているが、これらの数はあくまで
一例である。
【0019】本実施例では、各PEは経路指示情報を生
成するルーティングビット生成回路208を有し、この
経路指示情報を含んだ部分放送メッセージを送信するよ
うになっている。
【0020】各EXは対応するPE、XB−X又はXB
−Yから転送された部分放送メッセージをさらにXB−
Y、XB−X又はPEに転送するもので、そこに転送さ
れた部分放送メッセージ内の経路情報により、そのメッ
セージの転送先を決める部分放送経路指示回路403〜
405を有する。さらにこの部分放送メッセージを転送
する前にそのメッセージ内の経路指示情報を変更する回
路311を有する。
【0021】さらに各XBは、いずれかの入力ポートか
ら入力された部分放送メッセージを複数の出力ポートに
並列に転送するもので、部分放送経路指示回路604を
有する。この回路604は、複数のプロセッサ群の情報
を保持する境界レジスタ群70と、各出力ポートに部分
放送メッセージが転送されたとき、その下流側に、いず
れかのプロセッサ群に属するプロセッサがあるかをこの
レジスタ群70の内容から判定し、その出力ポートの下
流にそのメッセージを転送するか否かを制御する転送制
御回路708〜711を有し、もしそのようなプロセッ
サがあれば、その出力ポートの下流側にあるEXにその
メッセージを転送するようになっている。図19はプロ
セッサ群の例を示す図である。各プロセッサ群は、その
中のPEの間でのみメッセージが放送されるPEの集合
である。丸印はPEを例示し、その中の番号はPEの番
号を示している。各プロセッサ群は、図19(a)に示
すように、2次元の矩形の領域50A、50B又は50
Cに含まれるPEからなっていてもよい。又、図19
(b)、又は(c)に示すように、一列のPE又は一行
のPEからなっていてもよい。
【0022】本実施例では、各プロセッサ群でのメッセ
ージを部分放送するときに、他のプロセッサ群では、そ
の部分放送と並行して他のメッセージを放送できるのが
特徴である。
【0023】以下では、特に断らない限り図19(a)
の場合を例に用いる。
【0024】本実施例では特定のPEへ送るメッセージ
(通常のメッセージ)と、全PEに送るメッセージ(放
送メッセージ)と一部のPEに送るメッセージ(部分放
送メッセージ)を転送できるようになっている。
【0025】まず、メッセージフォーマットを図8に示
す。いずれのメッセージも、図8(a)に示すように送
信PE番号、受信PE番号、経路指示情報(これは2ビ
ットのルーティングビット(R0、R1)からなる)、
CTL(コントロール)ビット、データをそれぞれ保持
するフィールドにより構成される。CTLビットはメッ
セージの持つ属性を示すもので、部分ブロードキャスト
であることを示すビット(PBビット)、ブロードキャ
ストであることを示すビット(BCビット)を内部に持
っている。送信PE番号はメッセージを送り出すPEの
番号である。受信PE番号はメッセージを受け取るPE
の番号である。ルーティングビットのうち、R0はXB
−Xへの送信の要否を、R1はXB−Yへの送信の要否
を示すビットである。本発明に関連する部分放送メッセ
ージの場合には、図8(b)に示すようにPB=1、B
C=0でありR0、R1が適当な値をもつが、送信PE
番号、受信PE番号は有意な値とならない。*はこのこ
とを示す。
【0026】なお、放送メッセージの場合には図8
(c)に示すようにPB=0、BC=1となるが、R
0、R1、送信PE番号、受信PE番号は有意な値とな
らない。
【0027】また、通常のメッセージの場合には図8
(d)に示すように送信PE番号、受信PE番号がとも
に有意となるがPB=BC=0であり、R0、R1ビッ
トは有意な値とならない。R0、R1、PB、BCの各
ビットの生成方法、使い方については、後述する。
【0028】図2は各PEの構成を示している。200
はプログラムを実行するデータ処理装置、201はデー
タと命令列を格納するメモリ、202はそのPEに対応
するEXからメッセージを受信し、メモリ201に転送
する受信制御回路、203は送信制御回路である。送信
制御回路203は、メモリ201から読み出されたルー
ティングビットR0、R1以外の、メッセージ内容を保
持するレジスタ204〜207、メッセージに新たに付
加するルーティングビットR0、R1を生成するルーテ
ィングビット生成回路208、メッセージを生成し、そ
のPEに対応するEXに転送するメッセージ生成回路2
09から構成される。なお、レジスタ204〜207に
保持されるメッセージ内容は、送信PE番号、受信PE
番号、CTLビット、データのフィールドからなるが、
それらのフィールドの一部は図8(b)〜(d)に示し
たように送出するメッセージの種類により有意でない。
特に部分放送メッセージで有意なのはCTLビット、デ
ータのみである。
【0029】ルーティングビット生成回路208は、そ
のPEから部分放送メッセージを送信するとき動作する
もので、そのPEから部分ブロードキャストを行なうべ
きプロセッサ群内にあるPEの座標の内の最大座標(最
大のY座標YMAXと最大のX座標XMAX)と最小座
標(最小のY座標YMINと最小のX座標XMIN)を
保持するレジスタ210および211、それぞれ最大の
X座標XMAXと最小のX座標XMINを比較する比較
回路212および最大のY座標YMAXと最小のY座標
YMINを比較する比較回路213、それぞれの結果と
部分ブロードキャストビット(PBビット)の論理積を
生成するAND回路214および215から構成され
る。たとえば図19(a)の場合、PE00、PE0
1、PE10、およびPE11内のレジスタ210には
PE11の座標11、レジスタ211にはPE00の座
標00が保持されている。これらの値は、事前(プログ
ラムをPEにローディングしたときなど)に外部(たと
えばホスト計算機またはSVP140(図1))から設
定される。
【0030】部分放送メッセージを送信するPE(図1
9(a)のプロセッサ群50Aの場合には例えばPE0
0)では、データ処理装置200によって必要な情報が
メモリ201から読み出され、レジスタ204〜207
にセットされた後、メッセージ生成回路209に送られ
る。なお部分ブロードキャストのときにはCTLビット
206内にPBビットとして1、BCビットとして0が
セットされている。MAX座標210の内のXMAXと
MIN座標211の内のXMINが比較回路212で比
較され、MAX座標210の内のYMAXとMIN座標
211の内のYMINが比較回路213で比較される。
これらの比較回路は、比較の結果一致が検出されないと
きに1を出力するようになっている。これらの比較回路
212、213の出力はそれぞれAND回路214、2
15によってCTLビットの中のPBビットと論理積が
とられ、メッセージ生成回路209に送られる。R0は
そのPEからXB−Xに送信するか否かを、R1はXB
−Yに送信するか否かを示すものである。すなわち、プ
ロセッサ群の形状とPEで生成されるR0、R1の値と
の関係は図20のとおりとなる。つまりXMAXとXM
INが一致するとき、すなわち、部分ブロードキャスト
するプロセッサ群が単一列に属するとき(図19
(b))、R0は0となり、XB−X0に放送メッセー
ジを送信しないようになっている。同様に、部分ブロー
ドキャストすべきプロセッサ群が単一行に属するとき
(図19(c))には、R1が0となりXB−Y0に放
送メッセージを送出しないようになっている。図19
(a)の場合にはR0、R1がともに1である。つまり
そのPEからXB−Xの方向にもXB−Yの方向にも放
送メッセージを送信する必要があることを示している。
メッセージ生成回路209は、204〜208より送ら
れる情報にR0、R1を付加して図8(b)、(c)又
は(d)の形式のメッセージを生成し、EXに送出す
る。
【0031】図3は各EXの構成を示している。いずれ
のEXもハードウェアの構成は同じである。各EXの3
つの入力ポート30はそれぞれPE、XB−X、又はX
B−Yに接続されている。それらの入力ポート30に入
力されたメッセージはそれぞれ入力バッファ300〜3
02に一時的に保持される。303〜305はそれぞれ
XB−X、PE、XB−Yへメッセージを送り出す出力
ポート、306は入力バッファ300〜302内のメッ
セージの送信先を決めるための経路指示回路である。こ
の回路306は後述するように、各入力ポートに対応し
て、部分放送用経路指示回路403、404又は405
を有するのが本実施例の特徴である。これらの回路は、
入力された部分放送メッセージ中のルーティングビット
によりその転送先を決める。
【0032】310はメッセージを選択するセレクタで
あり、経路指示回路306からの信号により送信すべき
メッセージが選択される。312は選択されたメッセー
ジを一時的に保持しておく出力バッファである。311
はルーティングビットR1の変更を行なう経路指示情報
変更回路である。出力ポート304および305も30
3と同様の構成となる。
【0033】図4に経路指示回路306の内部の構成を
示す。403〜405は部分ブロードキャストを行なう
ときにルーティングビットにより経路を決める部分放送
経路指示回路である。400〜402はそれぞれ入力バ
ッファ300〜302に入力されたメッセージM(P
E)、M(X)、M(Y)が通常のメッセージの場合
に、その中の受信PE番号をデコードしメッセージの送
信先を決めるアドレスデコーダで、そのメッセージ中の
PBおよびBCが0のときに動作する。信号M(P
E)、M(X)、M(Y)はそれぞれそのEXが接続さ
れたPE、XB−X、XB−Yから入力されたメッセー
ジの信号(受信PE番号、ルーティングビットR0、R
1、部分ブロードキャストビットPB、ブロードキャス
トビットBC)を示す。また出力信号PX、XX、YX
はそれぞれPE、XB−X、XB−Yから入力されたメ
ッセージをXB−Xへ送信することを示す。同様に、出
力信号PY、XY、YYはPE、XB−X、XB−Yか
ら入力されたメッセージをXB−Yへ送信することを、
出力信号PP、XP、YPはPE、XB−X、XB−Y
から入力されたメッセージをPEへ送信することを示し
ている。
【0034】経路指示回路403〜405は本実施例で
新たに設けた回路であり、部分放送メッセージ内のルー
ティングビットにより図21に従いそのメッセージの送
信先を決める。たとえば、PEから入力された部分放送
メッセージの場合経路指示回路403では、PBが1か
つR0が1のとき(図21のケース1又は2のとき)は
AND回路424の出力Aが1となり、PXが1となる
のでXB−Xが送信先となる。PBが1、かつR0が
0、かつR1が1のとき(図21のケース3のとき)は
AND回路425の出力Bが1となり、PYが1となる
のでXB−Yが送信先となる。PBが1、かつR0が
0、かつR1が0のとき(図21のケース4のとき)は
AND回路426の出力Cが1となり、PPが1となる
のでPEが送信先となる。他の部分放送経路指示回路4
04、405の構造と動作も全く同じである。
【0035】このように、R0、R1により部分放送メ
ッセージの転送先を決める理由は、後述する動作説明か
ら分かるように、同じ部分放送メッセージが同じEXを
複数回返るときの、転送先の決定が容易に行ないえるこ
とにある。このためには、部分放送メッセージの転送先
を決定したあとに、経路指示情報変更回路311(図
3)によりこれらのR0、R1を変更する必要がある。
この回路は、図21の最右欄に示すように、セレクタ3
10により選択されたメッセージのルーティングビット
R0、R1がともに1のときだけR1は1に保持され、
それ以外は0に変更する。R0は常に0として送出す
る。
【0036】307〜309はプライオリティ回路であ
る。このプライオリティ回路は入力された3つのメッセ
ージの一つを選択するもので、いずれを選んだかを示す
信号SX、SY、SPを出す。ここでは到着順にメッセ
ージを選ぶことにしている。図19(a)の場合PE0
0から入力された部分放送メッセージに対するEX00
の動作は次のようになる。このメッセージは入力バッフ
ァ300にセットされ、セレクタ310と経路指示回路
306に送られる。この時PBが1、BCが0、R0が
1、R1が1であるため、図4内の部分放送経路指示回
路403の出力Aが1となり、その結果OR回路の出力
PXが1となる。一方プライオリティ回路307(図
4)では、ORゲート群430からのPXを受け、セレ
クタ310で入力バッファ300から送られたメッセー
ジを選択するよう制御信号を生成し、出力ポート(1)
303に送る。セレクタ310では入力バッファ300
から入力されたメッセージを選択し、経路指示情報変更
回路311でルーティングビットR0、1が変更され
る。即ち、入力されたR0、R1はそれぞれ1、1であ
るため、R0、R1がそれぞれ0、1に変更される。R
0、R1を変更された後の部分放送メッセージは、出力
バッファ312にセットされXB−X0へ送り出され
る。
【0037】なお、PEから入力されたメッセージが通
常メッセージ(PB=0、BC=0のメッセージ)の場
合は受信PE番号をアドレスデコーダ400でデコード
して、送信先を決め、ORゲート415〜417のいず
れかに信号1を出力する。他のアドレスデコーダ40
1、402も同様である。
【0038】入力されたメッセージが放送メッセージの
場合、本実施例では次のようになっている。
【0039】(1)PEから入力された放送メッセージ
はXB−Xに送る。
【0040】(2)XB−Xから入力された放送メッセ
ージはXB−Yに送る。
【0041】(3)XB−Yから入力された放送メッセ
ージはPEに送る。
【0042】このために、例えばPEから入力されたメ
ッセージが放送メッセージの場合、BCが1であるた
め、そのメッセージのBCビットがそのままORゲート
415に送られ、信号PXが1となり、メッセージはX
B−Xに送られる。同様に、XB−X又はXB−Yから
入力されたメッセージが放送メッセージのときには、そ
のメッセージ内のBCビットをORゲート419又は4
23に送り、それぞれ信号XY、YPが1となり、その
メッセージをXB−Y又はPEに送る。
【0043】図5にX方向クロスバスイッチXB−X■
(■=0,1,2または3)の構成を示す。Y方向クロ
スバスイッチも同様である。図の入出力信号EX0〜E
X3はそのクロスバスイッチに接続されたEX■0〜E
X■3からの信号を示す。たとえばXB−X0の場合、
入出力信号EX0〜EX3はEX00〜EX03に置き
換えられる。500〜503は4つの入力ポートの1つ
を選択するスイッチである。XBはクロスバスイッチで
あるため、入力EX0〜EX3のいずれもがそのままス
イッチ500〜503の入力につながっていて、いずれ
かの入力ポートから入力されたメッセージはそのままス
イッチ500〜503に供給される。経路指示回路50
4は、入力されたメッセージをどのスイッチから転送す
るかを決めるものである。504は4つのEXから入力
されたメッセージの送信先を決めるための経路指示を行
なう。本実施例では、経路指示回路504内に、部分放
送経路回路604を設けたのが特徴である。この回路6
04は、このXBに入力された部分放送メッセージがあ
る出力ポートに転送されたときに、その下流側にさらに
転送するかを制御するものである。部分放送経路指示回
路604には、部分ブロードキャストを行なうプロセッ
サ群に関する情報を保持する境界レジスタ群70と、各
出力ポートの下流に、それぞれのプロセッサ群に属する
プロセッサが接続しているか否かを判定するための各出
力ポートに対応して設けられた転送制御回路708〜7
11が設けられている。
【0044】図6に経路指示回路504の詳細を示す。
この回路は、部分放送メッセージの転送経路を決める部
分放送経路指示回路604と、アドレスデコーダ群50
とORゲート609〜624およびプライオリティ回路
505〜508からなる。
【0045】部分放送経路指示回路604の出力Eij
(i=0〜3、j=0〜3)は、EXjから入力された
部分放送メッセージを、EXiにさらに転送すべきこと
を示す信号である。この出力EijはORゲート609
〜624を介してプライオリティ制御回路505〜50
8に入力される。これらのプライオリティ回路は入力さ
れた4つのメッセージの送出順序を決めるもので、ここ
では到着順にメッセージを選ぶことにしている。ORゲ
ート609〜612の出力信号D00、D01、D0
2、D03は入力されたメッセージをEX0へ出力する
ことを指示する信号であり、それぞれEX0、EX1、
EX2、EX3から入力されたメッセージから生成され
る。またORゲート613〜616の出力信号D10、
D11、D12、D13はEX1へ、ORゲート617
〜620の出力信号D20、D21、D22、D23は
EX2へ、ORゲート621〜624の出力信号D3
0、D31、D32、D33はEX3へそれぞれメッセ
ージを出力することを指示する信号であり、それぞれE
X0、EX1、EX2、EX3から入力されたメッセー
ジから生成される。
【0046】なおアドレスデータ群50は、XBに入力
されたメッセージが通常メッセージの場合に、その中の
受信PE番号をデコードし、そのメッセージの送信先を
決める、各入力ポート対応に設けたアドレスデコーダ6
00〜603からなる。
【0047】たとえばEX0から入力されたメッセージ
が通常メッセージの場合、そのメッセージ内の受信PE
番号がアドレスデコーダ600でデコードされ、ユニー
クに送信先が決められる。アドレスデコーダ600は各
出力ポートに対する#0−#3の4つの信号線からな
り、受信先PE番号に応じてそれらの一つが1にされる
と、ORゲート609、613、617、621の出力
D00、D10、D20、D30のいずれかが1にな
る。その入力されたメッセージがブロードキャストメッ
セージの時、即ちBCが1の場合は、そのBCがそのま
まORゲート609、613、617、621に入力さ
れ、D00、D10、D20、D30のすべてが1とな
り、EX0〜EX3の全てが送信先となる。以上の動作
は、他の入力ポートから入力されたメッセージについて
も同様である。
【0048】図7に部分放送経路指示回路604の詳細
を示す。境界レジスタ群70は、複数対のレジスタから
なり各対はそのクロスバスイッチの一つの入力ポートに
対応して設けられている。本実施例では700Aと70
0BがEX0に接続された入力ポートに対するものであ
る。同様に701Aと701BはEX1に接続された入
力ポートに、702Aと702AはEX2に接続された
入力ポートに、703Aと703BはEX3に接続され
た入力ポートに対応するものである。各レジスタ対は対
応する入力ポートのEXに接続されたPEが、部分放送
すべきいずれかのプロセッサ群に属するとき、そのプロ
セッサ群のアドレスの最大値と最小値を保持する。たと
えば、レジスタ700AはEX0に接続されたPEがい
ずれかのプロセッサ群に属するとき、そのプロセッサ群
のX座標の最大値XMAX0を保持する。一方レジスタ
700Bは、そのプロセッサ群のX座標の最小値XMI
N0を保持する。他のレジスタ対についても同様にXM
AXi、XMINi(i=1、2、又は3)を保持す
る。
【0049】たとえば図19(a)のようにプロセッサ
群50A〜50Cが定められているとき、PE00に接
続されたクロスバスイッチXB−X0の、レジスタ70
0A、700Bには、プロセッサ群50AのX座標の最
大値1と最小値0がそれぞれ保持される。一方、同じク
ロスバスイッチのレジスタ701A、701Bには、対
応するPE01が同じプロセッサ群に属するため、上と
同じ値1、0がそれぞれセットされる。一方、同じクロ
スバスイッチのレジスタ702Aと702Bにはプロセ
ッサ群50BのX座標の最大値3と最小値2がセットさ
れる。レジスタ703Aと703Bにも同じ値がセット
される。一方、図19(b)のプロセッサ群50Dのよ
うに一列のプロセッサ群が定められているとき、PE0
0に接続されたXB−X0の、レジスタ700A、70
0Bにはプロセッサ群50DのアドレスのX座標の最大
値0と最小値0がそれぞれ保持される。また、そのレジ
スタ対に対応するPEがどのプロセッサ群に属さない場
合にも、そのPEのX座標がそのレジスタ対に保持され
る。レジスタ群70内の値は、部分放送を開始するより
前にあらかじめ、ホストプロセッサ又はSVP140に
よりセットされる。転送制御回路708〜711は、そ
れぞれ、一つの出力ポート(本実施例では一つのスイッ
チに対応する)に対応して設けられ、いずれかの入力ポ
ートからその出力ポートに転送された部分放送メッセー
ジを、その下流側にさらに転送するかを判断するもので
ある。たとえば転送制御回路708は、EX0にメッセ
ージを出力するスイッチ500(図5)に対応し、レジ
スタ群70内のMAX座標およびMIN座標とこのEX
0に対応するPE0の座標を比較して、このPE0が各
入力ポートに対するPEが属する部分ブロードキャスト
に属するか否かを判定するための転送制御回路である。
712は、制御するスイッチ500の出力にEXを介し
て接続されている、PE自身の座標を保持するレジスタ
である。713〜720は比較回路、721〜724は
AND回路である。転送制御回路709〜711も70
8と同様の構成をとる。図面では内部の回路を省略して
あるが、以後の説明では転送制御回路708と同じもの
があるものとし、説明を行なう。出力信号E00〜E0
3は、それぞれEX0〜EX3から入力されたメッセー
ジが部分ブロードキャストである場合に、EX0にその
部分放送メッセージを出力することを示す信号である。
同様に、出力信号E10〜E13はEX1へ、E20〜
E23はEX2へ、E30〜E33はEX3へその部分
放送メッセージを出力することを示す信号である。
【0050】たとえば転送制御回路708内の713と
714はEX0に接続された入力ポートに対応して設け
られた一対の比較回路である。同様に他の一対の比較回
路の対715と716はEX1に接続された入力ポート
に対して、717と718はEX2に接続された入力ポ
ートに対して、719と720はEX3に接続された入
力ポートに対して設けられている。各比較回路対は、そ
の対応する入力ポートにEXを介して接続されたPEに
対して設けられた一対の境界レジスタの値と、その転送
制御回路に対応する、EX(たとえば転送制御回路70
8ではEX0)を介して接続されたPEの座標を比較す
る。例えば比較回路の対717と718はEX2に接続
された入力ポートから部分放送メッセージがEX0に接
続された出力ポートに転送されたとき、このPE2が属
する部分放送のX方向範囲を示す一対の境界レジスタ7
02A、702BにあるX方向の最大座標と最小座標を
レジスタ712内にあるPE0のX座標とを比較し、前
者の間に後者が含まれていれば、ANDゲート723が
1となるものである。勿論、このANDゲート723に
は、EX2に接続された入力ポートに入力された部分放
送メッセージに含まれるPBビット(ここではPB(E
X2)と示す)が入力されている。PE2が属する部分
放送範囲にPE0が属するとき、このANDゲート72
3の出力E02が1となる。この信号は、図6のORゲ
ート611を通ってプライオリティ制御回路505に送
られ、そこでその信号E02すなわちD02が選択され
たときに、そのプライオリティ制御回路505の出力S
0により、スイッチ500が、EX2から入力された前
述の部分放送メッセージを選択し、EX0に転送する。
しかし、EX2から入力された部分放送メッセージを放
送する範囲内にPE0が所属しないときには、ANDゲ
ート723の出力E02が0のままであり、PE0への
この部分放送メッセージの転送はなされない。
【0051】次に、図5、6、7を用いて、XB−X0
を例にとり、クロスバスイッチの動作を説明する。
【0052】図22は、図19(a)の場合において、
PE00、01、10、11のまわりにおける部分放送
メッセージの転送経路を示したものである。図中(1、
1)等は、そのメッセージに付されている(R0、R
1)ビットを示す。すなわち、PE00から送出された
部分放送メッセージの(R0、R1)は(1、1)であ
り、これがEX00を経て、XB−X0に転送される。
その際(R0、R1)は(0、1)に変更される。この
メッセージはXB−X0によりEX00、EX01に転
送される。EX02、EX03には転送されない。
【0053】EX00に戻ったこのメッセージは(R
0、R1)が(0、0)に変更された後、YB−Y0に
転送される。YB−Y0はこのメッセージをEX00、
EX10に再転送し、それらはPE00、PE10に送
られる。一方、EX20、EX30には転送されない。
YB−Y1でも同様の動作となる。
【0054】こうして、図19(a)の範囲50A内の
プロセッサ間で部分放送を並列に行ないうる。さらに、
これと並行して他の範囲50B、50Cでも別のメッセ
ージを部分放送できるのが本実施例の他の特徴である。
【0055】以下ではこの動作がどのようにして実現さ
れるかを説明する。
【0056】図5において、EX00から入力されたメ
ッセージは、スイッチ500〜503に送られるととも
に、その一部が経路指示回路504に送られる。そのメ
ッセージが部分放送メッセージのときPBが1、BCが
0となっているため、この回路504では、図6に示す
部分放送経路指示回路604により、このメッセージの
転送先が決められる。この回路604の転送制御回路7
08〜711(図7)の中のPE座標レジスタ712に
は、それぞれ図5のスイッチ500〜503の出力にE
Xを介して接続されているPE座標00、01、02、
03のX座標0、1、2、3がセットされている。たと
えば転送制御回路708では、比較回路713でレジス
タ700AのXMAX0の値1とレジスタ712のPE
座標の値0が比較され1が出力される。比較回路714
でレジスタ700BのXMIN0の値0とレジスタ71
2のPE座標の値0が比較され1が出力される。そして
AND回路721で、比較回路713および714の出
力とPBの論理積がとられ、出力信号E00は1とな
る。すなわち、本実施例では、EX00から入力された
部分放送メッセージは必ず、EX00に再転送されるよ
うになっている。一方、他の転送制御回路709〜71
1においても同様の処理がなされるが、それらの中の対
応する出力E10、E20、E30の値は、PE01、
PE02、PE03がPE00が属する部分ブロードキ
ャスト範囲に属するか否かによりかわる。
【0057】例えば図19(a)の例ではPE01はP
E00と同じ部分放送範囲に属するが、PE02、PE
03はその範囲に属さないため、E10は1となり、E
20、E30は0である。
【0058】なお、各XB−YはXB−Xと実質的に同
一の回路にて構成され、それと異なるのは、境界レジス
タ群70にはY方向の最大座標YMAX0〜YMAX
3、最小座標YMIN0〜YMIN3がセットされる点
である。このことから図6における出力信号D00、D
10が1となるがD20、D30は0のままである。そ
して図6におけるプライオリティ回路505、506に
おいて、EX00からのメッセージが選ばれるようプラ
イオリティがとられる。即ち、2つのスイッチ500、
501により、EX00から入力された部分放送メッセ
ージが選ばれ、EX00、EX01に送られるがEX0
2、EX03には送られない。
【0059】XB−X0に接続されているEX00、E
X01では、この部分放送メッセージに対して全て同様
の動作を行なう。ここでは、EX01を例にとる。EX
01は、図3において入出力信号のPEをPE01に、
XB−XをXB−X0に、XB−YをXB−Y1に置き
換えたものである。図3において、XB−X0から入力
された部分放送メッセージは、入力バッファ301にセ
ットされ、出力ポート303〜305と経路指示回路3
06に送られる。経路指示回路306では、図4に示す
ように、部分放送経路指示回路404が、このメッセー
ジの送信先を決める。すなわち、この回路404内のA
ND回路424〜426にてメッセージ中のPB、R
1、R0の論理積がとられる。今の例では、PB、R1
が1、R0が0であるため、出力信号Bだけが1とな
り、ORゲート419の出力XYが1となる。こうし
て、この部分放送メッセージはXB−Yに転送すること
が決まる。この出力信号XYはプライオリティ回路30
8へ入力され、そこにおいて図3の出力ポート(3)3
05にて入力バッファ301にセットされているXB−
X0から入力された部分放送メッセージを選択するよう
制御信号SYが生成される。出力ポート(3)では、セ
レクタ310で選択された部分放送メッセージのR0、
R1が0、1であるため、変更回路311によりそれぞ
れ0、0に変更し出力バッファ312を介してXB−Y
1へ送出する。同様に、EX00も、XB−Y0にこの
部分放送メッセージを送出する。
【0060】次に、図5、6、7を用いて、この部分放
送メッセージに対するXB−Y1の動作を説明する。X
B−Y1では、図5の入出力信号EX0〜EX3はEX
01〜EX31となる。XB−Y1は、XB−X0で行
なった動作と同様の動作を行なう。すなわち、図5にお
いて、EX01から入力された部分放送メッセージは、
スイッチ500〜503に送られるとともに、一部が経
路指示回路504に送られる。この回路504では、部
分放送経路指示回路604内の転送制御回路708〜7
11の中のPE座標レジスタ712には、それぞれスイ
ッチ500〜503の出力にEXを介して接続されてい
るPEの座標01、11、21、31のY座標0、1、
2、3がセットされている。また、部分ブロードキャス
ト範囲が図19(a)の50Aの場合、境界レジスタ群
70内のレジスタ700AにはYMAX0として1が、
レジスタ700BにはYMIN0として0がセットされ
ている。レジスタ701A、701Bの値もそれぞれ
1、0である。一方、レジスタ702A、702Bに
は、それぞれ3、2がセットされている。レジスタ70
3A、703Bも同様である。
【0061】このためにEX01に対応する転送制御回
路708では、比較回路713でレジスタ700AのY
MAX0の値1とPE座標レジスタ712の値0が比較
され出力が1となり、比較回路714でレジスタ700
BのYMIN0の値0とPE座標レジスタ712の値0
が比較され出力が1となる。そしてAND回路721
で、比較回路713および714の結果とPBの論理積
をとり出力信号E00は1となる。同様に、EX11に
対応する転送制御回路709では、同じ動作により出力
信号E10が1となる。すなわち、PE00と同じ部分
放送群50Aに属するPE01、11に対するEX0
1、EX11にこの部分放送メッセージが転送されるこ
とが決定される。一方、EX21に対応する転送制御回
路710では、同様の動作がなされるがPE座標レジス
タ712の内容が2であり、YMIN0(=0)とYM
AX0(=1)の間にないので、出力信号E20が0と
なる。転送制御回路711でも、同様に出力信号E30
が0となる。
【0062】これらにより、図6においてD00、D1
0、D20、D30は、それぞれ1、1、0、0とな
る。プライオリティ回路505、506では、EX01
から入力された部分放送メッセージが選ばれるようプラ
イオリティがとられる。即ち、図5に示す2つのスイッ
チ500および501がEX01から入力された部分放
送メッセージを選び、EX01、EX11へ送られる。
一方EX01から入力された部分放送メッセージはEX
21、EX31へは送り出されない。
【0063】XB−Y1からこのメッセージを取り込ん
だEX01とEX11は、同じ動作を行なう。ここで
は、EX11を例にとる。EX11では、図3において
入出力信号のPEはPE11、XB−XはXB−X1、
XB−YはXB−Y1である。XB−Y1から入力され
たメッセージは、入力バッファ302にセットされ、出
力ポート303〜305と経路指示回路306に送られ
る。この回路306では、部分放送経路指示回405内
のAND回路424〜426にてメッセージ中のPB、
R1、R0の論理積がとられる。PBが1、R1、R0
が0であるため、出力信号Cだけが1となり、YPが1
となる。この出力信号YPはプライオリティ回路309
に入力され、出力ポート(2)304にて入力バッファ
302にセットされているXB−Y1からのメッセージ
を選択するよう制御信号SPが生成される。出力ポート
(2)では、選択された部分放送メッセージをPE11
に送出する。EX10でも同様に、PE10にこのメッ
セージが送出される。
【0064】XB−Y0も同様に動作し、結局PE0
0、PE10、PE01、PE11にこの部分放送メッ
セージが送出される。以上説明した通り、1つのプロセ
ッサグループ内に対する部分ブロードキャストが、無駄
なデータ転送を生じることなく実現できる。
【0065】以上は図19(a)の範囲50A内の部分
ブロードキャストであった。以上の動作と並行して他の
範囲50B、50C内でもメッセージを部分放送できる
ことが以上の説明からも明らかである。
【0066】また、図19(b)の場合の部分放送メッ
セージの転送経路と、R0、R1ビットの値を図23に
示す。この場合には(R0、R1)ビットが(0、0)
のときEX00、EX10がメッセージをPE00、P
E10に転送するので、YB−X0、YB−X1には転
送されないのが特徴である。つまり一列のPEの場合、
他の列への無用な転送を防止している。また図19
(c)の場合の転送は、図24に示す通りである。
【0067】以上で部分放送メッセージの転送動作の説
明は終える。
【0068】なお、放送メッセージの場合には、ルーテ
ィングビットR0、R1は使用されず、各EXでは、経
路指示回路306にてそのメッセージ中のBCビットに
より特定の方向にこのメッセージを転送する。たとえば
図4において、PEから入力された放送メッセージは、
ORゲート415を介して信号PXを1にし、XB−X
へこのメッセージを転送する。さらにXB−Xから放送
メッセージがそのEXに転送されたときには、図4のO
Rゲート419の出力信号XYを1にし、このメッセー
ジをXB−Yに転送する。さらに、XB−Yから放送メ
ッセージがそのEXに転送されたときには、ORゲート
423の出力YPを1にし、それによりそのメッセージ
をPEに転送する。一方、各XBでは図6に示すように
経路指示回路504により、次のように転送方向を制御
する。たとえばEX0から入力された放送メッセージ
は、ORゲート609、613、617、621の出力
を1にし、それにより、対応するEX0、EX1、EX
2、EX3にそのメッセージを転送するようになってい
る。こうして、前述のEXの動作と組みあわさって、放
送メッセージはPE00→EX00→XB−X0→EX
00、E01、EX02、EX03→XB−Y0〜XB
−Y3→PEijというルートで送信元を含めてすべて
のPEへ転送される。
【0069】また、放送メッセージ、部分放送メッセー
ジのいずれでもない通常のメッセージの場合、EX内の
アドレスデコーダ400〜402と、XB内のアドレス
デコーダ群50によりメッセージ中の送信先PE番号の
PEへ選択的に転送される。
【0070】〈第2の実施例〉図9に本実施例の並列計
算機の構成を示す。第2の実施例は、第1の実施例の境
界レジスタ群70をなくし、代りに部分放送メッセージ
中にそのメッセージを転送する範囲情報を付加し、この
情報を用いてXBにおいて部分放送範囲を決める所に特
徴がある。以下では、第1の実施例との相違点に絞って
説明する。
【0071】図12に、プロセッサ間でデータ転送する
場合の、本実施例に係るメッセージのフォーマットを示
す。メッセージは、図8(a)に示したメッセージの送
信PE番号、受信PE番号、2ビットのルーティングビ
ット(R0、R1)、CTLビット、データに対し、さ
らに転送制御情報としてMAX座標、MIN座標を付加
したものである。MAX座標は、メッセージを転送する
プロセッサ群の座標の最大Y座標YMAX、最大X座標
XMAXからなる。MIN座標も同様にYMIN、XM
INからなる。なお、図12において部分放送メッセー
ジの場合、送信PE番号等を用いないのは図8(b)の
場合と同様である。
【0072】データを転送するために、PE00では送
信するためのメッセージを生成する。図10はPEの構
成を示している。図において、図2と同じ参照番号は同
じものをさす。図10では、メッセージ生成回路209
Aは、部分放送メッセージを生成するとき、その中にレ
ジスタ210、211の内容をそのメッセージに含ませ
る点でのみ図2と異なる。
【0073】本実施例におけるXBは、部分放送経路指
示回路が異なること以外、実施例1と同じである。
【0074】図11に、本実施例による部分放送経路指
示回路604Aの構成を示す。この回路に入力される情
報が、実施例1の回路604(図7)では部分放送メッ
セージ中のPBだけであったのに対し、本実施例では、
このメッセージ中のMAX座標(YMAX、XMA
X)、MIN座標(YMIN、XMIN)が各転送制御
回路708〜711においてPE座標レジスタ712の
内容と比較される。これに伴ない実施例1の境界レジス
タ群70は用いられない。その他の点は図7と同じであ
る。
【0075】次に図19(a)の場合について、PE0
0からの部分放送メッセージをEX00からXB−X0
へ送信したときの部分放送経路指示回路604Aの動作
を説明する。この回路604Aの各転送制御回路70
8、709、710又は711では、入力されたメッセ
ージ中のXMAX、XMINとPE座標レジスタ712
中のPE座標を比較する。EX00から入力された部分
放送メッセージの場合、たとえば転送制御回路709で
は比較器713、714によりPE座標レジスタ712
の内容(今の例では1)が、このメッセージ中のXMA
X(今の例では1)、XMIN(今の例では0)の間に
あるかが判定される。このメッセージが指定する部分放
送範囲に属するPEが、この転送制御回路709すなわ
ちスイッチ501(図5)の下流に接続しているか否か
を判定している。本実施例では、信号E10が1とな
り、EX01に転送される。その後の動作は実施例1と
同じであるので省略する。このような方法によって、図
19(a)に示す領域50B内のPEにはこのメッセー
ジが転送されないことが分かる。
【0076】結局、本実施例によっても、部分放送範囲
内に属するPE間でメッセージの部分放送を並列に行な
うことができ、かつ他の部分放送範囲における部分放送
と並列に行ないえる。しかも、本実施例では、実施例1
のように境界レジスタ群が不要なだけに、回路がより簡
単である。
【0077】〈第3の実施例〉第1の実施例では、転送
制御情報として境界レジスタ群70(図7)にプロセッ
サグループの範囲を示す座標データを保持した。本実施
例では、各EX、各XBの各出力ポートごとに全入力ポ
ートに対応したデータ送出制御ビットからなる転送制御
情報を持ち、そのビットの値によってデータを送出する
か否かを制御する。以下では、第1の実施例との相違点
に絞って説明する。図13に本実施例の並列計算機の構
成を示す。図において、図1と同じ参照番号は同じもの
をさす。図1との相違点は各PE内のルーティングビッ
ト生成回路がないことと、各EX内の部分放送経路指示
回路403B〜405Bに経路指示ビットレジスタ62
8が設けられたことと、各XB内の境界レジスタ群70
の代りに経路指示ビットレジスタ群700が設けられ、
転送制御回路708B〜711Bがこのレジスタ群70
0内のビットの値により部分放送メッセージの転送を制
御するようになっていることである。
【0078】図18に、本実施例に係るメッセージのフ
ォーマットを示す。このメッセージには、図8の場合に
比べ、ルーティングビットR0、R1がない。
【0079】図14はPEの構成を示している。図にお
いて図2と同じ参照番号は同じものをさす。各PEはル
ーティングビット生成回路208(図2)を有しない点
で図2と異なるのみである。
【0080】各EXは出力ポートと部分放送経路指示回
路のみ図3と異なる。図15に本実施例による出力ポー
ト303Bの構成を示す。経路指示情報変更回路311
(図3)を削除した以外は同じである。このことは、他
の出力ポート304B、305Bについても同じであ
る。図16に、PEからの部分放送メッセージに対する
部分放送経路指示回路403Bの内部の構成を示す。図
において、628は各送出先に対応する送出制御ビット
RX、RY、RPからなる転送制御情報を保持する経路
指示レジスタである。これらの送出制御ビットは、PE
に接続された入力ポートから入力された部分放送メッセ
ージに対応する送出先に転送するか否かを示すビットで
あり、ビットRXはXB−Xに、ビットRYはXB−Y
に、ビットRPはPEに、そのメッセージを転送すると
きに1にされる。これらの送出制御ビットは、事前(プ
ログラムをPEにローディングしたときなど)に外部
(たとえばホスト計算機またはSVP140)のソフト
ウェアで算出され設定される。他の入力ポートに対する
部分放送経路指示回路404B、405B(図13)も
同様の構成である。
【0081】部分ブロードキャストの時、即ちPBが1
の場合は部分放送経路指示回路403B〜405Bがそ
れぞれに設定された送出制御ビットRX、RY、RPの
値によりそのメッセージの送信先を決める。即ち、PB
が1かつレジスタ628のビットRXが1のときはAN
D回路625(図16)の出力Aが1となるので、XB
−Xが送信先となる。PBが1かつレジスタ628のビ
ットRYが1のときはAND回路626の出力Bが1と
なるので、XB−Yが送信先となる。PBが1かつレジ
スタ628のビットRPが1のときはAND回路627
の出力Cが1となるので、PEが送信先となる。たとえ
ば図19(a)の場合、EX00では、部分放送経路指
示回路403Bではレジスタ628のビットRXだけが
1となっており、PE00から送られてきた部分放送メ
ッセージは第1の実施例と同様、XB−X0に送出され
る。
【0082】本実施例では各XBは、部分放送経路指示
回路604Bのみ実施例1と異なる。図17にその構成
を示す。725〜728は各入力ポートに対応して、そ
れぞれ設けられ、それぞれは各出力ポートに対応した送
出制御ビットを保持する経路指示ビットレジスタであ
る。すなわち、レジスタ725はEX0から入力された
部分放送メッセージのための送出制御ビットR00〜R
03を持つ。同様に、レジスタ726、727、728
はそれぞれEX1、EX2、EX3から入力されたメッ
セージの送出制御ビット(Rij(i=1〜3、j=0
〜3)を持つ)である。送出制御ビットRij(i=0
〜3、j=0〜3)は対応するi番目の入力ポートから
入力された部分放送メッセージをj番目の出力ポートに
転送するか否かを示すビットであり、R00、R10、
R20、R30はそれぞれEX0〜3から入力された部
分放送メッセージをEX0に出力するときに1とされ
る。R01、R11、R21、R31はEX0〜3から
それぞれ入力された部分放送メッセージをEX1に転送
するときに1にされる。同様にR02、R12、R2
2、R32はそれぞれEX0〜3から入力された部分放
送メッセージをEX2に出力するとき1にされる。R0
3、R13、R23、R33は出力先がそれぞれEX0
〜3から入力された部分放送メッセージをEX3に出力
するとき1にされる。各転送制御回路708B〜711
Bはこれらのレジスタ725〜728の内容と異なる入
力ポートから入力された部分放送メッセージ内のPBビ
ットとの論理積をとる4つのANDゲートからなる。こ
れらのレジスタ725〜728は、事前(プログラムを
PEにローディングしたときなど)に外部(たとえばホ
スト計算機またはSVP140)のソフトウェアで算出
され設定される。ANDゲート729〜732の出力信
号E00〜E03は、それぞれEX0〜EX3から入力
されたメッセージが部分ブロードキャストである場合
に、EX0にそのメッセージを出力することを示す信号
である。同様に、ANDゲート733〜736の出力信
号E10〜E13はEX1へ、E20〜E23はEX2
へ、E30〜E33はEX3へ出力することを示す信号
である。
【0083】次に、図5、図17を用いて、図19
(a)の場合についてXB−X0を例としてXB−Xの
動作を説明する。図17の部分放送経路指示回路604
Bでは、XB−X0内のレジスタ725のR00〜R0
3に予め1、1、0、0がセットされている。これはP
E00からの部分放送メッセージは図19(a)の場
合、PE00、PE01には送るがPE02、PE03
には送らないようにするためである。このためAND回
路729、733、737、741でそれぞれレジスタ
725の値とPBの論理積がとられ、出力信号E00、
E10がともに1となるがE20、E30は0のままで
ある。この後は実施例1と同じ動作にしたがって2つの
スイッチ500、501(図5)によりEX00から入
力されたメッセージが選ばれ、EX00、EX01に送
られる。しかしEX02、EX03には送られない。
【0084】XB−X0に接続されているEX00〜E
X01では、この転送された部分放送メッセージに対し
て全て同様の動作を行なう。ここでは、EX01を例に
とる。EX01は、EX01のこのXB−X0に対応す
る部分放送経路指示回路404B(図13)ではその中
の経路指示ビットレジスタ628にはビットRX、R
Y、RPとしてそれぞれに0、1、0が予めセットされ
ている。これは、図22に例示したように、図19
(a)の場合、XB−X0から転送された部分放送メッ
セージは、YB−Y1に転送する必要があるからであ
る。これらのビットはAND回路625〜627にて入
力メッセージ中のPBと論理積がとられる。その結果出
力信号Bだけが1となる。このためXB−X0から送ら
れてきた部分放送メッセージは、EX01によってXB
−Y1に送られる。同様にEX00も、XB−Y0にメ
ッセージを送り出す。
【0085】次に、図5、図17を用いて、このメッセ
ージに対するXB−Y1の動作を説明する。本実施例の
XB−Y1では、経路指示ビットレジスタ725のR0
0〜R03に予め1、1、0、0がセットされている。
これは、EX01からYB−Y1に転送されてきた部分
放送メッセージをPE01、PE11には転送するがP
E21、PE31には転送しないためである。このため
AND回路729、733、737、741でそれぞれ
レジスタ725の値とPBの論理積がとられ、出力信号
E00、E10に1が、E20、E30に0が出力され
る。この後は実施例1と同じ動作により、XB−Y1内
の2つのスイッチ500および501(図5)により、
EX01から入力された部分放送メッセージが選ばれ、
EX01、EX11へ送られる。またEX21、EX3
1へはこのメッセージは送り出されない。
【0086】XB−Y1からこのメッセージを取り込ん
だEX01とEX11は、同じ動作を行なう。ここでは
EX11を例にとる。EX11では、このXB−Y1に
対応する部分放送経路指示回路405B(図13)で
は、レジスタ628にはビットRX、RY、RPそれぞ
れに0、0、1が予めセットされている。これは、図2
2に例示したように、EX11ではXB−Y1から入力
された部分放送メッセージをPE11へのみ転送する必
要があるからである。図16ではAND回路625〜6
27にてPBとこれらのビットとの論理積がとられ出力
信号Cだけが1となる。このためXB−Y1から送られ
てきた部分放送メッセージは、EX11によってPE1
1に送られる。EX01でも同様に、PE01にこのメ
ッセージが送出される。XB−Y0でも同様に動作し、
結局PE00、PE10、PE01、PE11にメッセ
ージが送出される。
【0087】以上、メッセージの転送先を限定するため
の送出制御ビットにより1つのプロセッサグループ内の
PEだけにメッセージを転送する部分ブロードキャスト
が、無駄なデータ転送を生じることなく実現できる。
【0088】実施例1又は2では、プロセッサグループ
の範囲として矩形を仮定しているが、本実施例のごとく
データの送出制御ビットを用いれば、任意の形状の範囲
のプロセッサグループを指定することができる。また、
実施例1あるいは2に必要な多数の比較回路をXBに設
ける必要がなく回路の小型化を図れる。
【0089】〈変形例〉 (1)実施例1において、複数の部分放送範囲が固定し
ていてもよい場合、図7の境界レジスタ群70の内、同
一の部分放送範囲に属する複数の入力ポートに対して一
対の境界レジスタを用いることができる。
【0090】(2)さらに実施例1において、部分放送
の範囲が並列計算機の中で一つに限定してもよいときに
は、境界レジスタ群70はその一つの範囲を示す一対の
レジスタでよい。
【0091】(3)実施例1においては、各出力ポート
に、複数の入力ポートの一つにそれぞれ対応する複数対
の境界レジスタを設けたが、次のように変形することも
可能である。たとえば、図7において、境界レジスタ7
0の代りにこの並列計算機システム内で持ちうる最大の
部分放送範囲の数に等しい境界レジスタ対を設け、各対
には、対応する部分放送範囲を表わす最大Y座標とX座
標を記憶しておくとともに、図7の転送制御回路708
〜711とこのレジスタ対との間に各入力ポートが、こ
れらのレジスタ対のいずれの一つの対により表わされる
かを表わす識別ビットを保持するレジスタと、このレジ
スタ内の識別ビットにより上記レジスタ対の一つを選択
して転送制御回路708〜711に送出する回路を設け
てもよい。実施例1では、境界レジスタ群として、各ク
ロスバスイッチの入力ポートの数の2倍の数のレジスタ
が各クロスバスイッチに必要であるが、この変形例によ
れば、部分放送の範囲数の2倍のレジスタがあればよい
ので、部分放送範囲が少ないときに回路が少なくてす
む。
【0092】(4)実施例1の境界レジスタ群70の代
りに、並列計算機で使用されうる複数の部分放送範囲を
それぞれ示す複数対の境界レジスタを出力ポートに対応
して設ける。実施例1では一つの部分放送メッセージに
対して各クロスバスイッチ内のスイッチ500〜503
(図5)を選択的にオンにしたが、これにかえ、まず、
これらのスイッチをすべてこの部分放送メッセージに対
してオンにしてから、それぞれのスイッチの出力側に別
のゲートを設け、そのゲートを開閉するか否かを制御す
る部分放送経路指示回路を設けることも可能である。こ
の方法では、この部分放送経路指示回路は、各スイッチ
の出力側に、この並列計算機で使用する複数の部分放送
範囲のいずれかに属するPEがあるかを判断して、その
スイッチの出力側のゲートを制御すればよい。そのため
には、そのスイッチに対応して、すなわち出力ポートに
対応して、それらの複数の部分放送範囲を示す境界レジ
スタ群を設け、その出力ポートに接続されるPEの座標
とそれらの境界レジスタ群とから、そのPEが上記複数
の部分放送範囲のいずれかに属するか否かを判断する転
送制御回路を設ければよい。この変形によると、境界レ
ジスタ群は上記変形(3)の場合と同じ数でよく、実施
例1より少なくてすむ。勿論この方法によれば、XBの
各スイッチが転送しない可能性がありながら部分放送メ
ッセージを選択するので、その間、実施例1では選択さ
れうる他のメッセージを選択できないという欠点があ
り、実施例1はその点ですぐれている。
【0093】(5)実施例1及び2において、各PEに
保持していた部分放送の範囲を示す座標を、各EXに保
持することもできる。すなわち、ルーティングビット生
成回路208(図2)を各EXに持つ。部分ブロードキ
ャストの場合、実施例1では送信元PEに対応するEX
でR0、R1をメッセージに付加し、また実施例2では
送信元PEに対応するEXでR0、R1、MAX座標、
MIN座標をメッセージに付加する。この変形により、
部分ブロードキャストによる回路追加をEX及びXBの
スイッチ回路だけに行なえばよく、PEの回路変更は必
要ない。
【0094】(6)実施例1〜3とも部分放送経路指示
回路内に複数の転送制御回路を設けたが、一つの転送制
御回路により順次異なる境界レジスタ対を用いて判定す
るようにしてもよい。
【0095】(7)実施例1〜3とも二次元のクロスバ
スイッチからなるネットワークを示したが、これは三次
元以上のものでもよい。
【0096】(8)さらにクロスバスイッチに限らず、
たとえば多段スイッチからなるネットワークを用いても
よい。
【0097】〈応用例〉ホスト計算機140またはある
プロセッサからそれが属さないプロセッサグループへ部
分ブロードキャストしたいとき、たとえば図19(a)
の場合PE00からPE20〜PE23およびPE30
〜PE33からなる範囲50Cへ部分ブロードキャスト
したいときは、PE00で実行中のプログラムによりそ
の範囲50Cの一つのPEたとえばPE20へそのこと
を要求する通常のメッセージを転送し、PE20からP
E20〜PE23およびPE30〜PE33へ部分ブロ
ードキャストすることで実現する。またあるPEがそれ
が属さない2つ以上のプロセッサグループに部分放送を
したいとき、たとえばPE00から図19(a)の範囲
50B、50Cへ部分ブロードキャストしたいときは、
PE00のこのプログラムによりそれぞれの範囲内のP
EたとえばPE02とPE20へそのことを要求する通
常メッセージを転送し、PE02とPE20から範囲5
0B、50C内で部分ブロードキャストすればよい。ま
た、実施例1又は2を用い部分ブロードキャストを矩形
でないプロセッサ範囲に行ないたい場合、この範囲を複
数の矩形の領域に分け、それぞれ内の一つのPEに上述
のごとく部分放送を依頼する方法を用いればよい。
【0098】
【発明の効果】本発明によれば、並列計算機において全
プロセッサのうちの一部プロセッサにメッセージを選択
的に、かつ、並列に転送できる。
【図面の簡単な説明】
【図1】本発明の実施例1による並列計算機の構成図で
ある。
【図2】図1に示すプロセッサエレメント(PE)の構
成図である。
【図3】図1の中の中継スイッチ(EX)の構成図であ
る。
【図4】図3の中の経路指定回路の構成図である。
【図5】図1のクロスバスイッチ(XB)の構成図であ
る。
【図6】図5の中の経路指示回路の構成図である。
【図7】図6の中の部分放送経路指示回路の構成図であ
る。
【図8】第1の実施例に用いるメッセージのフォーマッ
トの図である。
【図9】本発明の第2の実施例における並列計算機の構
成図である。
【図10】図9に示すプロセッサエレメント(PE)の
構成図である。
【図11】図9の中の部分放送経路指示回路の構成図で
ある。
【図12】第2の実施例に用いるメッセージのフォーマ
ットの図である。
【図13】本発明の第3の実施例の並列計算機の構成図
である。
【図14】図13に示すPEの構成図である。
【図15】図13の中の中継スイッチ中の出力ポート
(EX)の構成図である。
【図16】図13の中継スイッチ(EX)の中の部分放
送経路指示回路の構成図である。
【図17】図5の中のクロスバスイッチ(XB)の中の
部分放送経路指示回路の構成図である。
【図18】第3の実施例のメッセージのフォーマットの
図である。
【図19】複数の部分放送範囲を示す図である。
【図20】部分放送範囲の形状と送信元(PE)で生成
されるルーティングビットR0、R1との関係を示す図
である。
【図21】図1の中継スイッチ(EX)の動作とルーテ
ィングビットR0、R1との関係を示す図である。
【図22】図19(a)の部分放送範囲に対する部分放
送メッセージの転送経路を示す図である。
【図23】図19(b)の部分放送範囲に対する部分放
送メッセージの転送経路を示す図である。
【図24】図19(c)の部分放送範囲に対する部分放
送メッセージの転送経路を示す図である。
【符号の説明】
100…プロセッサ、116…中継スイッチ、132〜
139…クロスバスイッチ、208…ルーティングビッ
ト生成回路、311…経路指示情報変更回路、403〜
405…部分放送経路指示回路、604…部分放送経路
指示回路、70…境界レジスタ群、708〜711…転
送制御回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中越 順二 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 濱中 直樹 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 千葉 寛之 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 首藤 信一 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 樋口 達雄 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 武内 茂雄 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 鳥羽 達 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内

Claims (80)

    【特許請求の範囲】
  1. 【請求項1】複数のプロセッサを結合し、それらの間で
    複数のメッセージを並列に転送可能なネットワークによ
    り、該複数のプロセッサから選択された一群のプロセッ
    サに、メッセージ(部分放送メッセージ)を選択的に放
    送するブロ−ドキャスト方法であって、 該一群のプロセッサにより定まる転送制御情報を該ネッ
    トワークの中にあらかじめ記憶し、 その後、いずれか一つのプロセッサから送信された部分
    放送メッセージを該ネットワークにより並列に転送し、 該ネットワークの複数の経路上に設けられた複数の転送
    制御点のいずれか一つに該部分放送メッセージが到達し
    たときに、該プロセッサ群に属する少なくとも一つのプ
    ロセッサがその転送制御点の下流側に接続されている場
    合には、その部分放送メッセージをその転送制御点の下
    流側の経路部分に転送し、該プロセッサ群に属する少な
    くとも一つのプロセッサがその下流側に接続されていな
    い場合には、その部分放送メッセージをその下流側の経
    路部分に転送しないように、その到達した部分放送メッ
    セージの転送を、該転送制御情報に依存して制御するブ
    ロ−ドキャスト方法。
  2. 【請求項2】該複数の転送制御点は、それぞれの下流側
    に該複数のプロセッサの内の一部の複数個のプロセッサ
    にメッセージを転送するとき使用される少なくとも一つ
    の経路が接続されている複数の該ネットワーク内位置お
    よびそれぞれの下流側に該複数のプロセッサの一つにメ
    ッセージを選択的に転送するとき使用される経路が接続
    されている複数の該ネットワーク内位置にそれぞれ位置
    する請求項1記載のブロ−ドキャスト方法。
  3. 【請求項3】複数のプロセッサを結合し、それらの間で
    複数のメッセージを並列に転送可能なネットワークによ
    り、該複数のプロセッサから選択された一群のプロセッ
    サに、メッセージ(部分放送メッセージ)を選択的に放
    送するブロ−ドキャスト方法であって、 該一群のプロセッサが存在する範囲に関連する転送制御
    情報をあらかじめ記憶し、 その後、いずれか一つのプロセッサから送信された部分
    放送メッセージを該ネットワークの複数の経路を経由し
    て並列に転送し、 該複数の経路上に設けられた複数の転送制御点の一つに
    該部分放送メッセージが到達したときに、該一群のプロ
    セッサの少なくとも一つがその下流側に接続されている
    か否かを該転送制御情報に基づいて判別し、 その判別結果に応じて、その部分放送メッセージをその
    転送制御点の下流側へ転送するか否かを制御するブロ−
    ドキャスト方法。
  4. 【請求項4】該判別は、該転送制御情報とその転送制御
    点の位置に基づいて判別する請求項3記載のブロ−ドキ
    ャスト方法。
  5. 【請求項5】該転送制御情報は、該部分放送メッセージ
    を転送すべき一群のプロセッサの装置アドレスが存在す
    るアドレス範囲に関連する情報からなる請求項3記載の
    ブロ−ドキャスト方法。
  6. 【請求項6】該転送制御情報は、該ネットワークの中に
    記憶される請求項3記載のブロ−ドキャスト方法。
  7. 【請求項7】複数のプロセッサを結合し、それらの間で
    複数のメッセージを並列に転送可能なネットワークによ
    り、該複数のプロセッサから選択された一群のプロセッ
    サに、メッセージ(部分放送メッセージ)を選択的に放
    送するブロ−ドキャスト方法であって、 該ネットワ−クの複数の経路に設けられた複数の転送制
    御点の一つにそれぞれ対応し、そこに到達した部分放送
    メッセージをさらに下流側に転送するか否かを指示す
    る、該一群のプロセッサにより定まる複数の転送制御情
    報を該ネットワークの中にあらかじめ記憶し、 その
    後、いずれか一つのプロセッサから送信された部分放送
    メッセージを該ネットワークを経由して並列に転送し、 該複数の転送制御点のいずれか一つに該部分放送メッセ
    ージが到達したときに、その転送制御点に対応する該転
    送制御情報が示す指示に従い、その部分放送メッセージ
    をさらに下流側に転送するか否かを制御するブロ−ドキ
    ャスト方法。
  8. 【請求項8】各転送制御点は、複数の経路からメッセー
    ジが流入する位置に設けられ、 各転送制御点に対して記憶された該転送制御情報は、そ
    れぞれ、その転送制御点への複数の流入経路の一つに対
    応し、それぞれ対応する流入経路を経由してその転送制
    御点に到達した部分放送メッセージをさらに下流側に転
    送するか否かを指示するための複数の転送制御情報から
    なり、 該制御のときに、該部分放送メッセージが到達した転送
    制御点に対応して記憶された複数の転送制御情報のう
    ち、その部分放送メッセージが流入した経路に対応して
    記憶された一つの転送制御情報の指示に基づいて、その
    部分放送メッセージをさらにその転送制御点の下流側に
    転送するか否かを制御する請求項7記載のブロ−ドキャ
    スト方法。
  9. 【請求項9】複数のプロセッサを結合し、複数のメッセ
    ージを並列に転送可能なネットワークにより、該複数の
    プロセッサの一部のプロセッサからなる一群のプロセッ
    サ内で転送されるべきメッセージ(部分放送メッセー
    ジ)を並列に転送するブロ−ドキャスト方法であって、 送信元プロセッサから該プロセッサ群に属する複数のプ
    ロセッサが存在する範囲に関連する転送制御情報を含む
    部分放送メッセージを該ネットワークに送信し、 該部分放送メッセージを該ネットワークにより並列に転
    送し、 該ネットワーク内の複数の経路上に位置する、予め定め
    た複数の転送制御点のいずれか一つに該部分放送メッセ
    ージが到達したときに、その下流側にそのプロセッサ群
    に属する少なくとも一つのプロセッサが接続されている
    か否かを、その部分放送メッセージに含まれた転送制御
    情報に基づいて判別し、 その判別結果に応じて、その部分放送メッセージをその
    下流側へ転送するか否かを制御するブロ−ドキャスト方
    法。
  10. 【請求項10】複数のプロセッサを結合し、複数のメッ
    セージを並列に転送可能なネットワークにより、該複数
    のプロセッサの一部のプロセッサからそれぞれなる複数
    群のプロセッサの一つの群内でそれぞれ転送されるべき
    複数のメッセージ(部分放送メッセージ)を並列に転送
    するブロ−ドキャスト方法であって、 それぞれ複数の送信元プロセッサの一つから送信された
    複数の部分放送メッセージを、それぞれの部分放送メッ
    セージが他と並列に転送され、かつ、各部分放送メッセ
    ージが該ネットワーク内の複数の経路を経由して並列に
    転送されるように、該ネットワークにより転送し、 該ネットワーク内の複数の経路上に位置する、予め定め
    た複数の転送制御点の一つにいずれか一つの部分放送メ
    ッセージが到達したとき、該複数群のいずれかの群に属
    する少なくとも一つのプロセッサがその転送制御点の下
    流側に接続されているか否かに依存してその到達した部
    分放送メッセージのその転送制御点の下流側への転送を
    制御するブロ−ドキャスト方法。
  11. 【請求項11】複数のプロセッサを結合し、複数のメッ
    セージを並列に転送可能なネットワークにより、該複数
    のプロセッサの一部のプロセッサからそれぞれなる複数
    群のプロセッサの一つの群内でそれぞれ転送されるべき
    複数のメッセージ(部分放送メッセージ)を並列に転送
    するブロ−ドキャスト方法であって、 それぞれ該複数のプロセッサ群の一つの群に対応し、そ
    の対応する群により定まる複数の転送制御情報をあらか
    じめ記憶し、 それぞれ複数の送信元プロセッサの一つから送信された
    複数の部分放送メッセージを、それぞれが他と並列に転
    送され、かつ、各部分放送メッセージが該ネットワーク
    内の複数の経路を経由して並列に転送されるように、該
    ネットワークにより転送し、 該ネットワーク内の複数の経路上に位置する、予め定め
    た複数の転送制御点の各々において、そこにいずれか一
    つの部分放送メッセージが到達したときに、該複数の転
    送制御情報に基づいて、該複数群のいずれか一つに属す
    る少なくとも一つのプロセッサがその転送制御点の下流
    側に接続されているか否かを判別し、 その判別結果に応じて、その到達した部分放送メッセー
    ジをその転送制御点の下流側に転送するか否かを制御す
    るブロ−ドキャスト方法。
  12. 【請求項12】該複数の転送制御情報の各々は、対応す
    る一群のプロセッサの装置アドレスが存在するアドレス
    範囲を表す情報からなる請求項11記載のブロ−ドキャ
    スト方法。
  13. 【請求項13】各転送制御点は、複数の流入経路からメ
    ッセージが流入する位置に位置し、 該転送制御情報は、それぞれ該複数の転送制御点への異
    なる流入経路の少なくとも一つに対応する複数の転送制
    御情報を含み、かつ、該複数の転送制御情報の各々は、
    対応する流入経路の上流側に接続されたプロセッサが属
    する一つのプロセッサ群に属するプロセッサが存在する
    範囲に関連する情報を含み、 該判別のときに、該複数の転送制御情報のうち、その部
    分放送メッセージが一つの転送制御点に流入した流入経
    路に対応する一つの転送制御情報に含まれた、一つのプ
    ロセッサ群に属するプロセッサが存在する範囲に関連す
    る情報に基づいて、そのプロセッサ群に属する少なくと
    も一つのプロセッサがその転送制御点の下流側に接続さ
    れているか否かを判別する請求項11記載のブロ−ドキ
    ャスト方法。
  14. 【請求項14】複数のプロセッサを結合し、複数のメッ
    セージを並列に転送可能なネットワークにより、該複数
    のプロセッサの一部のプロセッサからそれぞれなる複数
    群のプロセッサの一つの群内でそれぞれ転送されるべき
    複数のメッセージ(部分放送メッセージ)を並列に転送
    するブロ−ドキャスト方法であって、 該ネットワーク中の複数に経路上に予め定められた複数
    の転送制御点の各々に流入する複数の流入経路の各々に
    対応して、その対応する流入経路を経由して到達した部
    分放送メッセージをさらに下流側に転送するか否かを指
    示する、該複数のプロセッサ群により定まる転送制御情
    報を予め記憶し、 それぞれ該複数のプロセッサ群の一つの群に属する複数
    の送信元プロセッサからそれぞれ送信された複数の部分
    放送メッセージを、それぞれが他と並列に転送され、か
    つ、各部分放送メッセージが該ネットワーク内の複数の
    経路を経由して並列に転送されるように、該ネットワー
    クにより転送し、 該ネットワーク中の複数の転送制御点の一つにいずれか
    一つの部分放送メッセージが到達したときに、その部分
    放送メッセージがその転送制御点に流入したときの流入
    経路に対応して記憶された転送制御情報に基づいて、そ
    の到達した部分放送メッセージをその転送制御点の下流
    側に転送するか否かを制御するブロ−ドキャスト方法。
  15. 【請求項15】複数のプロセッサを結合し、複数のメッ
    セージを並列に転送可能なネットワークにより、該複数
    のプロセッサの一部のプロセッサからそれぞれなる複数
    群のプロセッサの一つの群内でそれぞれ転送されるべき
    複数のメッセージ(部分放送メッセージ)を並列に転送
    するブロ−ドキャスト方法であって、 複数の送信元プロセッサからそれぞれ該複数のプロセッ
    サ群の一つに属する複数のプロセッサが存在する範囲に
    関連する転送制御情報を含む複数の部分放送メッセージ
    を該ネットワークに送信し、 該複数の部分放送メッセージの各々を該ネットワークに
    より並列に転送し、 該ネットワーク内の複数の経路上に位置する、予め定め
    た複数の転送制御点のいずれか一つに該複数の部分放送
    メッセージの一つが到達したときに、その下流側に該複
    数のプロセッサ群の少なくとも一つに属するプロセッサ
    が接続されているか否かを、その部分放送メッセージに
    含まれた転送制御情報に基づいて判別し、 その判別結果に応じて、その部分放送メッセージをその
    下流側へ転送するか否かを制御するブロ−ドキャスト方
    法。
  16. 【請求項16】それぞれ並列にメッセージを並列に転送
    可能な、相互に接続された複数の部分ネットワークを有
    し、複数のプロセッサの間でメッセージを並列に転送す
    るネットワークにより、該複数のプロセッサから選択さ
    れた一群のプロセッサに、メッセージ(部分放送メッセ
    ージ)を選択的に放送するブロ−ドキャスト方法であっ
    て、 いずれか一つのプロセッサ(送信元プロセッサ)から送
    信された部分放送メッセージを、その送信元プロセッサ
    が接続された一つの部分ネットワークおよびそれに接続
    された一部の他の複数の部分ネットワークを経由して、
    該プロセッサ群に属するプロセッサに、選択的に、か
    つ、並列に転送し、 該転送のときに、 該一つの部分ネットワークおよび該一部の他の複数の部
    分ネットワークの各々に該部分放送メッセージが入力さ
    れたとき、該部分放送メッセージをその部分ネットワー
    ク内の複数の経路を経由してその中の複数の出力端に向
    けて並列に転送し、 該一つの部分ネットワークおよび該一部の他の複数の部
    分ネットワークの各々の中の複数の出力端の一つに向け
    て該部分放送メッセージが転送されたとき、その部分放
    送メッセージを、その出力端の下流側にさらに転送する
    か否かを制御するブロ−ドキャスト方法。
  17. 【請求項17】該制御のときに、いずれかの部分ネット
    ワークの複数の出力端に対応して定められた複数の転送
    制御点の一つに該部分放送メッセージが到達したとき
    に、あらかじめ記憶された、該一群のプロセッサにより
    定まる転送制御情報に基づいて、その部分放送メッセー
    ジを、その部分ネットワーク内の、その転送制御点に対
    応する出力端の下流側に転送するか否かを制御する請求
    項16項記載のブロ−ドキャスト方法。
  18. 【請求項18】該転送制御情報は、それぞれ一つの部分
    ネットワークに対応して記憶された複数の転送制御情報
    からなり、 該制御のときに、いずれかの部分ネットワークの複数の
    出力端に対応して定められた複数の転送制御点のいずれ
    か一つに該部分放送メッセージが到達したときに、該複
    数の転送制御情報のうち、その部分ネットワークに対応
    してあらかじめ記憶された一つの転送制御情報に基づい
    て、その部分放送メッセージを、その部分ネットワーク
    内の、その転送制御点に対応する出力端の下流側に転送
    するか否かを制御する請求項17項記載のブロ−ドキャ
    スト方法。
  19. 【請求項19】各部分ネットワークに対応して記憶され
    た該転送制御情報は、その部分ネットワークの複数の入
    力端にそれぞれ対応する複数の転送制御情報からなり、 該制御のときに、該部分放送メッセージが到達したいず
    れか一つの転送制御点が属する部分ネットワークに対応
    して記憶された複数の転送制御情報の内、その到達した
    部分放送メッセージがその部分ネットワークに流入した
    入力端に対応して記憶された一つの転送制御情報に基づ
    いてその転送制御点に対応する出力端の下流側に転送す
    るか否かを制御する請求項18記載のブロ−ドキャスト
    方法。
  20. 【請求項20】該転送制御情報は、該プロセッサ群に属
    するプロセッサの装置アドレスの範囲に関連する情報か
    らなる請求項17記載のブロ−ドキャスト方法。
  21. 【請求項21】該転送制御情報は、該プロセッサ群に属
    するプロセッサの装置アドレスの範囲に関連する情報か
    らなる請求項18記載のブロ−ドキャスト方法。
  22. 【請求項22】各部分ネットワークの各入力端に対応し
    て記憶された該転送制御情報は、その入力端に接続され
    たプロセッサと同じプロセッサ群に属するプロセッサの
    装置アドレスの範囲に関連する情報からなる請求項19
    記載のブロ−ドキャスト方法。
  23. 【請求項23】各プロセッサの装置アドレスは複数のア
    ドレス部分からなり、 該複数の部分ネットワークは、それぞれ一つのアドレス
    部分に対応し、 該装置アドレス範囲に関連する情報は、それぞれ一つの
    部分ネットワークに対応して記憶された複数のアドレス
    関連情報からなり、 各部分ネットワークに対応して記憶された該アドレス関
    連情報は、該部分放送メッセージを転送すべき一群のプ
    ロセッサの装置アドレスの内、その部分ネットワークに
    対応するアドレス部分が存在する範囲に関連する情報か
    らなり、 各転送制御点においては、該制御のときに、 その装置アドレスが、その転送制御点が属する部分ネッ
    トワークに対応するアドレス部分の値が、その部分ネッ
    トワークに対応して記憶されたアドレス関連情報で表さ
    れる範囲に含まれているいずれかのプロセッサが、その
    転送制御点に対応する出力端の下流に接続されているか
    否かを検出し、 その検出結果により、その転送制御点に対応する出力端
    の下流にその部分放送メッセージを転送するか否かを制
    御するステップからなる請求項16記載のブロ−ドキャ
    スト方法。
  24. 【請求項24】各部分ネットワークは、それぞれ一つの
    アドレス部分と他のアドレス部分の特定の値に対応し、
    該複数のプロセッサのうち、該対応する一つのアドレス
    部分が互いに異なり、他のアドレス部分が該対応する特
    定の値である一部のプロセッサの群を相互に接続する複
    数の部分ネットワークからなり、 該検出のときに、いずれかの転送制御点が対応する一つ
    の出力端に接続された一つのプロセッサの装置アドレス
    の内、その転送制御点が含まれる部分ネットワークに対
    応するアドレス部分の値が、その部分ネットワークに対
    応して記憶されたアドレス関連情報で表される範囲に含
    まれるか否かを判定する請求項22記載のブロ−ドキャ
    スト方法。
  25. 【請求項25】該転送制御情報は、各転送制御点に対応
    し、その転送制御点に到達した部分放送メッセージをさ
    らに下流側に転送するか否かを指示する、該プロセッサ
    群により定まる転送制御情報を含み、 該制御のときに、部分放送メッセージが到達したいずれ
    か一つの転送制御点に対応して記憶された転送制御情報
    が示す指示に従い、その部分放送メッセージをその転送
    制御点に対応する出力端の下流側に転送するか否かを制
    御する請求項16記載のブロ−ドキャスト方法。
  26. 【請求項26】各転送制御点に対して記憶された該転送
    制御情報は、それぞれ、その転送制御点への複数の流入
    経路の一つに対応して設けられ、それぞれ対応する流入
    経路を経由してその転送制御点到達した部分放送メッセ
    ージをさらに下流側に転送するか否かを指示する、該プ
    ロセッサ群により定まる複数の転送制御情報からなり、 該制御のときに、各転送制御点に対応して記憶された複
    数の転送制御情報のうち、その部分放送メッセージが流
    入した経路に対応して記憶された一つの転送制御情報の
    指示に基づいて、その部分放送メッセージをさらにその
    転送制御点に対応する出力端の下流側に転送するか否か
    を制御する請求項25記載のブロ−ドキャスト方法。
  27. 【請求項27】該部分放送メッセージは、該プロセッサ
    群に属するプロセッサが存在する範囲に関連する転送制
    御情報を含み、 該制御のときに、該部分放送メッセージがいずれか一つ
    の転送制御点に到達したとき、該部分放送メッセージ内
    の該転送制御情報に基づいて、その転送制御点に対応す
    る出力端の下流側に該部分放送メッセージを転送するか
    否かを制御する請求項16記載のブロ−ドキャスト方
    法。
  28. 【請求項28】複数のプロセッサを結合し、それらの間
    で複数のメッセージを並列に転送可能なネットワークに
    より、該複数のプロセッサから選択された一群のプロセ
    ッサに、メッセージ(部分放送メッセージ)を選択的に
    放送するブロ−ドキャスト方法であって、 いずれか一つのプロセッサから送信された部分放送メッ
    セージを該ネットワークの複数の経路を経由して並列に
    転送し、 それぞれに複数の流入経路を介してメッセージが流入
    し、それらのメッセージを順次選択して下流側に転送す
    るための、該ネットワーク内に設けられた複数のスイッ
    チの各々において、そこに該部分放送メッセージが到達
    したとき、該プロセッサ群に属する少なくとも一つのプ
    ロセッサがそのスイッチの下流側に接続されているとき
    にはその部分放送メッセージをそのスイッチの下流側に
    転送し、該プロセッサ群に属する少なくとも一つのプロ
    セッサがそのスイッチの下流側に接続されていないとき
    にはその部分放送メッセージをそのスイッチの下流側に
    転送しないように、その部分放送メッセージのそのスイ
    ッチの下流側への転送を制御するブロ−ドキャスト方
    法。
  29. 【請求項29】該制御においては、該プロセッサ群に属
    する少なくとも一つのプロセッサがそのスイッチの下流
    側に接続されているときにはその部分放送メッセージを
    そのスイッチにより選択させ、該プロセッサ群に属する
    少なくとも一つのプロセッサがそのスイッチの下流側に
    接続されていないときにはその部分放送メッセージをそ
    のスイッチにより選択させないように、そのスイッチを
    制御する請求項28記載のブロ−ドキャスト方法。
  30. 【請求項30】該制御において、 該複数のスイッチの各々に到達したメッセージを、それ
    が該部分放送メッセージか否かにかかわらず選択させ、 それにより選択されたメッセージが該部分放送メッセー
    ジであるとき、該プロセッサ群に属する少なくとも一つ
    のプロセッサがそのスイッチの下流側に接続されている
    ときにはその選択された部分放送メッセージをそのスイ
    ッチの下流側に転送し、該プロセッサ群に属する少なく
    とも一つのプロセッサがそのスイッチの下流側に接続さ
    れていないときにはその選択された部分放送メッセージ
    をそのスイッチの下流側に転送しないように、その選択
    された部分放送メッセージの転送を制御する請求項27
    記載のブロ−ドキャスト方法。
  31. 【請求項31】複数のプロセッサを結合し、それらの間
    で複数のメッセージを並列に転送可能なネットワークに
    より、該複数のプロセッサの一部のプロセッサからなる
    プロセッサ群に転送すべきメッセージ(部分放送メッセ
    ージ)を転送するブロ−ドキャスト方法であって、 該プロセッサ群に属さないプロセッサから、該群を代表
    するプロセッサに、該部分放送メッセージの放送を要求
    し、 該代表プロセッサから、部分放送メッセージを該ネット
    ワークに向けて送信し、 該送信されたメッセージを、その群に属する複数のプロ
    セッサに、該ネットワークにより選択的に、かつ、並列
    に転送するブロ−ドキャスト方法。
  32. 【請求項32】複数のプロセッサを結合し、複数のメッ
    セージを並列に転送可能なネットワークにより、該複数
    のプロセッサの一部のプロセッサからそれぞれなる複数
    群のプロセッサの一つの群内でそれぞれ転送されるべき
    複数のメッセージ(部分放送メッセージ)を並列に転送
    するブロ−ドキャスト方法であって、 該複数のプロセッサ群に属さないプロセッサから、それ
    ぞれ一つの群を代表する複数の代表プロセッサに、同じ
    部分放送メッセージの放送を要求し、 各代表プロセッサから、その部分放送メッセージを該ネ
    ットワークに向けて送信し、 各代表プロセッサにより送信されたメッセージを、その
    代表と同じプロセッサ群に属する複数のプロセッサに、
    該ネットワークにより選択的に、かつ、他の代表プロセ
    ッサから送信された部分放送メッセージと並列に転送す
    るブロ−ドキャスト方法。
  33. 【請求項33】複数のプロセッサと、 それらを結合し、それらの間で並列にメッセージを転送
    するためのネットワークと、 該ネットワーク内に設けられ、部分放送メッセージを受
    信すべき一部のプロセッサの群により定まる転送制御情
    報を予め記憶する手段と、 該ネットワーク上の複数の経路上の予め定められた複数
    の転送制御点の一つにそれぞれ対応して設けられ、いず
    れかのプロセッサから放送された部分放送メッセージが
    その対応する転送制御点に到達したときに、その転送制
    御情報に基づいて、該部分放送メッセージを該ネットワ
    ークの下流側へ転送するか否かを制御する複数の制御手
    段とを有する並列計算機。
  34. 【請求項34】該複数の転送制御点は、それぞれの下流
    側に該複数のプロセッサの内の一部の複数個のプロセッ
    サにメッセージを転送するとき使用される少なくとも一
    つの経路が接続されている複数の該ネットワーク内位置
    およびそれぞれの下流側に該複数のプロセッサの一つに
    メッセージを選択的に転送するとき使用される経路が接
    続されている複数の該ネットワーク内位置にそれぞれ位
    置する請求項33記載の並列計算機。
  35. 【請求項35】複数のプロセッサと、 それらを結合し、それらの間で並列にメッセージを転送
    するためのネットワークと、 部分放送メッセージを受信すべき一部のプロセッサの群
    の存在範囲に関連する転送制御情報を予め記憶する手段
    と、 該ネットワーク上の複数の経路上の予め定められた複数
    の転送制御点の一つにそれぞれ対応して設けられ、いず
    れかのプロセッサから放送された部分放送メッセージが
    その対応する転送制御点に到達したときに、該一群のプ
    ロセッサのいずれかがその下流側に接続されているか否
    かを該転送制御情報に基づいて判別する複数の判別手段
    と、 該複数の転送制御点の一つにそれぞれ対応して設けら
    れ、その対応する転送制御点に対応して設けられた判別
    手段による判別結果に基づいて、その対応する転送制御
    点に到達した該部分放送メッセージを該ネットワークの
    下流側へ転送するか否かを制御する複数の制御手段とを
    有する並列計算機。
  36. 【請求項36】各判別手段は、それが対応する転送制御
    点の位置と該転送制御情報とに基づいて判別する手段か
    らなる請求項35記載の並列計算機。
  37. 【請求項37】該転送制御情報は、該一群のプロセッサ
    の装置アドレスが存在するアドレス範囲を表す情報から
    なる請求項35記載の並列計算機。
  38. 【請求項38】該転送制御情報は、該ネットワーク内に
    設けられている請求項34記載の並列計算機。
  39. 【請求項39】複数のプロセッサと、 それらを結合し、それらの間で並列にメッセージを転送
    するためのネットワークと、 該ネットワークの複数の経路上の予め定められた複数の
    転送制御点の一つにそれぞれ対応し、部分放送メッセー
    ジを受信すべき一部のプロセッサの群により定まる、そ
    の対応する転送制御点に到達した部分放送メッセージを
    さらに下流側に転送するか否かを指示する、複数の転送
    制御情報を予め記憶する手段と、 該複数の転送制御点の一つにそれぞれ対応して設けら
    れ、いずれかのプロセッサから放送された部分放送メッ
    セージがその対応する転送制御点に到達したときに、そ
    の転送制御情報に基づいて、該部分放送メッセージを該
    ネットワークの下流側へ転送するか否かを制御する複数
    の制御手段とを有する並列計算機。
  40. 【請求項40】各転送制御点は、メッセージが複数の経
    路から流入する位置にあり、 各転送制御点に対応して記憶された該転送制御情報は、
    それぞれの流入経路に対応して設けられた複数の転送制
    御情報であって、対応する流入経路を経由して到達した
    部分放送メッセージをさらに下流側に転送するか否かを
    指示する転送制御情報からなり、 各転送制御点に対して設けられた該制御手段は、その転
    送制御点にその部分放送メッセージが流入したときに、
    その転送制御点に対応して記憶された複数の転送制御情
    報のうち、その部分放送メッセージが流入した経路に対
    応して記憶された転送制御情報の指示に基づいて、その
    部分放送メッセージをさらに下流側に転送するか否かを
    制御する手段からなる請求項39記載の並列計算機。
  41. 【請求項41】複数のプロセッサと、 それらを結合し、それらの間で並列にメッセージを転送
    するためのネットワークと、 各プロセッサに対応して設けられ、一群のプロセッサの
    装置アドレスが属する範囲に関連する転送制御情報を含
    む部分放送メッセージを該ネットワークに送信する手段
    と、 該ネットワークの複数の経路上に設けられた複数の転送
    制御点のひとつにそれぞれ対応して設けられ、いずれか
    のプロセッサに対応する該送信手段から送信された部分
    放送メッセージがその対応する転送制御点に到達したと
    きに、その転送制御点の下流側に上記一群のプロセッサ
    のいずれかが接続されているか否かを、その部分放送メ
    ッセージ内の該転送制御情報に基づいて判別する複数の
    判別手段と、 該複数の転送制御点の一つにそれぞれ対応して設けら
    れ、対応する転送制御点に対応して設けられた判別手段
    による判別結果に依存して、その対応する転送制御点に
    到達した部分放送メッセージの下流側への転送を制御す
    る複数の制御手段を有する並列計算機。
  42. 【請求項42】複数のプロセッサと、 それらを結合し、それらの間で並列にメッセージを転送
    するためのネットワークと、 該ネットワークの複数の経路上に設けられた複数の転送
    制御点の一つにそれぞれ対応して設けられ、いずれかの
    プロセッサから放送された部分放送メッセージがその対
    応する転送制御点に到達したときに、その転送制御点の
    下流に、部分放送メッセージを受信すべき一部のプロセ
    ッサからそれぞれなる複数のプロセッサ群の少なくとも
    一つの群に属する少なくとも一つのプロセッサがあると
    きには、その対応する転送制御点に到達した部分放送メ
    ッセージをその対応する転送制御点の下流側へ転送し、
    その転送制御点の下流に、該複数のプロセッサ群の少な
    くとも一つの群に属するプロセッサがないときには、そ
    の対応する転送制御点に到達した部分放送メッセージを
    その対応する転送制御点の下流側へ転送しないように、
    その対応する転送制御点に到達した部分放送メッセージ
    の転送を制御する複数の制御手段とを有する並列計算
    機。
  43. 【請求項43】複数のプロセッサと、 それらを結合し、それらの間で並列にメッセージを転送
    するためのネットワークと、 部分放送メッセージを受信すべき複数群のプロセッサの
    一つにそれぞれ対応し、それぞれ対応するプロセッサ群
    に属するプロセッサの存在範囲に関連する複数の転送制
    御情報を予め記憶する手段と、 該ネットワーク上の複数の経路上の予め定められた複数
    の転送制御点の一つにそれぞれ対応して設けられ、いず
    れかのプロセッサから放送された部分放送メッセージが
    その対応する転送制御点に到達したときに、該複数群の
    少なくとも一つの群に属する少なくとも一つのプロセッ
    サがその対応する転送制御点の下流側に接続されている
    か否かを該複数の転送制御情報に基づいて判別する複数
    の判別手段と、 該複数の転送制御点の一つにそれぞれ対応して設けら
    れ、その対応する転送制御点に対応して設けられた判別
    手段による判別結果に基づいて、その対応する転送制御
    点に到達した部分放送メッセージをその対応する転送制
    御点の下流側へ転送するか否かを制御する複数の制御手
    段とを有する並列計算機。
  44. 【請求項44】該複数の転送制御情報は、それぞれ対応
    する一群のプロセッサの装置アドレスが存在するアドレ
    ス範囲を表す情報からなる請求項43記載の並列計算
    機。
  45. 【請求項45】各転送制御点は、複数の経路からメッセ
    ージが流入する位置に位置し、 該複数の転送制御情報は、それぞれ該複数の転送制御点
    への異なる流入経路の少なくとも一つに対応する複数の
    転送制御情報を含み、かつ、該複数の転送制御情報の各
    々は、対応する流入経路の上流側に接続されたプロセッ
    サが属する一つのプロセッサ群に属するプロセッサが存
    在する範囲に関連する情報を含み、 各判別手段は、該複数の転送制御情報のうち、その部分
    放送メッセージが対応する転送制御点に流入した流入経
    路に対応する一つの転送制御情報に含まれた、一つのプ
    ロセッサ群に属するプロセッサが存在する範囲に関連す
    る情報に基づいて、そのプロセッサ群に属する少なくと
    も一つのプロセッサがその転送制御点の下流側に接続さ
    れているか否かを判別するからなる請求項44項記載の
    並列計算機。
  46. 【請求項46】複数のプロセッサと、 それらを結合し、それらの間で並列にメッセージを転送
    するためのネットワークと、 該ネットワーク中の複数に経路上に予め定められた複数
    の転送制御点の各々に流入する複数の流入経路の各々に
    対応して、その対応する流入経路を経由して到達した部
    分放送メッセージをさらに下流側に転送するか否かを指
    示する、該複数のプロセッサ群により定まる転送制御情
    報を予め記憶する手段と、 該ネットワークの複数の経路上に設けられた複数の転送
    制御点の一つにそれぞれ対応して設けられ、それぞれ該
    複数のプロセッサ群の一つの群に属する複数の送信元プ
    ロセッサからそれぞれ送信された複数の部分放送メッセ
    ージのいずれかがその対応する転送制御点に到達したと
    きに、その到達した部分放送メッセージをその転送制御
    点の下流に転送するか否かを、その部分放送メッセージ
    がその転送制御点に流入したときの流入経路に対応して
    記憶された転送制御情報に基づいて、制御する複数の制
    御手段とを有する並列計算機。
  47. 【請求項47】複数のプロセッサと、 それらを結合し、それらの間で並列にメッセージを転送
    するためのネットワークと、 各プロセッサに対応して設けられ、一群のプロセッサの
    装置アドレスが属する範囲を指定する転送制御情報を含
    む部分放送メッセージを該ネットワークに送信する手段
    と、 該ネットワークの複数の経路上に設けられた複数の転送
    制御点のひとつにそれぞれ対応して設けられ、いずれか
    のプロセッサに対応する該送信手段から送信された部分
    放送メッセージがその対応する転送制御点に到達したと
    きに、その転送制御点の下流側に上記複数のプロセッサ
    群の少なくとも一つに属するプロセッサが接続されてい
    るか否かを、その部分放送メッセージ内の該転送制御情
    報に基づいて判別する複数の判別手段と、 該複数の転送制御点の一つにそれぞれ対応して設けら
    れ、対応する転送制御点に対応して設けられた判別手段
    による判別結果に依存して、その対応する転送制御点に
    到達した部分放送メッセージの下流側への転送を制御す
    る複数の制御手段を有する並列計算機。
  48. 【請求項48】複数のプロセッサの一部のプロセッサか
    らなる一群のプロセッサに放送メッセージを選択的に転
    送するための並列計算機であって、 それらのプロセッサを接続し、それぞれメッセージを並
    列に転送可能な、相互に接続された複数の部分ネットワ
    ークと、 該複数の部分ネットワークの各々の複数の出力端の一つ
    にそれぞれ対応して設けられ、いずれかのプロセッサか
    ら送信された部分放送メッセージが、対応する出力端が
    属する部分ネットワークにより、その対応する出力端に
    向けて転送されたときに、その出力端の下流側に該プロ
    セッサ群に属する少なくとも一つのプロセッサが接続さ
    れているとき、その転送された部分放送メッセージをそ
    の対応する出力端の下流側に転送し、その出力端の下流
    側に該プロセッサ群に属するいずれのプロセッサも接続
    されていないとき、その転送された部分放送メッセージ
    をその対応する出力端の下流側に転送しないように、そ
    の転送された部分放送メッセージの転送を制御する複数
    の制御手段を有する並列計算機。
  49. 【請求項49】各部分ネットワークは、その部分ネット
    ワークが有する、複数の入力端と複数の出力端ポートを
    並列に接続するクロスバスイッチからなる請求項48記
    載の並列計算機。
  50. 【請求項50】該ネットワークは、それぞれ一つのプロ
    セッサに接続された複数の中継スイッチをさらに有し、 各部分ネットワークの各入力端及び各出力端は、それぞ
    れ対応する一つの中継スイッチを介していずれか一つの
    プロセッサ及び少なくとも一つの他の部分ネットワーク
    に接続されている請求項49記載の並列計算機。
  51. 【請求項51】該一群のプロセッサにより定まる転送制
    御情報を記憶する手段をさらに有し、 各制御手段は、該記憶された転送制御情報に基づいて、
    対応する出力端に転送された部分放送メッセージの転送
    を制御する手段を有する請求項48記載の並列計算機。
  52. 【請求項52】該転送制御情報は、該一群のプロセッサ
    の装置アドレスが存在するアドレス範囲に関連する転送
    制御情報であり、 各制御手段は、 それが対応する出力端の下流側にそのアドレス範囲に属
    するプロセッサが接続されているかをその対応する出端
    力ポートが属する部分ネットワークに対応して設けられ
    た記憶手段に記憶された転送制御情報から判別する手段
    と、 その判別手段の出力に基づいて、その出力端に転送され
    た部分放送メッセージをさらに下流側に転送するか否か
    を制御する手段とからなる請求項51記載の並列計算
    機。
  53. 【請求項53】それぞれ該複数の部分ネットワークの一
    つに対応し、それぞれ該一群のプロセッサと対応する部
    分ネットワークにより定まる転送制御情報を記憶する複
    数の記憶手段をさらに有し、 各制御手段は、 該複数の記憶手段の内、対応する出力端が属する部分ネ
    ットワークに対応する一つの記憶手段に記憶された転送
    制御情報に基づいて、その対応する出力端の下流側にそ
    のプロセッサ群に属するプロセッサが接続されているか
    を判別する手段と、 その判別手段の出力に基づいて、その出力端に転送され
    た部分放送メッセージをさらに下流側に転送するか否か
    を制御する手段を有する請求項48記載の並列計算機。
  54. 【請求項54】各部分ネットワークに対応して設けられ
    た該記憶手段に記憶された転送制御情報は、該一群のプ
    ロセッサの装置アドレスが存在するアドレス範囲に関連
    する転送制御情報からなる請求項53記載の並列計算
    機。
  55. 【請求項55】各部分ネットワークに対応して設けられ
    た該記憶手段は、その部分ネットワークの複数の入力手
    段の複数の入力端の一つのそれぞれ対応する複数の転送
    制御情報を記憶する手段からなり、 各判別手段は、対応する出力端が属する部分ネットワー
    クに対応する一つの記憶手段に記憶された複数の転送制
    御情報の内、その対応する出力端に転送された部分放送
    メッセージがその対応する部分ネットワークに入力され
    た入力端に対応して記憶された一つの転送制御情報に基
    づいて、その対応する出力端の下流側に該プロセッサ群
    に属するプロセッサが接続されているか否かを判別する
    手段を有する請求項53記載の並列計算機。
  56. 【請求項56】各部分ネットワークの各入力端に対応し
    て記憶された転送制御情報は、その対応する入力端の上
    流側にあるプロセッサが属するプロセッサ群の存在する
    範囲に関連する転送制御情報であり、 各判別手段は、対応する出力端が属する部分ネットワー
    クに対応する一つの記憶手段に記憶された複数の転送制
    御情報の内、その対応する出力端に転送された部分放送
    メッセージがその対応する部分ネットワークに入力され
    た入力端に対応して記憶された一つの転送制御情報に基
    づいて、その対応する出力端の下流側に、その入力端の
    上流側にあるプロセッサと同じプロセッサ群に属するプ
    ロセッサが接続されているか否かを判別する手段を有す
    る請求項55記載の並列計算機。
  57. 【請求項57】各プロセッサの装置アドレスは複数のア
    ドレス部分からなり、 該複数の部分ネットワークは、それぞれ一つのアドレス
    部分に対応し、 各部分ネットワークに対応して記憶された該転送制御情
    報は、該部分放送メッセージを転送すべき一群のプロセ
    ッサの装置アドレスの内、その部分ネットワークに対応
    するアドレス部分が存在する範囲に関連する情報からな
    り、 各判別手段は、その装置アドレスの内、対応する出力端
    が属する部分ネットワークに対応するアドレス部分の値
    が、その部分ネットワークに対応して記憶された転送制
    御情報で表されるアドレス範囲に含まれているいずれか
    のプロセッサが、その対応する出力端の下流に接続され
    ているか否かを検出する手段からなる請求項54記載の
    並列計算機。
  58. 【請求項58】各部分ネットワークは、それぞれ一つの
    アドレス部分と他のアドレス部分の特定の値に対応し、
    該複数のプロセッサのうち、該対応する一つのアドレス
    部分が互いに異なり、他のアドレス部分が該対応する特
    定の値である一部のプロセッサの群を相互に接続する複
    数の部分ネットワークからなり、 各検出手段は、対応する一つの出力端に接続された一つ
    のプロセッサの装置アドレスの内、その対応する一つの
    出力端が含まれる部分ネットワークに対応するアドレス
    部分の値が、そのネットワークに対応して転送制御情報
    で表される範囲に含まれるか否かを検出する手段を有す
    る請求項57記載の並列計算機。
  59. 【請求項59】該記憶手段は、それぞれ一つの部分ネッ
    トワークのいずれかの出力端に対応して設けられ、対応
    する出力端に向けて転送された部分放送メッセージをさ
    らに下流側に転送するか否かを指示する転送制御情報を
    記憶する複数の記憶手段からなり、 各制御手段は、対応する出力端に対応して記憶された転
    送制御情報が示す指示に従い、その対応する出力端に向
    けて転送された部分放送メッセージをさらに下流側に転
    送するか否かを制御する手段からなる請求項51記載の
    並列計算機。
  60. 【請求項60】各出力端に対応して設けられた該記憶手
    段により記憶された該転送制御情報は、その出力端が属
    する部分ネットワークの複数の入力端からその出力端に
    至る複数の流入経路に対応する複数の転送制御情報であ
    って、それぞれ対応する流入経路を経由してその対応す
    る出力端に向けて転送された部分放送メッセージをさら
    に下流側に転送するか否かを指示する転送制御情報から
    なり、 各制御手段は、対応する出力端に対応して記憶された複
    数の転送制御情報のうち、その部分放送メッセージが流
    入した経路に対応して記憶された転送制御情報の指示に
    基づいて、その部分放送メッセージをさらに下流側に転
    送するか否かを制御する手段を有する請求項59記載の
    並列計算機。
  61. 【請求項61】各プロセッサに対応して設けられ、一群
    のプロセッサの装置アドレスが属する範囲に関連する転
    送制御情報を含む部分放送メッセージを該ネットワーク
    に送信する手段をさらに有し、 各制御手段は、 対応する出力端に向けて転送された部分放送メッセージ
    内の該転送制御情報に基づいて、その対応する出力端の
    下流側に上記一群のプロセッサのいずれかが接続されて
    いるか否かを、判別する手段と、 その判別結果に依存して、その対応する転送制御点に到
    達した部分放送メッセージをその対応する出力端の下流
    側に転送するか否かを制御する手段を有する請求項48
    記載の並列計算機。
  62. 【請求項62】複数のプロセッサの一部のプロセッサか
    らなる一群のプロセッサに放送メッセージを選択的に転
    送するための並列計算機であって、 それらのプロセッサを接続し、それぞれメッセージを並
    列に転送可能な、相互に接続された複数の部分ネットワ
    ークであって、それぞれの部分ネットワークはそこに含
    まれる複数の経路から転送された複数のメッセージを順
    次選択して、その下流側に転送する複数のスイッチをさ
    らに有するものと、 該複数の部分ネットワークの各々内の複数のスイッチの
    一つにそれぞれ対応して設けられ、いずれかのプロセッ
    サから送信された部分放送メッセージが、対応するスイ
    ッチに転送されたときに、そのスイッチの下流側に該プ
    ロセッサ群に属する少なくとも一つのプロセッサが接続
    されているとき、その転送された部分放送メッセージを
    その対応するスイッチの下流側に転送し、そのスイッチ
    の下流側に該プロセッサ群に属するいずれのプロセッサ
    も接続されていないとき、その転送された部分放送メッ
    セージをその対応するスイッチの下流側に転送しないよ
    うに、その転送された部分放送メッセージの転送を制御
    する複数の制御手段を有する並列計算機。
  63. 【請求項63】各制御手段は、対応するスイッチに転送
    された部分放送メッセージをその対応するスイッチによ
    り選択させるべきか否かを制御するスイッチ制御手段と
    からなる請求項62記載の並列計算機。
  64. 【請求項64】各制御手段は、対応するスイッチに転送
    された部分放送メッセージをその対応するスイッチによ
    り選択させた後、その選択された部分放送メッセージを
    その対応するスイッチの下流側に転送すべきか否かを制
    御する制御手段とからなる請求項62記載の並列計算
    機。
  65. 【請求項65】各部分ネットワーク対応して設けられ、
    該一群のプロセッサにより定まる該転送制御情報を記憶
    する手段をさらに有し、 各制御手段は、対応するスイッチが属する部分ネットワ
    ークに対応して設けられた記憶手段に記憶された転送制
    御情報により、対応するスイッチに転送された部分放送
    ネットワークの転送を制御する手段を有する請求項62
    記載の並列計算機。
  66. 【請求項66】各部分ネットワークに対応して記憶され
    た転送制御情報は、該一群のプロセッサが存在する範囲
    に関連する情報であり、 各制御手段は、 それが対応するスイッチの下流側にそのアドレス範囲に
    属するプロセッサが接続されているかをその対応するス
    イッチが属する部分ネットワークに対応して設けられた
    記憶手段に記憶された転送制御情報から判別する手段
    と、 その判別手段の出力に基づいて、その出力端に転送され
    た部分放送メッセージをさらに下流側に転送するか否か
    を制御する手段とからなる請求項65記載の並列計算
    機。る請求項65記載の並列計算機。
  67. 【請求項67】各部分ネットワークに対応して記憶され
    た転送制御情報は、その部分ネットワークに含まれる複
    数の入力端に対応する複数の転送制御情報を含み、 各制御手段は、対応するスイッチに記憶された複数の転
    送制御情報のうち、対応するスイッチに流入した部分放
    送メッセージがそのスイッチが含まれる部分ネットワー
    クに流入した入力端に対応する、一つの転送制御情報に
    基づいて、その部分放送メッセージを、そのスイッチの
    下流側に転送するか否かを制御する制御手段を有する請
    求項65記載の並列計算機。
  68. 【請求項68】各部分ネットワークに対応して記憶され
    た転送制御情報は、その部分ネットワークに含まれる複
    数のスイッチにそれぞれ対応し、対応するスイッチに転
    送された部分放送メッセージをさらに下流側に転送する
    か否かを指示する複数の転送制御情報を含み、 各制御手段は、対応するスイッチに対応して記憶された
    転送制御情報が示す指示に従い、その対応するスイッチ
    に転送された部分放送メッセージをさらに下流側に転送
    するか否かを制御する手段からなる請求項65記載の並
    列計算機。
  69. 【請求項69】各スイッチに対応して記憶された該転送
    制御情報は、そのスイッチに流入する複数の経路に複数
    の転送制御情報であって、それぞれ対応する流入経路を
    経由してその対応するスイッチに転送された部分放送メ
    ッセージをさらに下流側に転送するか否かを指示する複
    数の転送制御情報からなり、 各制御手段は、対応するスイッチに対応して記憶された
    複数の転送制御情報のうち、その部分放送メッセージが
    流入した経路に対応して記憶された一つの転送制御情報
    の指示に基づいて、その部分放送メッセージをさらに下
    流側に転送するか否かを制御する手段を有する請求項6
    8記載の並列計算機。
  70. 【請求項70】各プロセッサに対応して設けられ、一群
    のプロセッサの装置アドレスが属する範囲に関連する転
    送制御情報を含む部分放送メッセージを該ネットワーク
    に送信する手段をさらに有し、 各制御手段は、 対応するスイッチに転送された部分放送メッセージ内の
    該転送制御情報に基づいて、その対応するスイッチの下
    流側に上記一群のプロセッサのいずれかが接続されてい
    るか否かを判別する手段と、 その判別結果に依存して、その到達した部分放送メッセ
    ージをその対応するスイッチの下流側に転送するか否か
    を制御する手段を有する請求項62記載の並列計算機。
  71. 【請求項71】複数のプロセッサの一部のプロセッサか
    らなる一群のプロセッサに放送メッセージを転送するた
    めの並列計算機であって、 それらのプロセッサを接続するネットワークであって、
    複数の部分ネットワークと、それぞれ一つのプロセッサ
    に対応して設けられ複数の中継スイッチとを有し、 各部分ネットワークは、複数の入力端の一つに入力され
    た部分放送メッセージを複数の出力端に並列に転送する
    手段とを有し、 該複数の部分ネットワークは、複数部分ネットワーク群
    に分割され、 各中継スイッチは、対応する一つのプロセッサと、異な
    る部分ネットワーク群に属する複数の部分ネットワーク
    に接続され、 各中継スイッチは、それに対応するプロセッサから部分
    放送メッセージがその中継スイッチに送信されたとき、
    その中継スイッチに接続された、複数の部分ネットワー
    クの内の第1の部分ネットワークにその部分放送メッセ
    ージを転送し、その中継スイッチに接続された、該複数
    の部分ネットワークの内の第2の部分ネットワークから
    部分放送メッセージがその中継スイッチに転送されたと
    き、その中継スイッチに対応する該プロセッサにその部
    分放送メッセージを転送する手段を有し、 各部分ネットワークの各出力端に対応して設けられ、そ
    の出力端に向けて部分放送メッセージが転送されたとき
    に、その出力端の下流側に該一群に属するプロセッサが
    接続されているときには、その部分放送メッセージをそ
    の出力端の下流側に転送し、その出力端の下流側に該一
    群に属するプロセッサが接続されていないときには、そ
    の部分放送メッセージをその出力端の下流側に転送しな
    いように、その部分放送メッセージの転送を制御する手
    段とを有する並列計算機。
  72. 【請求項72】各部分ネットワークに対応して設けられ
    た、該一群のプロセッサにより定まる転送制御情報を記
    憶する手段をさらに有し、 各制御手段は、対応する出力端が属する部分ネットワー
    クに対応する該記憶手段に記憶された転送制御情報に依
    存して、その部分放送メッセージの転送を制御する手段
    とを有する請求項71記載の並列計算機。
  73. 【請求項73】該転送制御情報は、該一群のプロセッサ
    の装置アドレスが存在するアドレス範囲に関連する転送
    制御情報であり、 各制御手段は、 それが対応する出力端の下流側にそのアドレス範囲に属
    するプロセッサが接続されているかをその対応する出力
    端が属する部分ネットワークに対応して設けられた記憶
    手段に記憶された転送制御情報から判別する手段と、 その判別手段の出力に基づいて、その出力端に転送され
    た部分放送メッセージをさらに下流側に転送するか否か
    を制御する手段とからなる請求項72記載の並列計算
    機。
  74. 【請求項74】該記憶手段は、それぞれ一つの部分ネッ
    トワークのいずれかの出力端に対応して設けられ、対応
    する出力端に向けて転送された部分放送メッセージをさ
    らに下流側に転送するか否かを指示する転送制御情報を
    記憶する複数の記憶手段からなり、 各制御手段は、対応する出力端に対応して記憶された転
    送制御情報が示す指示に従い、その対応する出力端に向
    けて転送された部分放送メッセージをさらに下流側に転
    送するか否かを制御する手段からなる請求項72記載の
    並列計算機。
  75. 【請求項75】各プロセッサに対応して設けられ、一群
    のプロセッサの装置アドレスが属する範囲に関連する転
    送制御情報を含む部分放送メッセージを該ネットワーク
    に送信する手段をさらに有し、 各制御手段は、 対応する出力端に向けて転送された部分放送メッセージ
    内の該転送制御情報に基づいて、その対応する出力端の
    下流側に上記一群のプロセッサのいずれかが接続されて
    いるか否かを、判別する手段と、 その判別結果に依存して、その対応する転送制御点に到
    達した部分放送メッセージをその対応する出力端の下流
    側に転送するか否かを制御する手段を有する請求項71
    記載の並列計算機。
  76. 【請求項76】複数のプロセッサの一部のプロセッサか
    らなる一群のプロセッサに放送メッセージを転送するた
    めの並列計算機であって、 各プロセッサに対応し設けられた、該一群のプロセッサ
    の存在する範囲に依存して、送信すべき部分放送メッセ
    ージに含ませるべき経路指示情報を決定する手段と、 各プロセッサに対応して設けられ、該決定された経路指
    示情報を含む部分放送メッセージを送信する手段と、 それらのプロセッサを接続するネットワークであって、
    複数の部分ネットワークと、それぞれ一つのプロセッサ
    に対応して設けられ複数の中継スイッチとを有し、 各部分ネットワークは、複数の入力端の一つに入力され
    た部分放送メッセージを複数の出力端に並列に転送する
    手段とを有し、 該複数の部分ネットワークは、複数部分ネットワーク群
    に分割され、 各中継スイッチは、対応する一つのプロセッサと、異な
    る部分ネットワーク群に属する複数の部分ネットワーク
    に接続され、 各中継スイッチは、 それに対応するプロセッサから部分放送メッセージがそ
    こに転送されたとき、およびその中継スイッチに接続さ
    れた、いずれかの部分ネットワークからその部分放送メ
    ッセージがその中継スイッチに転送されたとき、その転
    送されたメッセージに含まれる該経路指示情報に応じ
    て、そのプロセッサ及びその中継スイッチに接続された
    複数の部分ネットワークの内、そのメッセージを転送す
    べき転送先を決定する手段を有する並列計算機。
  77. 【請求項77】該経路指示情報は、それを含む部分放送
    メッセージを転送すべき部分ネットワーク群の種別を指
    示する情報を含む請求項76記載の並列計算機。
  78. 【請求項78】各中継スイッチは、その中継スイッチに
    接続されたいずれかの部分ネットワークから転送された
    部分放送メッセージ内の経路指示情報が、その部分放送
    メッセージを転送すべき転送先が部分ネットワーク群を
    指示していないときに、その部分放送メッセージをその
    中継スイッチに接続されたプロセッサに転送する手段を
    有する請求項77記載の並列計算機。
  79. 【請求項79】各中継スイッチは、該決定手段により決
    定された転送先が、その中継スイッチに接続されたいず
    れかの部分ネットワークであるとき、その部分放送メッ
    セージを該転送先に決定された部分ネットワークに転送
    する前に、その部分放送メッセージ内の該経路指示情報
    を更新する手段を有する請求項76記載の並列計算機。
  80. 【請求項80】各プロセッサに対応し設けられた該決定
    手段は、該一群のプロセッサの装置アドレスの分布に依
    存して、該経路指示情報を決定する手段を有する請求項
    76記載の並列計算機。
JP18074391A 1991-07-22 1991-07-22 並列計算機 Expired - Fee Related JP3679813B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP18074391A JP3679813B2 (ja) 1991-07-22 1991-07-22 並列計算機
US07/916,630 US5826049A (en) 1991-07-22 1992-07-22 Partial broadcast method in parallel computer and a parallel computer suitable therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18074391A JP3679813B2 (ja) 1991-07-22 1991-07-22 並列計算機

Publications (2)

Publication Number Publication Date
JPH0528122A true JPH0528122A (ja) 1993-02-05
JP3679813B2 JP3679813B2 (ja) 2005-08-03

Family

ID=16088539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18074391A Expired - Fee Related JP3679813B2 (ja) 1991-07-22 1991-07-22 並列計算機

Country Status (2)

Country Link
US (1) US5826049A (ja)
JP (1) JP3679813B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5758053A (en) * 1992-07-22 1998-05-26 Hitachi, Ltd. Fault handling and recovery for system having plural processors
US5825773A (en) * 1991-03-20 1998-10-20 Hitachi, Ltd. Switching system for transferring broadcast packet held in broadcast buffer received from input port to output ports according to the state of each output port
US5826049A (en) * 1991-07-22 1998-10-20 Hitachi, Ltd. Partial broadcast method in parallel computer and a parallel computer suitable therefor
US5901324A (en) * 1994-03-14 1999-05-04 Fujitsu Limited Parallel processor system for transmitting data in small buffers
US6334156B1 (en) 1994-09-19 2001-12-25 Fujitsu Limited Node grouping method and data transmitting method in a network
JP2012185640A (ja) * 2011-03-04 2012-09-27 Nec Corp 障害処理回路を含むマルチノードシステム及び障害処理方法
US8416702B2 (en) 2008-02-08 2013-04-09 Nec Corporation Network switch, path setting method, and program
US8792488B2 (en) 2009-04-28 2014-07-29 Nec Corporation Network switch, route setup method, program, and parallel computer system

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0826181A4 (en) 1995-04-11 2005-02-09 Kinetech Inc IDENTIFYING DATA IN A DATA PROCESSING SYSTEM
FR2742894B1 (fr) * 1995-12-20 1998-03-13 Deroux Dauphin Patrice Systeme d'echange d'informations entre plusieurs operateurs
US6038644A (en) * 1996-03-19 2000-03-14 Hitachi, Ltd. Multiprocessor system with partial broadcast capability of a cache coherent processing request
GB2370380B (en) * 2000-12-19 2003-12-31 Picochip Designs Ltd Processor architecture
CN1713192A (zh) * 2004-06-25 2005-12-28 国际商业机器公司 处理逻辑建模与执行方法和设备
US7694064B2 (en) * 2004-12-29 2010-04-06 Hewlett-Packard Development Company, L.P. Multiple cell computer systems and methods
US8185576B2 (en) 2006-03-14 2012-05-22 Altnet, Inc. Filter for a distributed network
US8161480B2 (en) * 2007-05-29 2012-04-17 International Business Machines Corporation Performing an allreduce operation using shared memory
US8140826B2 (en) * 2007-05-29 2012-03-20 International Business Machines Corporation Executing a gather operation on a parallel computer
US20090006663A1 (en) * 2007-06-27 2009-01-01 Archer Charles J Direct Memory Access ('DMA') Engine Assisted Local Reduction
US7840779B2 (en) * 2007-08-22 2010-11-23 International Business Machines Corporation Line-plane broadcasting in a data communications network of a parallel computer
GB2454865B (en) 2007-11-05 2012-06-13 Picochip Designs Ltd Power control
US8422402B2 (en) 2008-04-01 2013-04-16 International Business Machines Corporation Broadcasting a message in a parallel computer
EP2282269A4 (en) * 2008-05-15 2012-01-04 Fujitsu Ltd MUTUAL CONNECTION NETWORK OF COMPUTERS
US8281053B2 (en) 2008-07-21 2012-10-02 International Business Machines Corporation Performing an all-to-all data exchange on a plurality of data buffers by performing swap operations
WO2010096122A1 (en) * 2008-10-29 2010-08-26 Adapteva Incorporated Mesh network
GB2470037B (en) 2009-05-07 2013-07-10 Picochip Designs Ltd Methods and devices for reducing interference in an uplink
GB2470891B (en) 2009-06-05 2013-11-27 Picochip Designs Ltd A method and device in a communication network
GB2470771B (en) 2009-06-05 2012-07-18 Picochip Designs Ltd A method and device in a communication network
US10698859B2 (en) * 2009-09-18 2020-06-30 The Board Of Regents Of The University Of Texas System Data multicasting with router replication and target instruction identification in a distributed multi-core processing architecture
GB2474071B (en) 2009-10-05 2013-08-07 Picochip Designs Ltd Femtocell base station
US8565089B2 (en) * 2010-03-29 2013-10-22 International Business Machines Corporation Performing a scatterv operation on a hierarchical tree network optimized for collective operations
US9424087B2 (en) 2010-04-29 2016-08-23 International Business Machines Corporation Optimizing collective operations
US8949577B2 (en) 2010-05-28 2015-02-03 International Business Machines Corporation Performing a deterministic reduction operation in a parallel computer
GB2482869B (en) 2010-08-16 2013-11-06 Picochip Designs Ltd Femtocell access control
US8776081B2 (en) 2010-09-14 2014-07-08 International Business Machines Corporation Send-side matching of data communications messages
US8566841B2 (en) 2010-11-10 2013-10-22 International Business Machines Corporation Processing communications events in parallel active messaging interface by awakening thread from wait state
GB2489919B (en) 2011-04-05 2018-02-14 Intel Corp Filter
GB2489716B (en) 2011-04-05 2015-06-24 Intel Corp Multimode base system
GB2491098B (en) 2011-05-16 2015-05-20 Intel Corp Accessing a base station
US8893083B2 (en) 2011-08-09 2014-11-18 International Business Machines Coporation Collective operation protocol selection in a parallel computer
US8910178B2 (en) 2011-08-10 2014-12-09 International Business Machines Corporation Performing a global barrier operation in a parallel computer
US9495135B2 (en) 2012-02-09 2016-11-15 International Business Machines Corporation Developing collective operations for a parallel computer
US10452399B2 (en) 2015-09-19 2019-10-22 Microsoft Technology Licensing, Llc Broadcast channel architectures for block-based processors
US11093308B2 (en) * 2017-12-15 2021-08-17 Ovh Us Llc System and method for sending messages to configure remote virtual endpoints in nodes of a systolic array
US10963379B2 (en) 2018-01-30 2021-03-30 Microsoft Technology Licensing, Llc Coupling wide memory interface to wide write back paths
US11106268B2 (en) * 2018-07-29 2021-08-31 Redpine Signals, Inc. Method and system for saving power in a real time hardware processing unit

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2545976B1 (de) * 1975-10-14 1976-11-11 Siemens Ag Schaltungsanordnung fuer fernmeldeanlagen, insbesondere fernsprechvermittlungsanlagen, mit codiert adressierbaren individuellen schalteinrichtungen
US4195351A (en) * 1978-01-27 1980-03-25 International Business Machines Corporation Loop configured data transmission system
US4166929A (en) * 1978-02-17 1979-09-04 Bell Telephone Laboratories, Incorporated Interoffice callback arrangement
US4281380A (en) * 1978-12-27 1981-07-28 Harris Corporation Bus collision avoidance system for distributed network data processing communications system
US4527237A (en) * 1979-10-11 1985-07-02 Nanodata Computer Corporation Data processing system
US4412281A (en) * 1980-07-11 1983-10-25 Raytheon Company Distributed signal processing system
IT1141680B (it) * 1980-11-03 1986-10-08 Necchi Spa Morsettiera e scatola rele' in motocompressori per apparati frigoriferi
US4663706A (en) * 1982-10-28 1987-05-05 Tandem Computers Incorporated Multiprocessor multisystem communications network
US4667287A (en) * 1982-10-28 1987-05-19 Tandem Computers Incorporated Multiprocessor multisystem communications network
US4709327A (en) * 1983-05-31 1987-11-24 Hillis W Daniel Parallel processor/memory circuit
KR900006793B1 (ko) * 1984-10-18 1990-09-21 휴우즈 에어크라프트 캄파니 패킷 스위치 다중 대기행렬 NxM 스위치 노오드 및 처리 방법
US4630258A (en) * 1984-10-18 1986-12-16 Hughes Aircraft Company Packet switched multiport memory NXM switch node and processing method
US4667191A (en) * 1984-12-21 1987-05-19 Motorola, Inc. Serial link communications protocol
DE3681463D1 (de) * 1985-01-29 1991-10-24 Secr Defence Brit Verarbeitungszelle fuer fehlertolerante matrixanordnungen.
US4757442A (en) * 1985-06-17 1988-07-12 Nec Corporation Re-synchronization system using common memory bus to transfer restart data from non-faulty processor to failed processor
US4679189A (en) * 1985-11-27 1987-07-07 American Telephone And Telegraph Company Alternate routing arrangement
US4811210A (en) * 1985-11-27 1989-03-07 Texas Instruments Incorporated A plurality of optical crossbar switches and exchange switches for parallel processor computer
US4747130A (en) * 1985-12-17 1988-05-24 American Telephone And Telegraph Company, At&T Bell Laboratories Resource allocation in distributed control systems
US5251299A (en) * 1985-12-28 1993-10-05 Fujitsu Limited System for switching between processors in a multiprocessor system
US5115499A (en) * 1986-05-14 1992-05-19 Sequoia Systems, Inc. Shared computer resource allocation system having apparatus for informing a requesting computer of the identity and busy/idle status of shared resources by command code
US5301322A (en) * 1986-05-23 1994-04-05 Hitachi, Ltd. System for converting job/process identifiers into processor/process identifiers in transferring data between processes in a multiprocessor system
CA1293819C (en) * 1986-08-29 1991-12-31 Thinking Machines Corporation Very large scale computer
US4985832A (en) * 1986-09-18 1991-01-15 Digital Equipment Corporation SIMD array processing system with routing networks having plurality of switching stages to transfer messages among processors
JP2635031B2 (ja) * 1986-11-14 1997-07-30 株式会社日立製作所 並列計算機の相互結合方式
US4891787A (en) * 1986-12-17 1990-01-02 Massachusetts Institute Of Technology Parallel processing system with processor array having SIMD/MIMD instruction processing
US5222085A (en) * 1987-10-15 1993-06-22 Peter Newman Self-routing switching element and fast packet switch
US4887076A (en) * 1987-10-16 1989-12-12 Digital Equipment Corporation Computer interconnect coupler for clusters of data processing devices
US5339396A (en) * 1987-11-18 1994-08-16 Hitachi, Ltd. Interconnection network and crossbar switch for the same
JP2595025B2 (ja) * 1988-03-18 1997-03-26 株式会社日立製作所 空間分割形スイッチを用いた高速パケット交換装置
JP2738699B2 (ja) * 1988-04-20 1998-04-08 株式会社日立製作所 並列プロセッサのプロセッサ間データ転送方法及び並列プロセッサ
US5146568A (en) * 1988-09-06 1992-09-08 Digital Equipment Corporation Remote bootstrapping a node over communication link by initially requesting remote storage access program which emulates local disk to load other programs
US4985830A (en) * 1988-09-27 1991-01-15 Universities Research Association, Inc. Interprocessor bus switching system for simultaneous communication in plural bus parallel processing system
US5079767A (en) * 1988-09-27 1992-01-07 Digital Equipment Corporation Method of multicast message distribution
US5036518A (en) * 1988-11-02 1991-07-30 Tseung Lawrence C N Guaranteed reliable broadcast network
US4965717A (en) * 1988-12-09 1990-10-23 Tandem Computers Incorporated Multiple processor system having shared memory with private-write capability
CA1320257C (en) * 1989-04-20 1993-07-13 Ernst August Munter Method and apparatus for input-buffered asynchronous transfer mode switching
US5001706A (en) * 1989-06-23 1991-03-19 At&T Bell Laboratories Packet cross connect switch system including improved throughput
US5181017A (en) * 1989-07-27 1993-01-19 Ibm Corporation Adaptive routing in a parallel computing system
US4955016A (en) * 1989-08-29 1990-09-04 At&T Bell Laboratories Interconnect fabric providing connectivity between an input and arbitrary output(s) of a group of outlets
US5001702A (en) * 1989-09-26 1991-03-19 At&T Bell Laboratories Packet switching network for multiple packet types
CA2027799A1 (en) * 1989-11-03 1991-05-04 David A. Miller Method and apparatus for independently resetting processors and cache controllers in multiple processor systems
US5497497A (en) * 1989-11-03 1996-03-05 Compaq Computer Corp. Method and apparatus for resetting multiple processors using a common ROM
US5239654A (en) * 1989-11-17 1993-08-24 Texas Instruments Incorporated Dual mode SIMD/MIMD processor providing reuse of MIMD instruction memories as data memories when operating in SIMD mode
US5226125A (en) * 1989-11-17 1993-07-06 Keith Balmer Switch matrix having integrated crosspoint logic and method of operation
JP2803262B2 (ja) * 1989-12-15 1998-09-24 日本電気株式会社 パケット・スイッチ
US5280474A (en) * 1990-01-05 1994-01-18 Maspar Computer Corporation Scalable processor to processor and processor-to-I/O interconnection network and method for parallel processing arrays
JP2960454B2 (ja) * 1990-01-12 1999-10-06 株式会社日立製作所 並列プロセッサのプロセッサ間データ転送装置
US5161156A (en) * 1990-02-02 1992-11-03 International Business Machines Corporation Multiprocessing packet switching connection system having provision for error correction and recovery
JPH03276463A (ja) * 1990-03-26 1991-12-06 Matsushita Electric Ind Co Ltd オーディオビデオシステム
US5325529A (en) * 1990-05-18 1994-06-28 Compaq Computer Corporation External boot information loading of a personal computer
DE4019040A1 (de) * 1990-06-14 1991-12-19 Philips Patentverwaltung Multirechnersystem
JP2703391B2 (ja) * 1990-06-18 1998-01-26 株式会社東芝 ブリッジ装置
JPH0770345B2 (ja) * 1990-06-28 1995-07-31 株式会社エーユーイー研究所 コネクタの製造方法およびコネクタ
JP2760363B2 (ja) * 1990-11-14 1998-05-28 株式会社ピーエフユー 初期化処理装置
US5179552A (en) * 1990-11-26 1993-01-12 Bell Communications Research, Inc. Crosspoint matrix switching element for a packet switch
US5404461A (en) * 1991-03-29 1995-04-04 International Business Machines Corp. Broadcast/switching apparatus for executing broadcast/multi-cast transfers over unbuffered asynchronous switching networks
JPH04273332A (ja) * 1991-02-27 1992-09-29 Nec Corp プログラムロードシステム
US5321813A (en) * 1991-05-01 1994-06-14 Teradata Corporation Reconfigurable, fault tolerant, multistage interconnect network and protocol
AU661016B2 (en) * 1991-06-26 1995-07-13 Samsung Electronics Co., Ltd. Multiprocessor distributed initialization and self-test system
JP3679813B2 (ja) * 1991-07-22 2005-08-03 株式会社日立製作所 並列計算機
JPH0581216A (ja) * 1991-09-20 1993-04-02 Hitachi Ltd 並列プロセツサ
US5271014A (en) * 1992-05-04 1993-12-14 International Business Machines Corporation Method and apparatus for a fault-tolerant mesh with spare nodes
FR2691556B1 (fr) * 1992-05-25 1994-08-26 Hewlett Packard Co Procédé et dispositif de démarrage d'un ordinateur à un instant programmé.
US5448716A (en) * 1992-10-30 1995-09-05 International Business Machines Corporation Apparatus and method for booting a multiple processor system having a global/local memory architecture
US5491788A (en) * 1993-09-10 1996-02-13 Compaq Computer Corp. Method of booting a multiprocessor computer where execution is transferring from a first processor to a second processor based on the first processor having had a critical error

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825773A (en) * 1991-03-20 1998-10-20 Hitachi, Ltd. Switching system for transferring broadcast packet held in broadcast buffer received from input port to output ports according to the state of each output port
US5826049A (en) * 1991-07-22 1998-10-20 Hitachi, Ltd. Partial broadcast method in parallel computer and a parallel computer suitable therefor
US5758053A (en) * 1992-07-22 1998-05-26 Hitachi, Ltd. Fault handling and recovery for system having plural processors
US5901324A (en) * 1994-03-14 1999-05-04 Fujitsu Limited Parallel processor system for transmitting data in small buffers
US6334156B1 (en) 1994-09-19 2001-12-25 Fujitsu Limited Node grouping method and data transmitting method in a network
US8416702B2 (en) 2008-02-08 2013-04-09 Nec Corporation Network switch, path setting method, and program
US8792488B2 (en) 2009-04-28 2014-07-29 Nec Corporation Network switch, route setup method, program, and parallel computer system
JP2012185640A (ja) * 2011-03-04 2012-09-27 Nec Corp 障害処理回路を含むマルチノードシステム及び障害処理方法

Also Published As

Publication number Publication date
JP3679813B2 (ja) 2005-08-03
US5826049A (en) 1998-10-20

Similar Documents

Publication Publication Date Title
JPH0528122A (ja) ブロードキヤスト方法及びそのための並列計算機
US5822605A (en) Parallel processor system with a broadcast message serializing circuit provided within a network
US7230914B2 (en) Method and system for synchronizing a standby route distributor in a distributed routing platform
JP3588487B2 (ja) パイプラインで相互に逆方向に流れるデータ要素を管理するシステム及び方法
JPS62500627A (ja) パケット・スイッチング・ノ−トの負荷平衝装置
JPS61239327A (ja) オ−バフロ−検出方式
JPH05342178A (ja) 調停回路およびそれを用いたデータ処理装置
US5553078A (en) Communication control system between parallel computers
US20010044890A1 (en) Data driven type information processing apparatus and method of controlling execution thereof
JP3504033B2 (ja) プロセッサ間データ転送方法及び並列計算機
JPH1166024A (ja) クロスバスイッチ切換システム
US20100250899A1 (en) Distributed processing system
JP3609908B2 (ja) 計算機接続装置
JPH03209550A (ja) 並列プロセッサのプロセッサ間データ転送装置
JPS63240667A (ja) 並列デ−タ処理装置
JPH07191955A (ja) データ駆動型情報処理装置
JP3982077B2 (ja) マルチプロセッサシステム
JP2006186877A (ja) パケットフィルタ同期方法及びパケット中継システム
JP2976700B2 (ja) プロセッサ間同期制御方式
JPH05143553A (ja) パケツト転送用スイツチ回路およびそれを用いた並列プロセツサシステム
JPH11212927A (ja) 競合調停方法
JPH07303110A (ja) Atm交換機
JPS63202199A (ja) ル−ト選択情報生成装置
JPS62297960A (ja) デ−タ転送方式
JPH03262071A (ja) 並列計算機

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20011218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050516

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees