JP2785287B2 - 試験アクセス回路 - Google Patents
試験アクセス回路Info
- Publication number
- JP2785287B2 JP2785287B2 JP63309544A JP30954488A JP2785287B2 JP 2785287 B2 JP2785287 B2 JP 2785287B2 JP 63309544 A JP63309544 A JP 63309544A JP 30954488 A JP30954488 A JP 30954488A JP 2785287 B2 JP2785287 B2 JP 2785287B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- priority
- test
- control
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明はデイジタルデータの伝送方式に関し、特にそ
の複数同時アクセス制御の優先順位決定方式に関する。
の複数同時アクセス制御の優先順位決定方式に関する。
(従来の技術) 従来、単一回線を介してデイジタルデータを伝送する
システムにおいて、複数同時アクセス制御を行なうに
は、同時制御信号の優先順位をハードウエアによつて固
定的な決定していた。
システムにおいて、複数同時アクセス制御を行なうに
は、同時制御信号の優先順位をハードウエアによつて固
定的な決定していた。
(発明が解決しようとする課題) 上述した従来の回線制御に係わる優先順位の確定方式
には関連する他の構成上、必然的に決定されてしまう場
合と、回路設計の方式上確定される場合その2通りがあ
る。後者の場合、複数ある制御信号の優先順位の変更
は、方式を変える以外に実現することはできない。
には関連する他の構成上、必然的に決定されてしまう場
合と、回路設計の方式上確定される場合その2通りがあ
る。後者の場合、複数ある制御信号の優先順位の変更
は、方式を変える以外に実現することはできない。
しかし前者の場合には、方式とは無関係に制御信号の
同時アクセスが行なわれると、必然的に決定された優先
順位でした制御をかけることができなかつた。したがつ
て、優先順位を変更する場合、回線試験部を他の機能と
は別回路として構成するので、優先順位の異なるポイン
トのそれぞれに別々の回路を用意しなければならないと
いう欠点がある。
同時アクセスが行なわれると、必然的に決定された優先
順位でした制御をかけることができなかつた。したがつ
て、優先順位を変更する場合、回線試験部を他の機能と
は別回路として構成するので、優先順位の異なるポイン
トのそれぞれに別々の回路を用意しなければならないと
いう欠点がある。
本発明の目的は、入力される複数試験信号の優先順位
を決定した後、外部から信号制御が実行されるときには
優先順位の確保された試験信号を被制御信号に挿入する
ことによつて蒸気欠点を除去し、回路構成を簡易化でき
るように構成した試験アクセス回路を停供することにあ
る。
を決定した後、外部から信号制御が実行されるときには
優先順位の確保された試験信号を被制御信号に挿入する
ことによつて蒸気欠点を除去し、回路構成を簡易化でき
るように構成した試験アクセス回路を停供することにあ
る。
(課題を解決するための手段) 本発明による試験アクセス回路は、単一回線を介して
デイジタルデータを伝送するシステムにおける複数同時
アクセス制御の優先順位決定方式において、数種の試験
信号を任意に切替え、前記試験信号の優先順位を決定す
る第1のセレクタ手段と、外部制御により前記第1のセ
レクタで前記優先順位の確保された試験信号を被制御信
号に挿入する第2のセレクタ手段とを具備して構成され
ている。
デイジタルデータを伝送するシステムにおける複数同時
アクセス制御の優先順位決定方式において、数種の試験
信号を任意に切替え、前記試験信号の優先順位を決定す
る第1のセレクタ手段と、外部制御により前記第1のセ
レクタで前記優先順位の確保された試験信号を被制御信
号に挿入する第2のセレクタ手段とを具備して構成され
ている。
(実施例) 次に、本発明について図面を参照して説明する。
第1図は、本発明による試験アクセス回路の一実施例
を示すブロツク図である。
を示すブロツク図である。
第1図において、1,2はそれぞれ入力制御信を入力す
るための入力制御信号端子、3は被制御信号入力すため
の被制御信号入力端子、4は被制御信号を出力するため
の被制御信号出力端子、5は外部制御信号を入力するた
めの外部制御信号入力端子、6は外部制御信号を入力す
るための外部制御信号入力端子入力端子、7は信号線15
上の外部制御信号により信号線11,12上の入力制御信号
を切替えて信号線19上に出力するための2−1選択形セ
レクタ、8は信号線16上の外部制御信号により信号線1
3,19上の制御信号を切替えて信号線14上に出力するため
の2−1選択形セレクタである。
るための入力制御信号端子、3は被制御信号入力すため
の被制御信号入力端子、4は被制御信号を出力するため
の被制御信号出力端子、5は外部制御信号を入力するた
めの外部制御信号入力端子、6は外部制御信号を入力す
るための外部制御信号入力端子入力端子、7は信号線15
上の外部制御信号により信号線11,12上の入力制御信号
を切替えて信号線19上に出力するための2−1選択形セ
レクタ、8は信号線16上の外部制御信号により信号線1
3,19上の制御信号を切替えて信号線14上に出力するため
の2−1選択形セレクタである。
任意の切替え制御部において、入力端子1または入力
端子2から試験信号を入力したとき、試験信号の優先順
位の上位となる試験信号をセレクタ7によつて選択す
る。続いて、切替え選択された信号はセレクタ8に入力
される。入力端子6より入力される外部制御か実行され
ると同時に、セレクタ8は任意の切替え制御部からの信
号ろ入力端子1から入力された被制御信号に挿入する。
端子2から試験信号を入力したとき、試験信号の優先順
位の上位となる試験信号をセレクタ7によつて選択す
る。続いて、切替え選択された信号はセレクタ8に入力
される。入力端子6より入力される外部制御か実行され
ると同時に、セレクタ8は任意の切替え制御部からの信
号ろ入力端子1から入力された被制御信号に挿入する。
(発明の効果) 以上説明したように本発明は、複数の試験アクセス制
御側からの同時制御に対して優先順位を任意に切替える
ことにより、複数の制御を取扱うことが可能となり、制
御の自由度が増すので、試験アクセス機能の増加に対し
ても同一回路によつて汎用的にハードウエアを構成でき
るという効果がある。
御側からの同時制御に対して優先順位を任意に切替える
ことにより、複数の制御を取扱うことが可能となり、制
御の自由度が増すので、試験アクセス機能の増加に対し
ても同一回路によつて汎用的にハードウエアを構成でき
るという効果がある。
第1図は、本発明による試験アクセス回路の一実施例を
示すブロツク図である。 1〜6……端子 7,8……セレクタ 11〜16,19……信号線
示すブロツク図である。 1〜6……端子 7,8……セレクタ 11〜16,19……信号線
Claims (1)
- 【請求項1】単一回路を介してディジタルデータを伝送
するシステムにおける複数同時アクセス制御の優先順位
決定方式において、 数種の試験信号を任意に切替え、前記試験信号の優先順
位を決定する第1のセレクタ手段と、 外部制御により前記第1のセレクトで前記優先順位の確
定された試験信号を被制御信号な挿入する第2のセレク
タ手段とを具備して構成されたことを特徴とする試験ア
クセス回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63309544A JP2785287B2 (ja) | 1988-12-06 | 1988-12-06 | 試験アクセス回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63309544A JP2785287B2 (ja) | 1988-12-06 | 1988-12-06 | 試験アクセス回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02154551A JPH02154551A (ja) | 1990-06-13 |
JP2785287B2 true JP2785287B2 (ja) | 1998-08-13 |
Family
ID=17994296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63309544A Expired - Lifetime JP2785287B2 (ja) | 1988-12-06 | 1988-12-06 | 試験アクセス回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2785287B2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5510231A (en) * | 1978-07-07 | 1980-01-24 | Nec Corp | Test system for data transmission system |
-
1988
- 1988-12-06 JP JP63309544A patent/JP2785287B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH02154551A (ja) | 1990-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2785287B2 (ja) | 試験アクセス回路 | |
US5426766A (en) | Microprocessor which holds selected data for continuous operation | |
JPH05274246A (ja) | アービタ装置 | |
JPH07105175A (ja) | マイクロコンピュータ | |
KR100265550B1 (ko) | 버스제어기를갖는데이타프로세서 | |
JPH03201840A (ja) | 無瞬断切替回路 | |
JP2890660B2 (ja) | ビット選択形出力ポート及び出力装置 | |
CA1058764A (en) | Serial data reception system | |
JPH0713917A (ja) | 構成変更システム | |
JP2594668B2 (ja) | 正補同期パルス選択回路 | |
JP2749417B2 (ja) | 優先制御回路 | |
JPS61260347A (ja) | 半導体集積回路装置 | |
JPH02138652A (ja) | アドレス設定方式 | |
JPH01257350A (ja) | 半導体集積回路 | |
JPS6240572A (ja) | 複数プロセサから成るデ−タ処理システムのプロセサ優先選択制御方式 | |
JPH05207532A (ja) | 回線設定制御回路 | |
JPS63152263A (ja) | デジタルト−ン制御方式 | |
JPS61115159A (ja) | 信号列選択装置 | |
JPH0157878B2 (ja) | ||
JPH0254653A (ja) | 自己ルーチング空間スイッチ網 | |
JPH05225116A (ja) | パッケージ識別番号設定方式 | |
JPS6348477B2 (ja) | ||
JPH03204263A (ja) | 公衆回線を利用したマルチチャンネル音楽放送装置 | |
JPH0381846A (ja) | セレクト回路 | |
JPH0535888A (ja) | 集配信装置 |