JPH0713917A - 構成変更システム - Google Patents
構成変更システムInfo
- Publication number
- JPH0713917A JPH0713917A JP15833193A JP15833193A JPH0713917A JP H0713917 A JPH0713917 A JP H0713917A JP 15833193 A JP15833193 A JP 15833193A JP 15833193 A JP15833193 A JP 15833193A JP H0713917 A JPH0713917 A JP H0713917A
- Authority
- JP
- Japan
- Prior art keywords
- configuration
- connection
- channels
- input
- configuration change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】システムの構成変更を行う際、チャネル−入出
力装置間のケーブルの接続変更はせずに、構成情報の変
更だけで構成変更することにより、チャネル配下の入出
力装置の変更および、追加を容易にする。 【構成】複数のチャネルに複数の入出力装置が接続され
ていて、サービスプロセッサ内の記憶装置に格納されて
いる構成情報により、システムの構成が管理されている
情報処理システムにおいて、入出力処理装置４内に構成
切換手段６と構成制御手段７を設ける。この構成制御手
段７は、サービスプロセッサ１１に接続されており、記
憶装置１２内の構成情報の変更後、サービスプロセッサ
内の構成変更指示手段１３から構成変更の指示を受け、
構成切換手段６の内部接続を変更する。
力装置間のケーブルの接続変更はせずに、構成情報の変
更だけで構成変更することにより、チャネル配下の入出
力装置の変更および、追加を容易にする。 【構成】複数のチャネルに複数の入出力装置が接続され
ていて、サービスプロセッサ内の記憶装置に格納されて
いる構成情報により、システムの構成が管理されている
情報処理システムにおいて、入出力処理装置４内に構成
切換手段６と構成制御手段７を設ける。この構成制御手
段７は、サービスプロセッサ１１に接続されており、記
憶装置１２内の構成情報の変更後、サービスプロセッサ
内の構成変更指示手段１３から構成変更の指示を受け、
構成切換手段６の内部接続を変更する。
Description
【０００１】
【産業上の利用分野】本発明はシステムの構成変更のた
め入出力処理装置内のチャネルポートとチャネルとの間
の接続変更を制御する構成変更システムに関する。
め入出力処理装置内のチャネルポートとチャネルとの間
の接続変更を制御する構成変更システムに関する。
【０００２】
【従来の技術】従来入出力制御の各動作を規定する種々
の構成制御データを内部に保有して構成制御するシステ
ムが特公昭６１−７５４４９号公報に示されている。こ
のシステムにおけるハードウェア構成変更は、基本処理
装置からの所定の指令に基づき主記憶装置からサービス
プロセッサ側に伝送された構成制御データを用いて前記
サービスプロセッサによって行なわれていた。しかしこ
のシステムではサービスプロセッサ内の記憶装置の内容
を全て書き換えなければならなかった。
の構成制御データを内部に保有して構成制御するシステ
ムが特公昭６１−７５４４９号公報に示されている。こ
のシステムにおけるハードウェア構成変更は、基本処理
装置からの所定の指令に基づき主記憶装置からサービス
プロセッサ側に伝送された構成制御データを用いて前記
サービスプロセッサによって行なわれていた。しかしこ
のシステムではサービスプロセッサ内の記憶装置の内容
を全て書き換えなければならなかった。
【０００３】チャネルと入出力装置とが入出力ケーブル
を介して接続されているシステムでは、その接続情報
と、接続された構成に合わせた構成制御用のステータス
情報により管理されている。このシステムの構成を変更
する際は、上述の接続情報とステータス情報の両方を更
新しなければならない。
を介して接続されているシステムでは、その接続情報
と、接続された構成に合わせた構成制御用のステータス
情報により管理されている。このシステムの構成を変更
する際は、上述の接続情報とステータス情報の両方を更
新しなければならない。
【０００４】
【発明が解決しようとする課題】すなわち、システムの
構成変更やチャネルの空きポート試験をする際、構成に
合わせてステータス情報の更新と、チャネルおよび入出
力ケーブルの接続変更との両方を実施しなければならず
チャネル番号によっては入出力ケーブルの接続変更で、
非常に時間がかかるという欠点がある。
構成変更やチャネルの空きポート試験をする際、構成に
合わせてステータス情報の更新と、チャネルおよび入出
力ケーブルの接続変更との両方を実施しなければならず
チャネル番号によっては入出力ケーブルの接続変更で、
非常に時間がかかるという欠点がある。
【０００５】
【課題を解決するための手段】複数のチャネルに入出力
ケーブルを介して複数の入出力装置が接続されサービス
プロセッサ内の記憶装置に格納された構成情報によりシ
ステム構成を管理する構成変更システムにおいて、前記
サービスプロセッサは前記記憶装置から構成情報を読取
り接続データを出力する構成変更指示手段を備え、この
構成変更指示手段からの接続データに基づいてセット／
リセット信号を発生する構成制御手段と、この構成制御
手段からのセット／リセット信号に基いてチャネルポー
トの複数のポートと複数のチャネルとの接続を切り換え
る構成切換手段とを含む。
ケーブルを介して複数の入出力装置が接続されサービス
プロセッサ内の記憶装置に格納された構成情報によりシ
ステム構成を管理する構成変更システムにおいて、前記
サービスプロセッサは前記記憶装置から構成情報を読取
り接続データを出力する構成変更指示手段を備え、この
構成変更指示手段からの接続データに基づいてセット／
リセット信号を発生する構成制御手段と、この構成制御
手段からのセット／リセット信号に基いてチャネルポー
トの複数のポートと複数のチャネルとの接続を切り換え
る構成切換手段とを含む。
【０００６】
【実施例】次に本発明の一実施例について図面を参照し
て詳細に説明する。
て詳細に説明する。
【０００７】図１を参照すると、本発明の一実施例の適
用されるシステムは、各種の信号の収集および分配をす
るシステム制御装置２、このシステム制御装置に接続さ
れ命令に基づきデータの演算制御を行なう中央処理装置
１，システム制御装置２に接続されこのシステム制御装
置２から与えられる情報を格納する主記憶装置３、前記
システム制御装置２に接続され本発明の一実施例の特徴
の１つである入出力処理装置４、この入出力処理装置４
に接続され本発明の一実施例の他の特徴であるサービス
プロセッサ１１、入出力処理装置４に接続された複数の
チャネル８−１〜８−ｎ、この複数のチャネル８−１〜
８−ｎのそれぞれに接続された入出力ケーブル１０−１
〜１０−ｎ、およびこれら入出力ケーブル１０−１〜１
０−ｎのそれぞれに接続され前記複数のチャネル８−１
〜８−ｎの少なくとも１部と１対１で接続された入出力
装置１０−１〜１０−ｎを含む。
用されるシステムは、各種の信号の収集および分配をす
るシステム制御装置２、このシステム制御装置に接続さ
れ命令に基づきデータの演算制御を行なう中央処理装置
１，システム制御装置２に接続されこのシステム制御装
置２から与えられる情報を格納する主記憶装置３、前記
システム制御装置２に接続され本発明の一実施例の特徴
の１つである入出力処理装置４、この入出力処理装置４
に接続され本発明の一実施例の他の特徴であるサービス
プロセッサ１１、入出力処理装置４に接続された複数の
チャネル８−１〜８−ｎ、この複数のチャネル８−１〜
８−ｎのそれぞれに接続された入出力ケーブル１０−１
〜１０−ｎ、およびこれら入出力ケーブル１０−１〜１
０−ｎのそれぞれに接続され前記複数のチャネル８−１
〜８−ｎの少なくとも１部と１対１で接続された入出力
装置１０−１〜１０−ｎを含む。
【０００８】サービスプロセッサ１１は、システムの構
成を管理するための構成情報を格納する記憶装置１２、
およびこの記憶装置１２に格納されているシステムの構
成情報をシステム立ち上げ時に、読み取り入出力処理装
置４に構成変更指示信号と、チャネルポート５−チャネ
ル８間の接続データとを送る構成変更指示手段１３とを
含む。
成を管理するための構成情報を格納する記憶装置１２、
およびこの記憶装置１２に格納されているシステムの構
成情報をシステム立ち上げ時に、読み取り入出力処理装
置４に構成変更指示信号と、チャネルポート５−チャネ
ル８間の接続データとを送る構成変更指示手段１３とを
含む。
【０００９】入出力処理装置４は、サービスプロセッサ
１１の構成変更指示手段１３から与えられる構成変更指
示信号によりリセットしたのち構成変更指示手段１３か
ら与えられる接続データに基いて構成切換手段６である
クロスバスイッチのセット／リセット信号を作成する構
成制御手段７、少なくとも２桁のポートナンバーを有す
るチャネルポート５、およびこのチャネルポート５と複
数のチャネル８−１〜８−ｎとの接続を変更するための
構成制御手段７からのセット／リセット信号により接続
を変更するクロスバスイッチからなる構成切換手段６を
含む。
１１の構成変更指示手段１３から与えられる構成変更指
示信号によりリセットしたのち構成変更指示手段１３か
ら与えられる接続データに基いて構成切換手段６である
クロスバスイッチのセット／リセット信号を作成する構
成制御手段７、少なくとも２桁のポートナンバーを有す
るチャネルポート５、およびこのチャネルポート５と複
数のチャネル８−１〜８−ｎとの接続を変更するための
構成制御手段７からのセット／リセット信号により接続
を変更するクロスバスイッチからなる構成切換手段６を
含む。
【００１０】次に本発明の一実施例の動作を詳細に説明
する。
する。
【００１１】図１を参照すると、構成変更指示手段１３
は、サービスプロセッサ１１内の記憶装置１２に格納さ
れているシステムの構成情報をシステムの立ち上げ時に
読み取り、入出力処理装置４に構成変更指示の信号と、
チャネルポート−チャネル間の接続データを送る。
は、サービスプロセッサ１１内の記憶装置１２に格納さ
れているシステムの構成情報をシステムの立ち上げ時に
読み取り、入出力処理装置４に構成変更指示の信号と、
チャネルポート−チャネル間の接続データを送る。
【００１２】次に、入出力処理装置４内にある２つの手
段について述べる。
段について述べる。
【００１３】チャネルの数を４チャネルの構成とする
と、チャネルポート５とチャネル８−１〜８−ｎの接続
パターンは、図２に示すように１６パターンある。例と
して図の実線の接続に変更する場合を考える。
と、チャネルポート５とチャネル８−１〜８−ｎの接続
パターンは、図２に示すように１６パターンある。例と
して図の実線の接続に変更する場合を考える。
【００１４】その際のサービスプロセッサ１１から送ら
れてくる接続データは、図３に示されるように４ビット
のデータが４回送られる。このデータは、構成切換手段
６の各接続ポートのナンバーを示しており、上位２ビッ
トが、チャネルポート側のポートナンバーで、下位２ビ
ットが接続されるチャネル側のポートナンバーを表して
いる。
れてくる接続データは、図３に示されるように４ビット
のデータが４回送られる。このデータは、構成切換手段
６の各接続ポートのナンバーを示しており、上位２ビッ
トが、チャネルポート側のポートナンバーで、下位２ビ
ットが接続されるチャネル側のポートナンバーを表して
いる。
【００１５】図４には、構成制御手段７の一部が示され
ている。構成制御手段７は、構成変更指示手段１３から
の構成変更指示信号と図３に示されるチャネルポート−
チャネル間の接続データを受け取る。
ている。構成制御手段７は、構成変更指示手段１３から
の構成変更指示信号と図３に示されるチャネルポート−
チャネル間の接続データを受け取る。
【００１６】そして、構成変更指示信号により、クロス
バスイッチのセット／リセット用レジスタ７３は、全て
リセットされる。その後、接続データは、受付レジスタ
７１に順次取り込まれてセット信号生成回路７２で解読
され生成された信号として、クロスバスイッチのセット
／リセット用レジスタ７３にセットされる。
バスイッチのセット／リセット用レジスタ７３は、全て
リセットされる。その後、接続データは、受付レジスタ
７１に順次取り込まれてセット信号生成回路７２で解読
され生成された信号として、クロスバスイッチのセット
／リセット用レジスタ７３にセットされる。
【００１７】この１６ビットのレジスタ７３の値が、ク
ロスバスイッチの切り換え用のデータとして構成切換手
段６に送られる。
ロスバスイッチの切り換え用のデータとして構成切換手
段６に送られる。
【００１８】構成切換手段６は、チャネルポート−チャ
ネル間の接続の切り換えを行なうためクロスバスイッチ
を用いており、構成制御手段７から送られてくるクロス
バスイッチの切り換え用のデータにより、全てのチャネ
ルポート５（ナンバー０−ｎ）と、チャネル８−１〜８
−ｎとの間の接続は、図５の黒丸に切り換わって、シス
テムの構成変更が行われる。
ネル間の接続の切り換えを行なうためクロスバスイッチ
を用いており、構成制御手段７から送られてくるクロス
バスイッチの切り換え用のデータにより、全てのチャネ
ルポート５（ナンバー０−ｎ）と、チャネル８−１〜８
−ｎとの間の接続は、図５の黒丸に切り換わって、シス
テムの構成変更が行われる。
【００１９】次に、実際にどのようにしてシステムの構
成変更を実行するかについて述べる。
成変更を実行するかについて述べる。
【００２０】例えば、チャネルポート５（ナンバー０）
とチャネル８−１、およびチャネルポート５（ナンバー
１）とチャネル８−２が接続されていたとして、この構
成をチャネルポート５（ナンバー１）とチャネル８−
２、およびチャネルポート５（ナンバー１）とチャネル
８−１の接続に構成変更しようとした場合を想定する。
従来は記憶装置１２に格納されている構成情報の内容を
変更する構成に修正し、チャネル８−１および８−２
と、チャネル８−１と入出力処理装置９−１、チャネル
８−２と入出力処理装置９−２を接続している入出力ケ
ーブル１０−１および１０−２の接続変更を行うことに
よって実施していた。
とチャネル８−１、およびチャネルポート５（ナンバー
１）とチャネル８−２が接続されていたとして、この構
成をチャネルポート５（ナンバー１）とチャネル８−
２、およびチャネルポート５（ナンバー１）とチャネル
８−１の接続に構成変更しようとした場合を想定する。
従来は記憶装置１２に格納されている構成情報の内容を
変更する構成に修正し、チャネル８−１および８−２
と、チャネル８−１と入出力処理装置９−１、チャネル
８−２と入出力処理装置９−２を接続している入出力ケ
ーブル１０−１および１０−２の接続変更を行うことに
よって実施していた。
【００２１】しかし、本発明の一実施例では、上述の構
成変更を行う際に、チャネル８−１〜８−ｎおよび、チ
ャネル８−１〜８−ｎと入出力処理装置９−１〜９−ｎ
とを接続している入出力ケーブル１０−１〜１０−ｎの
接続変更は行わない。しかし、本発明の一実施例は、サ
ービスプロセッサ１１内の記憶装置１２に格納されてい
る構成情報の内容を変更する構成に合わせて修正し、構
成変更指示手段１３から入出力処理装置４に構成変更の
指示を与えることにより、構成制御手段７に修正後のチ
ャネルポート５とチャネル８−１〜８−ｎとの間の接続
データが送られる。この結果、構成切換手段６の内部の
接続が、修正後のチャネルポート５とチャネル８−１〜
８−ｎの接続となり、構成情報の修正だけでシステムの
構成変更が終了する。
成変更を行う際に、チャネル８−１〜８−ｎおよび、チ
ャネル８−１〜８−ｎと入出力処理装置９−１〜９−ｎ
とを接続している入出力ケーブル１０−１〜１０−ｎの
接続変更は行わない。しかし、本発明の一実施例は、サ
ービスプロセッサ１１内の記憶装置１２に格納されてい
る構成情報の内容を変更する構成に合わせて修正し、構
成変更指示手段１３から入出力処理装置４に構成変更の
指示を与えることにより、構成制御手段７に修正後のチ
ャネルポート５とチャネル８−１〜８−ｎとの間の接続
データが送られる。この結果、構成切換手段６の内部の
接続が、修正後のチャネルポート５とチャネル８−１〜
８−ｎの接続となり、構成情報の修正だけでシステムの
構成変更が終了する。
【００２２】
【発明の効果】これまでのシステムの構成変更におい
て、チャネルと入出力装置間の接続変更を行う際に、非
常に時間がかかるという問題があった。本発明は、入出
力処理装置４に構成切換手段６を備えることにより、構
成情報を修正するだけでチャネルポートとチャネル間の
接続変更ができる。このため、本発明は、チャネルと入
出力ケーブルの接続変更はしなくてよくなり、その作業
に要する工数の削減ができるという効果をもたらす。
て、チャネルと入出力装置間の接続変更を行う際に、非
常に時間がかかるという問題があった。本発明は、入出
力処理装置４に構成切換手段６を備えることにより、構
成情報を修正するだけでチャネルポートとチャネル間の
接続変更ができる。このため、本発明は、チャネルと入
出力ケーブルの接続変更はしなくてよくなり、その作業
に要する工数の削減ができるという効果をもたらす。
【図１】本発明の一実施例を示す図である。
【図２】図１のチャネルポート５、構成切換手段６およ
びチャネル８−１〜８−ｎの関係を示す図である。
びチャネル８−１〜８−ｎの関係を示す図である。
【図３】接続データの例を示す図である。
【図４】図１の構成制御手段７の構成の一部を示す図で
ある。
ある。
【図５】チャネルポート５とチャネル８−１〜８−ｎと
の間の接続関係を示す図である。
の間の接続関係を示す図である。
１ 中央処理装置 ２ システム制御装置 ３ 主記憶装置 ４ 入出力処理装置 ５ チャネルポート ６ 構成切換手段 ７ 構成制御手段 ８−１〜８−ｎ チャネル ９−１〜９−ｎ 入出力装置 １０−１〜１０−ｎ 入出力ケーブル １１ サービスプロセッサ １２ 記憶装置 １３ 構成変更指示手段 ７１ 受付レジスタ ７２ レジスタのセット信号生成回路 ７３ クロスバスイッチのセットリセット用レジスタ
Claims (2)
- 【請求項１】 複数のチャネルに入出力ケーブルを介し
て複数の入出力装置が接続されサービスプロセッサ内の
記憶装置に格納された構成情報によりシステム構成を管
理する構成変更システムにおいて、 前記サービスプロセッサは前記記憶装置から構成情報を
読取り接続データを出力する構成変更指示手段を備え、 この構成変更指示手段からの接続データに基づいてセッ
ト／リセット信号を発生する構成制御手段と、 この構成制御手段からのセット／リセット信号に基づい
てチャネルポートの複数のポートと複数のチャネルとの
接続を切り換える構成切換手段とを含むことを特徴とす
る構成変更システム。 - 【請求項２】 前記構成変更指示手段は前記接続データ
とともに構成変更指示信号を出力し、前記構成制御手段
は前記構成変更指示手段からの構成変更指示信号により
リセットしたあと前記接続データに基づいてセット／リ
セット信号を発生することを特徴とする請求項１記載の
構成変更システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15833193A JPH0713917A (ja) | 1993-06-29 | 1993-06-29 | 構成変更システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15833193A JPH0713917A (ja) | 1993-06-29 | 1993-06-29 | 構成変更システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0713917A true JPH0713917A (ja) | 1995-01-17 |
Family
ID=15669310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15833193A Pending JPH0713917A (ja) | 1993-06-29 | 1993-06-29 | 構成変更システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0713917A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007141264A (ja) * | 1998-12-22 | 2007-06-07 | Hitachi Ltd | 記憶装置システム |
| US7805564B2 (en) | 1998-12-22 | 2010-09-28 | Hitachi, Ltd. | Display apparatus and its method for displaying connections among a host, a logical unit and a storage system in a virtual storage system |
| JP5365747B2 (ja) * | 2010-09-10 | 2013-12-11 | 富士通株式会社 | 処理システム，通信装置および処理装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5487147A (en) * | 1977-12-23 | 1979-07-11 | Nec Corp | Control system for input and output unit by multiplex processor |
| JPS5930126A (ja) * | 1982-08-10 | 1984-02-17 | Fujitsu Ltd | 系切替方式 |
-
1993
- 1993-06-29 JP JP15833193A patent/JPH0713917A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5487147A (en) * | 1977-12-23 | 1979-07-11 | Nec Corp | Control system for input and output unit by multiplex processor |
| JPS5930126A (ja) * | 1982-08-10 | 1984-02-17 | Fujitsu Ltd | 系切替方式 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007141264A (ja) * | 1998-12-22 | 2007-06-07 | Hitachi Ltd | 記憶装置システム |
| US7805564B2 (en) | 1998-12-22 | 2010-09-28 | Hitachi, Ltd. | Display apparatus and its method for displaying connections among a host, a logical unit and a storage system in a virtual storage system |
| JP2010231807A (ja) * | 1998-12-22 | 2010-10-14 | Hitachi Ltd | 記憶装置システム |
| US7937527B2 (en) | 1998-12-22 | 2011-05-03 | Hitachi, Ltd. | Storage system for sending an access request from a host to a storage subsystem |
| US8051244B2 (en) | 1998-12-22 | 2011-11-01 | Hitachi, Ltd. | Storage system for sending an access request from a host to a storage subsystem |
| US8176248B2 (en) | 1998-12-22 | 2012-05-08 | Hitachi, Ltd. | Method and system of collection performance data for storage network |
| US8375168B2 (en) | 1998-12-22 | 2013-02-12 | Hitachi, Ltd. | Method and system of collection performance data for storage network |
| JP5365747B2 (ja) * | 2010-09-10 | 2013-12-11 | 富士通株式会社 | 処理システム，通信装置および処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3753234A (en) | Multicomputer system with simultaneous data interchange between computers | |
| JPH0227443A (ja) | 診断制御装置 | |
| JPH0713917A (ja) | 構成変更システム | |
| US5426766A (en) | Microprocessor which holds selected data for continuous operation | |
| US5179668A (en) | Signal processor | |
| JP2508920B2 (ja) | 構成変更方式 | |
| JP3289775B2 (ja) | Ｌｓｉ、該ｌｓｉを備えた電子機器の制御回路および該制御回路の制御方法 | |
| JP2003177859A (ja) | 操作キー入力制御装置 | |
| JP2806903B2 (ja) | 情報処理システムの外乱防御装置、外乱防御回路および外乱防御方法 | |
| JP2552027B2 (ja) | 入出力制御装置番号設定方式 | |
| JP2785287B2 (ja) | 試験アクセス回路 | |
| JP3057749B2 (ja) | 入出力ポート | |
| JPH08202645A (ja) | 入出力回路構造 | |
| JPS63245544A (ja) | 入出力制御装置 | |
| JPH05127788A (ja) | スイツチ信号の多入力回路 | |
| JP2569765B2 (ja) | 信号処理集積回路装置 | |
| JPH0594549A (ja) | 入出力回路 | |
| JP2788250B2 (ja) | ディジタル信号交換器及びディジタル信号交換器の選択モジュール | |
| JPH09223011A (ja) | 演算装置 | |
| JPH05225116A (ja) | パッケージ識別番号設定方式 | |
| JPH08297651A (ja) | アレイプロセッサ | |
| JPS5985541A (ja) | コンソ−ル装置 | |
| JPH09230914A (ja) | コントローラ | |
| JPH028079A (ja) | プリンタのインタフエース制御方式 | |
| JPH03238549A (ja) | マイクロプロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960618 |