JPS5985541A - コンソ−ル装置 - Google Patents

コンソ−ル装置

Info

Publication number
JPS5985541A
JPS5985541A JP57195569A JP19556982A JPS5985541A JP S5985541 A JPS5985541 A JP S5985541A JP 57195569 A JP57195569 A JP 57195569A JP 19556982 A JP19556982 A JP 19556982A JP S5985541 A JPS5985541 A JP S5985541A
Authority
JP
Japan
Prior art keywords
data
cpu
interfaces
control section
console device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57195569A
Other languages
English (en)
Inventor
Yutaka Nakajima
豊 中嶋
Nobuo Sasamoto
笹本 信夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Engineering Corp
Toshiba Corp
Original Assignee
Toshiba Engineering Corp
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Engineering Corp, Toshiba Corp filed Critical Toshiba Engineering Corp
Priority to JP57195569A priority Critical patent/JPS5985541A/ja
Publication of JPS5985541A publication Critical patent/JPS5985541A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/048Interaction techniques based on graphical user interfaces [GUI]
    • G06F3/0487Interaction techniques based on graphical user interfaces [GUI] using specific features provided by the input device, e.g. functions controlled by the rotation of a mouse with dual sensing arrangements, or of the nature of the input device, e.g. tap gestures based on pressure sensed by a digitiser
    • G06F3/0489Interaction techniques based on graphical user interfaces [GUI] using specific features provided by the input device, e.g. functions controlled by the rotation of a mouse with dual sensing arrangements, or of the nature of the input device, e.g. tap gestures based on pressure sensed by a digitiser using dedicated keyboard keys or combinations thereof

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は特に計算機システムにおいて操作者とCPU間
の会話を行なう場合に適用でれるコンソール装置に関す
る。
〔発明の技術的背景とその問題点〕
一般に複数台のCPU 全備えた計算機システムにコン
ソール装置を接続する場合、次の2種の方法がとられて
いる。
1)第1図に示されるように、n台のCPU101 〜
10nの各入出力バス11.〜11 にそれぞれ独立し
たコンソール装置121〜12n全接続する方法。
2)第2図に示てれるようにn台のCPU 20t〜2
0 の各入出力バス211〜2ノ にバス切換装置22
を介してコンソール装置23を接続する方法。
上述した1)の場合、各CPUに独立したコンソール装
置が接続されるため、CPU 、コンソール装置間のデ
ータ転送は必要に応じて即実施できる。しかし、システ
ム全構成するCPU台数分のコンソール装置が必要とな
り、コスト制となる欠点があった。また、同様の理由に
よりコンソール装置の設置面積が大きくなる欠点もあっ
た。
これに対し2)の場合、コンソール装置の台数はCPU
台数に無関係に1台で良いため上述した問題は無い。し
かし、CPUとコンソール装置間でデータ転送を行なう
ためには、パス切換装置によって複数台の<’PUのう
ちり一つをコンソール装置に選択接続する操作が必要と
なるので、次のような問題があった。すなわちバス切換
装置により上述の操作が実行されるためには、各CPU
の入出力パスの切換えや接続状況を監視するためのソフ
トウェアが必要であり、ソフトウェアが複雑になる欠点
があった。また、他糸のCPUがバス切換装#を介して
コンソール装置全使用中であれは、自系のCPUはその
処理が終了する壕でコンソール装置を使用できないので
データ転送が待たされる欠点もあった。
〔発明の目的〕
本発明は上記事情に鑑みてなされたものでその目的は、
物理的に1台しか存、在しなくても複数のCPUがそれ
ぞれ実質的に専有使用可能なコンソール装置を提供する
ことにある。
〔発明の概要〕
本発明は複数のCPUのそれぞれに1対1で対応した同
数のインタフェースと、これう各インタフェースに1対
1対応で設けられ対応するインタフェースよシ取込まれ
たデータを記憶するメモリ部とを設は他のCPUのコン
ソール装置使用状態に無関係に当該コンソール装置を使
用できるようにしたものである。
捷た本発明は各メモリ部に記憶はれている情報を印刷出
力する際に、該当メモリS (すなわちCPU季舟牲徊
−t)に対応する識別情報を付加するようにしておシ、
これにょ多情報送出元が判断できるようにしている。
また本発明では上記複数のインタフェースの一つをキー
人力装置および赤水モニタに切換接続する切換制御部を
設けておシ、この切換接続が、上記各インタフェースと
各メモリ部との構成によりコンソール装#側においてし
かも手動操作で支障なく行なえるようになっている。
〔発明の実施例〕
以下、本発明の一実施例を図面を参照して説明する。第
3図は本発明のコンソール装置を有する計算機システム
を示すものである。図中so1〜304はCPU、、9
7.〜314はCPU5o1〜304の入出力パス、3
2は入出力パス311〜314に接続されるコンソール
装置である。
第4図はコンソール装置32の構成を示すもので、40
1−404は入出力パス311〜314とのインタフェ
ースである。インタフェース4oi(i=1〜4 )は
入出力パス31iに接続てれ、描該入出力バヌ31iを
介して対応するCPU 30iとのデータ授受を行なう
。411〜414はメモリ部である。メモリ部4id(
i=1〜4 )に、はインタフェース40i、更には後
続する切換制御部45から転送されるデータが一時格納
さ八るようになっている。42は赤水装置、例えばCR
Tモニタ(以下、CRTと称する)、る。45は切換制
御部である。切換制御部45はインタフェース401〜
404の一つを選択しCRT42、KB43に接続する
切換接続機能を有している。46はメモリ部41i(i
=1〜4)からのデータにへ、ダ情報を付加してPRT
44に出力するプリント出力制拘j部、47Fi上記ヘ
ッダ情報全作成するヘッダ制御部である。
このヘッダ制御部47で作成されるヘッダ情報はデータ
の送出元CPU 40iを識別するだめの識別情報であ
る。48はノリン) 0N10FF制御部である。グリ
7) 0N10FF制御部48は゛例えはスイッチから
なり、切換制御部45によって選択されたメモリ部41
.の記憶データをプリント出力制御部46へ転送するか
否か全スイッチ出力に応じて指示するものである。本実
施例ではスイッチONで転送が指示され、スイッチOF
F’で転送しないことが指示される。
次に本発明の一実施例の動作全脱明する。今、コンソー
ル装置32において、切換制御部45は例えばスイッチ
群などの操作部(図示せず)からのスイッチ出力に応じ
てインタフェース401”f、選択しているものとする
。また、プリン) 0N10FF制御部48はONにな
っているものとする。この状態でCPU 301がコン
ソール装置32にデータ全転送するために入出力バス3
11上にデータを送出したものとする。このデータは入
出力バス3111インタフエース401を介して切換制
御部45に転送されると共に、メモリ部411に格納さ
れる。上述したように切換制御部45はインタフェース
401f選択しておQlしたがって当該インタフェース
401を介して切換制御部45に転送てれたCPU 3
01からのデータはCRT 42に導かれ表示される。
必要なデータ量の転送が終了し、対応するデータのメモ
リ部411への格納が終わると、メモリ部411はプリ
ント出力制御部46に対してプリント出力要求信号全出
力すると共に、インタフェース401に対するビジー信
号ヲONする。プリント出力制御部46は上記プリント
出力要求信号が入力されるとPRT 44が動作中か否
かを判断し、動作中でなければメモリ部411からのプ
リント出力要求信号を受は付ける。そして、プリント出
力制御部46(l−j:、これから転送はれるデータが
メモリ部4)1からのデータ(すなわちCPU 30 
、からのデータ)であることを識別するヘッダ情@全ヘ
ッダ制ゾ部47に要求する。ヘッダ制徊filt47は
プリント出力制御部からの要求に応じて必要なヘッダ情
報を作成し、プリント出力制御部46に出力する。これ
によシブリント出力制御部46からPRT 44にヘッ
ダ情報が転送される。次にプリント出力制御部46はメ
モリ部411に格納されている( CPU 301から
の)データを順次PRT 44に転送する。PRT 4
4はプリント出力制御部46から転送されるデータ全ノ
リントする。そして、メモリ部411の格納データのプ
リント出力制御部46への転送が終了ブーると、メモリ
WJr 411はインタフェース401に出力していた
ビジー信−Qヲ0FF−fる。なお、このビジー信号の
ON期間中、インタフェース4o1 とCPU 301
 との間のデータ転送は禁止される。
このような状態で、今度はCPU 302がコンソール
装置32にデータを転送するために入出力バス3ノ!上
にデータを送出したものとする。
このデータは入出力バス312、インタフェース402
f介して切換制御部45に転送されると共に、メモリ部
412に格納される。前述したように切換制御部45が
選択しているインタフェースはインタフェース4o1 
でア!0、t、*がってインタフェース4θ2によって
取込まれた入出力バス312上のデータはメモリ部41
2に格納されるだけで、CRT42には転送されない。
そして、必要なデータ量の転送が終了し、対応するデー
タのメモリ部412への格納が終わると、メモリ部41
2は(前述したメモリ部411の場合と同様に)プリン
ト出力制御部46に対してプリント出力要求信号を出力
すると共に、インタフェース403に対するビジー信号
ヲONする。以後の動作は前述したCPU 301から
のデータ転送の場合と同様である。また、他のcpu(
so3 、so4 )からのデータ転送の場合も同様で
ある。
次にデータ入力について説明する。KB43がキー操作
てれると、対応するキー人力データが切換制御部45に
導かれる。本実施例において、切換制御部45はインタ
フェース401を選択しており、したがってに843か
らの入力データはインタフェース4θ1に導かれ、入出
力バス311會介してCPU 301に転送てれる。
このとき、エコーバック機能(キー人力データを折シ返
しCRT等に表示する機能)が有効であれば、上記入力
データはインタフェース401内で折り返きれ、切換制
御部45を介してCRT42に導かれ表示される。また
、インタフェース401内で折り返された入力データは
メモリ部411に格納される。そして、必要なデータ量
の転送が終了すると、CPU s o7 (i=1〜4
)からのデータ転送の場合と同様にコンソール装置32
内の各部が動作する。なお、他のCPUにデータを入力
したい場合には、まず図示せぬ操作部を操作して切換制
御部45に切換先の指示を与え、インタフェースの切換
えを行なっておく必要かある。
ところで上述の説明は、メモリ部41iの格納データが
PRT 44からプリント出力されるものとしたが、プ
リント出力嘔れない場合もある。すなわち本実施例では
、プリント0N10FF制御部48をOFF’すると、
切換制御部45が選択しているインタフェース40.に
接続されているメモリ部411.からプリント出力制御
部46に対してプリント出力要求信号が出されないよう
になっておシーこれにより対応するデータのプリント出
力が禁止ちれる。したがってこの場合には、CPU 3
0.からの出力データ、更にはKB43からのギー人カ
データはCRT 42に表示きれるだけとなる。しかし
、データ転送中にプリント出力制御部46がOFFはれ
た場合には、メモリ部41・に丁でに格納でれているデ
ータ全プリント出力するために、メモリ部41.からプ
リント出力制御部46にプリント出力要求信号が出力さ
れる。
なお、前記実施例では、4台のCPUに接続可能なコン
ソール装置について説明したが一般にn(nは2以上の
整数)台のCPUに接続可能なコンソール装置に実施用
能である。1だ本装置を端末装置として当該端末装置を
複数の回線で共有するシステムや、プリンタ装置を複数
のCPUで共有するシステムにも適用できる。
〔発明の効果〕 以上詳述したように本発明によれは、次に列挙でれる作
用効果全奏することができる。
■)1台のコンソール装置でありながら、データ出力に
関し、各CPU (のソフトウェア)は独立した専有の
コンソール装置が接続さ力、ているかの如く当該コンソ
ール装置を専イj使用できる。
2)上記1)によシ各CPUの入出力バスの切換えや接
続状況の監視が不要となる。
3)上id 1) 、 2)によりソフトウェアの簡略
化が図れる。
4)上記1)により低コスト、省スペース化が図れる。
5)上記1)により複数のCPU e集中管理できる。
6)上記5)によシシステム全体の管理が容易になる。
7)  CPUからの転送データ全プリント出力する場
合、その転送元を識別できるヘッダ情報がまずプリント
出力てれるため、オペレータによる転送元の判断が容易
となる。
【図面の簡単な説明】
第1図および第2図は従来の計算機システムのシステム
構成図、第3図は本発明に関する計算機システムの一実
施例を示すシステム構成図、第4図は上記実施例におけ
るコンソー7・し装置の構成を示すブロック図である。 301〜304・・・CPU、32・・・コンソール装
置、401〜4o4・・・インタフェース、411〜4
14・・・メモリ部、42・・・CRTモニタ(CRT
)、43・・・キー人力装置(KB)、44・・・プリ
ンタ装置(PRT) 、45・・・切換制御部、46・
・・プリント出力制御部、47・・・ヘッダ制御部。 出願人代理人  弁理士 鈴 江 武 彦第1 図 第3図 第4図

Claims (1)

    【特許請求の範囲】
  1. 複数のCPUと1対1対応でデータ授受を行なう複数の
    インタフェースと、これら各インタフェースに1対1対
    応で設けられ対応するインタフェースよシ取込貰れたデ
    ータ全記憶するメモリ部と、上記複数のインタフェース
    の一つを選択してキー人力装置および表示モニタに接続
    する切換制御部と、上記メモリ部からの要求に応じ、対
    応する識別情@全付加して尚該メモリ部に記憶されてい
    る情報をプリンタ装置に出力するプリント出力制御部と
    、このプリント出力制御部からの要求に応じた上記識別
    情報を作成して尚該グソント出力卸J御部に出力するヘ
    ッダ制御部とを具備することを特徴とするコンソール装
    置。
JP57195569A 1982-11-08 1982-11-08 コンソ−ル装置 Pending JPS5985541A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57195569A JPS5985541A (ja) 1982-11-08 1982-11-08 コンソ−ル装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57195569A JPS5985541A (ja) 1982-11-08 1982-11-08 コンソ−ル装置

Publications (1)

Publication Number Publication Date
JPS5985541A true JPS5985541A (ja) 1984-05-17

Family

ID=16343300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57195569A Pending JPS5985541A (ja) 1982-11-08 1982-11-08 コンソ−ル装置

Country Status (1)

Country Link
JP (1) JPS5985541A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6174030A (ja) * 1984-09-19 1986-04-16 Nec Corp コンソ−ル装置
JPS62259137A (ja) * 1986-01-13 1987-11-11 デイジタル イクイプメント コ−ポレ−シヨン 集合デイジタルデ−タ処理システム用操作装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6174030A (ja) * 1984-09-19 1986-04-16 Nec Corp コンソ−ル装置
JPS62259137A (ja) * 1986-01-13 1987-11-11 デイジタル イクイプメント コ−ポレ−シヨン 集合デイジタルデ−タ処理システム用操作装置

Similar Documents

Publication Publication Date Title
JPH056223B2 (ja)
JPS5985541A (ja) コンソ−ル装置
JPH02171948A (ja) プログラマブル出力ポート
JPS5952461B2 (ja) 表示制御装置
JPH054653U (ja) 端末アダプタ
JP2940677B2 (ja) エレベータ制御装置
JPS58203534A (ja) 電子計算機システム
JPS58202643A (ja) 通信バスル−ト制御方式
JPS60126786A (ja) インタ−フエイス切替機能付プリンタ装置
JPS61175750A (ja) Dma機能付きマイクロプロセツサシステム
JPS60182834A (ja) コンピユ−タシステム
JPH03238549A (ja) マイクロプロセッサ
JPH03139050A (ja) 通信制御装置
JPH02193243A (ja) リモートバスアクセス方式
JPS63197261A (ja) バス接続方式
JPH01111252A (ja) データ転送制御方式
JPH0113793B2 (ja)
JPS61131149A (ja) 入出力インタフエ−ス
JPS63127353A (ja) 端末装置システムにおける出力装置共有方式
JPH1097232A (ja) 表示器の通信方式
JPH0324694B2 (ja)
JPH01134559A (ja) データ通信システム
JPH0282342A (ja) データ通信装置
JPH0273446A (ja) インタフェース切替え回路
JPS6330952A (ja) カ−トリツジ