JPS6330952A - カ−トリツジ - Google Patents

カ−トリツジ

Info

Publication number
JPS6330952A
JPS6330952A JP17480786A JP17480786A JPS6330952A JP S6330952 A JPS6330952 A JP S6330952A JP 17480786 A JP17480786 A JP 17480786A JP 17480786 A JP17480786 A JP 17480786A JP S6330952 A JPS6330952 A JP S6330952A
Authority
JP
Japan
Prior art keywords
cartridge
bus
interface
transmission type
terminal device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17480786A
Other languages
English (en)
Inventor
Keiji Hirose
広瀬 啓次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP17480786A priority Critical patent/JPS6330952A/ja
Publication of JPS6330952A publication Critical patent/JPS6330952A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、端末装置等のカートリッジに関する。
〔従来の技術〕
従来の端末装置等のカートリ多ジインターフエースに接
続されろカートリッジプリンター、RAMカートリッジ
等の機構は、端末装置等のCPUからの制御信号、アド
レス信号、データ信号をカートリッジインターフェース
を通じて、そのまま受けとり、制御される方式であった
〔発明が解決しようとする間頚点〕
従来においては、カートリッジプリンター、RAMカー
トリッジ等の機構は、端末装置等のカートリッジインタ
ーフェースからの信号をそのまま受けとり制御される方
式であったので、一つのカートリッジインターフェース
に対して一つのカートリッジしか接続することができな
い。
本発明は、このような欠点を解決するものであり、端末
装置等の一つのカートリッジインターフェースに二つの
カートリッジを装着する機構を提供するものである。
〔問題点を解決するための手段〕
本発明のカートリッジは、端末装置等の本体に接続され
るインターフェースと、他のカー) IJッジに接続さ
れるインターフェースを有しており、端末装置等の本体
に接続された本発明のカー) リッジの上に他のカート
リッジが接続される構成となっている。
〔作用〕
本発明においては、端末装置等の本体に接続されたカー
トリッジ(以下、このカートリッジを透過カートリッジ
と呼ぶ)と、その上に接続された他のカー) IJッジ
を、端末装置等の本体の端字により選択し、使用する。
1tei−)リッジが選択された場合、コントロールバ
ス、アドレスバス、データバスは透過カートリッジに接
続される。
又、透過カー) IJッジの上に接続されたカートリッ
ジが選択された場合は、透過カートリッジ内部のバス制
御レジスタを、端末装置等の本体のカートリッジインタ
ーフェースのバス制御レジスタと同じ状態にプログラム
しておくことにより、透過カートリッジの上に接続され
たカートリッジを使用することができる。
〔実施例〕
第1図に示す本発明の実施例において、1はたとえば携
帯型端末装置であり、カー) IJッジ型プリンター等
のカートリッジ型周辺装置6を装着するためのカートリ
ッジインターフェース2を持っている。
3は本発明の透過型カートリッジであり、例えば4のよ
うな通信ボートを持っており、外部との通信ができるよ
うになっている。
さらに、3の透過型カートリッジは、他の、例えば、カ
ートリッジ型プリンター等の周辺装置6を接続するイン
ターフェース5を有しており、端末装置1本体が、透過
型カートリッジ3をアクセスするか、その上に装着され
ているカー) IJッジ型プリンター6をアクセスする
かは、端末装置本体からソフトウェア的に切)換えられ
ろようになっている。
透過型カートリッジ3は第2図に示すような機構と6っ
ており、透過カートリッジ3を使用するか、その上に接
続されたカー) IJッジ型周辺装置6を使用するかは
、端末装置本体1の入力端子C3で切シ換えることがで
きる。
入力端子aSが6H”の状態であるとき、CPU9から
の制御言号、アドレス信号、データ召号ハ、各々、6ス
テートバストランシーバー 7A。
7B、70を通じて、透過カートリッジ5の上に接続さ
れたカー)IJッジ型周辺装置6に供給される。
この場合、端末装置本体1のカートリッジインターフェ
ースで、カー) IJッジ型周辺装置6を制御するため
にプログラムされたコントロールバス8A、アドレスバ
ス8B、データバス8cの方向と透過カートリッジ内の
バス方向の整合性を取るために、透過カー) +7ツジ
内のバス制御レジスタ10に、端末装置本体1のカート
リッジインターフェース内のバス制御レジスタでプログ
ラムされた値と同じモードをセットしておくことにより
、カー) IJッジ型周辺装f6を端末装置本体1に直
接装着された場合と同様に動作させることができる。
さらに入力端子O3が“L”の場合、3ステートパスト
ランシーバ−7A、7B、70の状態は双方向とも70
−ティングとなっており、CPU9からの制御信号、ア
ドレス信号、データ信号は、各々、コントロールバス8
A、アドレスバス8B、データバス8Cを通じて、透過
型カートリッジ3に供給され、透過型カートリッジ3の
上に接読されたカートリッジ型周辺装置乙に影響を与え
ることなく、透過型カートリッジ3が動作する。
このように、透過型カートリッジ3の内部に3ステート
パストランシーバ−を設け、それを端末装置本体の入力
端子aSで制御することにより、その上に接続されたカ
ートリッジ型周辺装置の動作に影響を与えることなく、
透過カートリッジを動作させることができ、一つのカー
トリッジインターフェースを用いて、二つのカートリッ
ジ型周辺装置を使用することができる。
〔発明の効果〕
以上示したように、本発明は、3、ステートパストラン
シーバ−を用いて、CPUからの君号の方向を制御する
機能を、カー) IJッジに持たせることにより、その
カートリッジの上に別のカートリッジを接続することが
でき、一つのカートリッジインターフェースを用いて、
2つのカートリッジオプションを同時に使用することが
できろ。
【図面の簡単な説明】
第1図はこの発明の一実施例を説明する説明図である。 第2図は、第1図をさらに詳細に説明するための図であ
る。 以上

Claims (1)

    【特許請求の範囲】
  1. 端末装置本体側より制御され、他の周辺機器とのバスと
    内部バスとの接続、切断を行なう回路と、前記内部バス
    のバス方向を前記端末装置本体側のCPUよりの指示に
    基づき制御するバス制御手段とから構成されることを特
    徴とするカートリッジ。
JP17480786A 1986-07-25 1986-07-25 カ−トリツジ Pending JPS6330952A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17480786A JPS6330952A (ja) 1986-07-25 1986-07-25 カ−トリツジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17480786A JPS6330952A (ja) 1986-07-25 1986-07-25 カ−トリツジ

Publications (1)

Publication Number Publication Date
JPS6330952A true JPS6330952A (ja) 1988-02-09

Family

ID=15985006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17480786A Pending JPS6330952A (ja) 1986-07-25 1986-07-25 カ−トリツジ

Country Status (1)

Country Link
JP (1) JPS6330952A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6814991B2 (en) * 2000-09-19 2004-11-09 Kabushiki Kaisha Zac Packaging container, packaged food and packaged feed

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6814991B2 (en) * 2000-09-19 2004-11-09 Kabushiki Kaisha Zac Packaging container, packaged food and packaged feed

Similar Documents

Publication Publication Date Title
JPH0916735A (ja) Pcカード
US5481678A (en) Data processor including selection mechanism for coupling internal and external request signals to interrupt and DMA controllers
US5109494A (en) Passive processor communications interface
JPS6330952A (ja) カ−トリツジ
US5355452A (en) Dual bus local area network interfacing system
EP0779582B1 (en) Data processor having bus controller
JPS5864528A (ja) 複数マイクロプロセツサのデ−タ転送方式
JPS61234415A (ja) 基板実装形コンピユ−タユニツト
JPH05282244A (ja) 情報処理装置
KR930022207A (ko) 마스터/슬레이브 메모리 공유장치와 공유 제어방법
KR900006189Y1 (ko) 데이터 전송회로
JP2643803B2 (ja) マイクロコンピュータ
JP2001188770A (ja) 1チップマイクロコンピュータ
KR950000439Y1 (ko) 직렬 통신포트의 자동 설정장치
JPH0374751A (ja) 入出力制御装置
JPH0293821A (ja) スキャナプリンタ付きパーソナルコンピュータ
JPS62132456A (ja) デ−タ伝送装置
JPH03108021A (ja) 印刷用入出力制御装置
JPH05324864A (ja) マイクロコントロールユニット
JPH01251156A (ja) デュアルポートメモリ回路
JPS60181943A (ja) 高速化メモリ装置
JPH05204878A (ja) インタフェース制御システム
KR950009426A (ko) 타이콤(ticom)시스템의 입출력 처리기 내에서의 데이타 경로 제어장치
JPH10105300A (ja) コンピュータ用光ディスク再生装置
JPS60114927A (ja) フアイルメモリアクセス制御方式