KR930022207A - 마스터/슬레이브 메모리 공유장치와 공유 제어방법 - Google Patents

마스터/슬레이브 메모리 공유장치와 공유 제어방법 Download PDF

Info

Publication number
KR930022207A
KR930022207A KR1019920006434A KR920006434A KR930022207A KR 930022207 A KR930022207 A KR 930022207A KR 1019920006434 A KR1019920006434 A KR 1019920006434A KR 920006434 A KR920006434 A KR 920006434A KR 930022207 A KR930022207 A KR 930022207A
Authority
KR
South Korea
Prior art keywords
master
dsp
slave
memory
control
Prior art date
Application number
KR1019920006434A
Other languages
English (en)
Other versions
KR940011049B1 (ko
Inventor
이중배
Original Assignee
이헌조
주식회사 금성사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 주식회사 금성사 filed Critical 이헌조
Priority to KR1019920006434A priority Critical patent/KR940011049B1/ko
Publication of KR930022207A publication Critical patent/KR930022207A/ko
Application granted granted Critical
Publication of KR940011049B1 publication Critical patent/KR940011049B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

본 발명은 호우스트(Host)장치와 슬레이브(Slave)장치간의 통신을 수행함에 있어서 데이타 메모리를 공유하고 각 슬레이브 DSP(디지탈 신호처리기:Digital Signal Processor)에 우선 순위를 두어 데이타 메모리를 사용하는 타이밍을 제어하는 마스터(Master)/슬레이브 메모리 공유장치와 메모리 공유 제어방법에 관한 것으로 종래의 마스터/슬레이브 디지탈신호 처리기기에 의하면 각각의 슬레이브 DSP마다 인터페이스와 데이타 메모리가1:1로 필요하게 되므로 하드웨어 구성이 복잡해지고 메모리 용량이 커지며, 버스라인수가 증가되어 신호처리와 제어에 어려움이 따르는 문제점을 해결하기 위한 것이다.
본 발명은 호우스트에서 마스터 DSP를 통해 각각의 슬레이브 DSP를 1포트에 인터페이스로 제어가능하고, 각 슬레이브 DSP에서 데이타 메모리를 마스터, DSP와 공유할수 있도록 메모리 사용을 일정한 규칙에 입각하여 제어하므로서 회로구성을 간소화시키고 메모리 용량을 감축시키며 기기제어에 편리함을 도모할수 있도록한 것으로 디지탈 신호처리 기기에 적용한다.

Description

마스터/슬레이브 메모리 공유장치와 공유 제어방법.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 마스터/슬레이브 메모리 공유장치 블록구성도.
제3도는 (가),(나)는 본 발명의 마스터/슬레이브 메모리 공유 제어방법의 플로우차트.

Claims (3)

  1. 호우스트(9)로부터의 마스터 DSP(11)및 슬레이브 DSP(14-1)(14-2)(14-3)(14-4) 제어프로그램을 전송받고 각 DSP로부터의 제반신호를 호우스트(9)측에 제공하기 위한 호우스트 인터페이스(10)와, 프로그램의 전송제어 및 각 슬레이브 DSP(14-1)(14-2)(14-3)(14-4)에 의한 메모리 사용요구를 우선순위에 준하여 중재제어하는 마스터 DSP(11)와, 상기 마스터 DSP(11)의 데이타 저장 및 각 슬레이브 DSP(14-1)(14-2)(14-3)(14-4)의 데이타 저장이 마스터 DPS(11)의 중재에 따라 공유 액세스되는 데이타 메모리(13)와, 각각의 슬레이브 DSP(14-1)(14-2)(14-3)(14-4)로 부터 메모리 액세스 요구를 마스터 DSP(11)에 인터럽트로 제공해주는 오아케이트(15)로 구성된 마스터/슬레이브 메모리 공유장치.
  2. 제1항에 있어서, 상기 마스터 DSP(11)의 프로그램 메모리 영역을 보충해주기 위한 프로그램 메모리(12)를 마스터 DSP(11)에 별도로 구비한 것을 특징으로 하는 마스터/슬레이브 메모리 공유장치.
  3. 호우스트(9)로부터 마스터 DSP(11)로 마스터 및 각각의 슬레이브 DSP(14-1)(14-2)(14-3)(14-4)제어 프로그램을 다운로도받는 과정과, 다운로드되는 각 프로그램 수행에 요구되는 데이타 메모리(13)의 공유 액세스를 위하여 마스터 DSP(11)에서 슬레이브 DSP(14-1)(14-2)(14-3)(14-4)로 부터의 메모리 액세스 요구여부를 검색하는 과정과, 메모리 액세스 요구가 있는 경우 마스터 DPS(11)축의 인터럽트를 디스에이블시킨후 요구한 슬레이브 DSP(14-1)(14-2)(14-3)(14-4)에 우선순위에 준하는 데이타 사용가능신호를 전송하여 데이타 메모리(13)액세스를 허가하는 과정으로 이루어진 마스터/슬레이브 메모리 공유 제어방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920006434A 1992-04-17 1992-04-17 마스터/슬레이브 메모리 공유장치와 공유 제어방법 KR940011049B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920006434A KR940011049B1 (ko) 1992-04-17 1992-04-17 마스터/슬레이브 메모리 공유장치와 공유 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920006434A KR940011049B1 (ko) 1992-04-17 1992-04-17 마스터/슬레이브 메모리 공유장치와 공유 제어방법

Publications (2)

Publication Number Publication Date
KR930022207A true KR930022207A (ko) 1993-11-23
KR940011049B1 KR940011049B1 (ko) 1994-11-22

Family

ID=19331921

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920006434A KR940011049B1 (ko) 1992-04-17 1992-04-17 마스터/슬레이브 메모리 공유장치와 공유 제어방법

Country Status (1)

Country Link
KR (1) KR940011049B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100258930B1 (ko) * 1997-04-10 2000-06-15 윤종용 복수의 가입자용 비대칭 데이터 전송 장치
KR100572945B1 (ko) * 1998-02-04 2006-04-24 텍사스 인스트루먼츠 인코포레이티드 효율적으로 접속 가능한 하드웨어 보조 처리기를 구비하는디지탈 신호 처리기
KR100604569B1 (ko) * 2004-12-24 2006-07-31 주식회사 팬택앤큐리텔 멀티 프로세서간 데이터 통신장치와 그 장치를 포함하는이동 통신 단말기

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100258930B1 (ko) * 1997-04-10 2000-06-15 윤종용 복수의 가입자용 비대칭 데이터 전송 장치
KR100572945B1 (ko) * 1998-02-04 2006-04-24 텍사스 인스트루먼츠 인코포레이티드 효율적으로 접속 가능한 하드웨어 보조 처리기를 구비하는디지탈 신호 처리기
KR100604569B1 (ko) * 2004-12-24 2006-07-31 주식회사 팬택앤큐리텔 멀티 프로세서간 데이터 통신장치와 그 장치를 포함하는이동 통신 단말기

Also Published As

Publication number Publication date
KR940011049B1 (ko) 1994-11-22

Similar Documents

Publication Publication Date Title
US5497501A (en) DMA controller using a predetermined number of transfers per request
US4737932A (en) Processor
JPH061458B2 (ja) 共有母線のための分配仲裁装置および方法
KR900001120B1 (ko) 우선도가 낮은 유니트를 우선도가 높은 위치에 위치시키기 위한 분배된 우선도 회로망 로직을 가진 데이타 처리 시스템
KR930022207A (ko) 마스터/슬레이브 메모리 공유장치와 공유 제어방법
US5968145A (en) System for selectively connecting CPU bus to DMAC bus when accessing device connected to DMAC bus is granted and DMA controller has right to access DMAC bus
JPH02128250A (ja) 情報処理装置のアクセス制御回路
KR100362061B1 (ko) 로칼 버스 제어 장치
JPS61123244A (ja) デ−タ通信処理装置
KR100214302B1 (ko) 디. 에스.피용 디.엠.에이의 고속 데이타 처리방법
JPH0310355A (ja) 共通バス優先制御方法
KR910008416B1 (ko) 멀티포트 메모리를 이용한 다중화 프로세서간 통신 제어회로
JPH0434187B2 (ko)
JPS63231668A (ja) 割込みキユ−制御方式
JPH0374751A (ja) 入出力制御装置
KR100251849B1 (ko) 다중화 기능을 갖는 입/출력 제어 보드
JPS626359A (ja) コンピュータシステム
JPH0363860A (ja) データ転送装置
JPS6140658A (ja) デ−タ処理装置
JPH03237549A (ja) メモリアクセス制御システム
JPS6341973A (ja) マルチプロセツサシステム
JPH03160544A (ja) 直接メモリアクセス制御方式
JPH02110633A (ja) Ｃｐｕ装置
JPS61120262A (ja) メモリ間インテリジエントｄｍａ制御装置
JPS6378260A (ja) 入出力装置制御方式

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010830

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee