JPH0363860A - データ転送装置 - Google Patents
データ転送装置Info
- Publication number
- JPH0363860A JPH0363860A JP20170889A JP20170889A JPH0363860A JP H0363860 A JPH0363860 A JP H0363860A JP 20170889 A JP20170889 A JP 20170889A JP 20170889 A JP20170889 A JP 20170889A JP H0363860 A JPH0363860 A JP H0363860A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- channel device
- channel
- chnr
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002457 bidirectional effect Effects 0.000 claims description 4
- 102100034665 Clathrin heavy chain 2 Human genes 0.000 description 2
- 101000946482 Homo sapiens Clathrin heavy chain 2 Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002699 waste material Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ転送を行なうデータ処理装置におけるチ
ャネル装置とデータ転送装置とのデータ転送の制御に関
し、特にデータ転送を行なうチャネル装置の選択の制御
に関する。
ャネル装置とデータ転送装置とのデータ転送の制御に関
し、特にデータ転送を行なうチャネル装置の選択の制御
に関する。
データの転送を行なうチャネル装置とデータ転送の方向
とを転送の有無にかかわらずチャネル装置番号順に周期
的に選択し、選択されたチャネル装置がデータ転送を要
求していなかった場合、データ転送装置とチャネル装置
間のデータ転送は行なわれなかった。また、データ転送
はデータ転送装置からチャネル装置の方向とチャネル装
置からデータ転送装置の方向とが一対になっているので
、データ転送が片方向だけしかない場合、データ転送装
置とチャネル装置間の双方向のデータ転送路が使用され
ない期間が生じてしまう。
とを転送の有無にかかわらずチャネル装置番号順に周期
的に選択し、選択されたチャネル装置がデータ転送を要
求していなかった場合、データ転送装置とチャネル装置
間のデータ転送は行なわれなかった。また、データ転送
はデータ転送装置からチャネル装置の方向とチャネル装
置からデータ転送装置の方向とが一対になっているので
、データ転送が片方向だけしかない場合、データ転送装
置とチャネル装置間の双方向のデータ転送路が使用され
ない期間が生じてしまう。
上述した従来のチャネル装置の選択の制御は、選択され
たチャネル装置がデータ転送を要求していなかった場合
、データ転送装置とチャネル装置間のデータ転送路が使
用されない期間が生じ、効率良く使用できないという問
題点があった。
たチャネル装置がデータ転送を要求していなかった場合
、データ転送装置とチャネル装置間のデータ転送路が使
用されない期間が生じ、効率良く使用できないという問
題点があった。
本発明のデータ転送装置は、複数のチャネル装置と、該
複数のチャネル装置との間に双方向データ転送路を共有
し、前記複数のチャネル装置を時分割に制御するデータ
転送装置において、前記複数のチャネル装置の中からデ
ータ転送を行なうチャネル装置を周期的に選択する第一
の選択手段と、 該第一の選択手段により選択されたチャネル装置がデー
タ転送を要求していなかった場合、選択されていないチ
ャネル装置の中でデータ転送を要求しているチャネル装
置を選択する第二の選択手段と、 該第二の選択手段により選択されたチャネル装置が要求
していた方向にデータ転送を行う手段とを備えて構成さ
れる。
複数のチャネル装置との間に双方向データ転送路を共有
し、前記複数のチャネル装置を時分割に制御するデータ
転送装置において、前記複数のチャネル装置の中からデ
ータ転送を行なうチャネル装置を周期的に選択する第一
の選択手段と、 該第一の選択手段により選択されたチャネル装置がデー
タ転送を要求していなかった場合、選択されていないチ
ャネル装置の中でデータ転送を要求しているチャネル装
置を選択する第二の選択手段と、 該第二の選択手段により選択されたチャネル装置が要求
していた方向にデータ転送を行う手段とを備えて構成さ
れる。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の構成を示すブロック図、チ
ャネル装置（以下ＣＨＡという）２０゜（以下ＣＨＢと
いう）２１．（以下ＣＨＣという）２２、（以下ＣＨＤ
という）２３はそれぞれ次のクロックサイクルでデータ
転送が可能であれば信号線２０１，２１１，２２１．２
３１を介してデータ転送が可能であることをリクエスト
受付レジスタ（以下ＲＱＡＲという〉１１へ通知しＲＱ
ＡＲｌｌの対応するビットに１をセットするとともに、
データ転送方向レジスタ（以下ＤＩＲＲという）１５の
対応するビットにデータ転送の方向をセットする。
ャネル装置（以下ＣＨＡという）２０゜（以下ＣＨＢと
いう）２１．（以下ＣＨＣという）２２、（以下ＣＨＤ
という）２３はそれぞれ次のクロックサイクルでデータ
転送が可能であれば信号線２０１，２１１，２２１．２
３１を介してデータ転送が可能であることをリクエスト
受付レジスタ（以下ＲＱＡＲという〉１１へ通知しＲＱ
ＡＲｌｌの対応するビットに１をセットするとともに、
データ転送方向レジスタ（以下ＤＩＲＲという）１５の
対応するビットにデータ転送の方向をセットする。
チャネル装置番号レジスタ（以下ＣＨＮＲという）１３
はデータ転送の有無に関わらず無条件にカウントアツプ
するレジスタで、データ転送をするチャネル装置番号を
保持する。ＣＨＮＲｌ３は信号線１３１を介して１加算
回路１４ヘチャネル装置番号を送出し、１加算回路１４
は信号線１４１を介して次のチャネル装置番号をＣＨＮ
ＲＩ ３へ返す。
はデータ転送の有無に関わらず無条件にカウントアツプ
するレジスタで、データ転送をするチャネル装置番号を
保持する。ＣＨＮＲｌ３は信号線１３１を介して１加算
回路１４ヘチャネル装置番号を送出し、１加算回路１４
は信号線１４１を介して次のチャネル装置番号をＣＨＮ
ＲＩ ３へ返す。
次のクロックサイクルで優先順位制御回路（以下ＰＥＮ
という〉１２はＣＨＮＲｌ３のチャネル装置番号で示さ
れるＲＱＡＲＩＩのビットに１が立っていると、ＣＨＮ
Ｒｌ３で示されたチャネル装置と、ＤＩＲＲ１５で示さ
れる方向に、データ転送を行なう。ＣＨＮＲｌ３のチャ
ネル装置番号で示されるＲＱＡＲＩＩのビットがＯであ
ると、他のチャネル装置がデータ転送を要求しているか
ＲＱＡＲＩＩを検査する。他のチャネル装置がデータ転
送を要求していた場合、ＣＨＮＲｌ３で示されるチャネ
ル装置を最優先とし、チャネル装置番号が増加する方向
へ優先順位を与えて、データ転送を行なうチャネル装置
を選択する。例えば、ＣＨＮＲｌ ３がＣ８Ｈ１７を示
しているときに、Ｃ８Ｈ１７がＲＱＡＲＩＩの対応する
ビットに１を設定していなかった場合、優先順位はＣ８
Ｈ１７、ＣＨＣ２２，ＣＨＤ２３．ＣＨＡ２０の順にな
る。ＰＥＮｌ２はデータ転送を行なうチャネル装置を選
択すると、そのチャネル装置へ信号線２０２．２１２，
２２２，２３２を介して選択されたことをチャネル装置
へ通知する。
という〉１２はＣＨＮＲｌ３のチャネル装置番号で示さ
れるＲＱＡＲＩＩのビットに１が立っていると、ＣＨＮ
Ｒｌ３で示されたチャネル装置と、ＤＩＲＲ１５で示さ
れる方向に、データ転送を行なう。ＣＨＮＲｌ３のチャ
ネル装置番号で示されるＲＱＡＲＩＩのビットがＯであ
ると、他のチャネル装置がデータ転送を要求しているか
ＲＱＡＲＩＩを検査する。他のチャネル装置がデータ転
送を要求していた場合、ＣＨＮＲｌ３で示されるチャネ
ル装置を最優先とし、チャネル装置番号が増加する方向
へ優先順位を与えて、データ転送を行なうチャネル装置
を選択する。例えば、ＣＨＮＲｌ ３がＣ８Ｈ１７を示
しているときに、Ｃ８Ｈ１７がＲＱＡＲＩＩの対応する
ビットに１を設定していなかった場合、優先順位はＣ８
Ｈ１７、ＣＨＣ２２，ＣＨＤ２３．ＣＨＡ２０の順にな
る。ＰＥＮｌ２はデータ転送を行なうチャネル装置を選
択すると、そのチャネル装置へ信号線２０２．２１２，
２２２，２３２を介して選択されたことをチャネル装置
へ通知する。
データバッファ（以下ＤＢＵＦという）１０は４つのチ
ャネル装置ＣＨＡ２０．ＣＨＢ２１．ＣＨＣ２２，ＣＨ
Ｄ２３に転送するデータおよびチャネルから転送された
データを格納するバッファで、ＰＥＮ１２から信号線１
２１を介して通知される選択されたチャネル装置とのデ
ータ転送を、双方向バス１０１を介して行なう。
ャネル装置ＣＨＡ２０．ＣＨＢ２１．ＣＨＣ２２，ＣＨ
Ｄ２３に転送するデータおよびチャネルから転送された
データを格納するバッファで、ＰＥＮ１２から信号線１
２１を介して通知される選択されたチャネル装置とのデ
ータ転送を、双方向バス１０１を介して行なう。
このようにＣ）ＩＮＲ１３で示されたチャネル装置がデ
ータ転送を行えないときでも、他のチャネル装置とのデ
ータ転送を行なうことにより、双方向バス１０１および
ＤＢＵＰＩＯの転送能力を無駄なく制御することができ
る。また、最近のＬＳＩ技術では優先順位制御回路を構
成するハードウェア量は重大な問題点となりえない。
ータ転送を行えないときでも、他のチャネル装置とのデ
ータ転送を行なうことにより、双方向バス１０１および
ＤＢＵＰＩＯの転送能力を無駄なく制御することができ
る。また、最近のＬＳＩ技術では優先順位制御回路を構
成するハードウェア量は重大な問題点となりえない。
以上説明したように本発明は、選択されたチャネル装置
がデータ転送を行なわないときに、他のチャネル装置を
選択することにより、データ転送を効率よく行えるとい
う効果がある。
がデータ転送を行なわないときに、他のチャネル装置を
選択することにより、データ転送を効率よく行えるとい
う効果がある。
第１図は本発明の一実施例の構成を示すブロック図であ
る。 １０・・・データバッファ（ＤＢＵＦ）、１１・・・リ
クエスト受付レジスタ（ＲＱＡＲ）、１２・・・優先順
位制御回路（ＰＥＮ）、１．３・・・チャネル装置番号
レジスタ（ＣＨＮＲ）、１４・・・１加算回路、１５・
・・データ転送方向レジスタ＜ＤＩＲＲ）、２０・・・
チャネル装置（ＣＨＡ） 、２１・・・チャネル装置（
Ｃ）（Ｂ）、２２・・・チャネル装置（ＣＨＣ）、２３
・・・チャネル装置（ＣＨＤ）。
る。 １０・・・データバッファ（ＤＢＵＦ）、１１・・・リ
クエスト受付レジスタ（ＲＱＡＲ）、１２・・・優先順
位制御回路（ＰＥＮ）、１．３・・・チャネル装置番号
レジスタ（ＣＨＮＲ）、１４・・・１加算回路、１５・
・・データ転送方向レジスタ＜ＤＩＲＲ）、２０・・・
チャネル装置（ＣＨＡ） 、２１・・・チャネル装置（
Ｃ）（Ｂ）、２２・・・チャネル装置（ＣＨＣ）、２３
・・・チャネル装置（ＣＨＤ）。
Claims (1)
- 【特許請求の範囲】 複数のチャネル装置と、該複数のチャネル装置との間に
双方向データ転送路を共有し、前記複数のチャネル装置
を時分割に制御するデータ転送装置において、 前記複数のチャネル装置の中からデータ転送を行なうチ
ャネル装置を周期的に選択する第一の選択手段と、 該第一の選択手段により選択されたチャネル装置がデー
タ転送を要求していなかった場合、選択されていないチ
ャネル装置の中でデータ転送を要求しているチャネル装
置を選択する第二の選択手段と、 該第二の選択手段により選択されたチャネル装置が要求
していた方向にデータ転送を行う手段とを備えて成るこ
とを特徴とするデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20170889A JPH0363860A (ja) | 1989-08-02 | 1989-08-02 | データ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20170889A JPH0363860A (ja) | 1989-08-02 | 1989-08-02 | データ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0363860A true JPH0363860A (ja) | 1991-03-19 |
Family
ID=16445612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20170889A Pending JPH0363860A (ja) | 1989-08-02 | 1989-08-02 | データ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0363860A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007021087A (ja) * | 2005-07-21 | 2007-02-01 | Aloka Co Ltd | 水薬調剤装置及び調剤方法 |
-
1989
- 1989-08-02 JP JP20170889A patent/JPH0363860A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007021087A (ja) * | 2005-07-21 | 2007-02-01 | Aloka Co Ltd | 水薬調剤装置及び調剤方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4969120A (en) | Data processing system for time shared access to a time slotted bus | |
| JPH061458B2 (ja) | 共有母線のための分配仲裁装置および方法 | |
| EP1012734B1 (en) | Address translation in computer bus bridge devices | |
| KR100630071B1 (ko) | 다중 프로세서 환경에서의 ｄｍａ를 이용한 고속 데이터전송 방법 및 그 장치 | |
| JPH0363860A (ja) | データ転送装置 | |
| KR19980065464A (ko) | 직접 메모리 억세스 전송방법에 따른 타이밍 모드 선택장치 | |
| JPH02128250A (ja) | 情報処理装置のアクセス制御回路 | |
| KR100367084B1 (ko) | 실시간 고속의 데이터 처리용 디엠에이 제어기 및 제어방법 | |
| JPH04282938A (ja) | 通信制御装置 | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JPH02310759A (ja) | データ転送装置 | |
| JP2705955B2 (ja) | 並列情報処理装置 | |
| KR930022207A (ko) | 마스터/슬레이브 메모리 공유장치와 공유 제어방법 | |
| JP2000244585A (ja) | バスインタフェース回路 | |
| JPS62168257A (ja) | メモリを共用するマルチプロセツサシステム | |
| JP2666782B2 (ja) | 多重バス制御システム | |
| JPH0736374A (ja) | データリンクシステム | |
| JPS63231668A (ja) | 割込みキユ−制御方式 | |
| JP3457084B2 (ja) | パケットバス制御装置 | |
| JP2504528B2 (ja) | 主記憶制御装置間バス制御方式 | |
| JPH04274524A (ja) | プロセス間通信制御方式 | |
| JPS61120262A (ja) | メモリ間インテリジエントｄｍａ制御装置 | |
| JPS63311552A (ja) | バス制御装置 | |
| JPH08221106A (ja) | プログラマブルコントローラ | |
| JPS6243765A (ja) | プロセツサ間デ−タ転送方式 |