JPS63311552A - バス制御装置 - Google Patents
バス制御装置Info
- Publication number
- JPS63311552A JPS63311552A JP14997487A JP14997487A JPS63311552A JP S63311552 A JPS63311552 A JP S63311552A JP 14997487 A JP14997487 A JP 14997487A JP 14997487 A JP14997487 A JP 14997487A JP S63311552 A JPS63311552 A JP S63311552A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- priority
- processor
- user devices
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理装置に利用する。特に、バス制御装
置のバス使用権の制御に関する。
置のバス使用権の制御に関する。
本発明は一つのバスに複数のユーザ装置が接続され、そ
の優先順位を制御するバス制御装置において、 プロセッサから書き込み可能な制御レジスタを設け、こ
のレジスタにしたがって優先順位を書き換えることによ
り、 複数のユーザ装置のバス使用の優先順位をプロセッサ側
から容易に変更することができ、処理効率を高めること
ができるようにしたものである。
の優先順位を制御するバス制御装置において、 プロセッサから書き込み可能な制御レジスタを設け、こ
のレジスタにしたがって優先順位を書き換えることによ
り、 複数のユーザ装置のバス使用の優先順位をプロセッサ側
から容易に変更することができ、処理効率を高めること
ができるようにしたものである。
１つのバスに複数のユーザ装置が接続されていて、この
複数のユーザ装置からバスの使用要求が出される場合、
複数のユーザ装置の中から１つを選びそのユーザ装置に
バス使用を許可する制御が必要となる。
複数のユーザ装置からバスの使用要求が出される場合、
複数のユーザ装置の中から１つを選びそのユーザ装置に
バス使用を許可する制御が必要となる。
従来、上記のような制御は、バスシステム内にバスを制
御するバス制御装置を設け、各ユーザ装置からバス使用
を要求するためのバスリクエスト信号を送出し、バス制
御装置からはバス使用の許可を与えるためのバスアクノ
リッジ信号を各ユーザ装置へ送出する。バス制御装置は
複数のユーザ装置からバスリクエスト信号が送出される
とあらかじめ定められた優先順に従い、バスリクエスト
信号が送出された中から最も優先度の高いユーザ装置に
対するパスアクノリッジ信号を送出してバスの使用権を
与えていた。
御するバス制御装置を設け、各ユーザ装置からバス使用
を要求するためのバスリクエスト信号を送出し、バス制
御装置からはバス使用の許可を与えるためのバスアクノ
リッジ信号を各ユーザ装置へ送出する。バス制御装置は
複数のユーザ装置からバスリクエスト信号が送出される
とあらかじめ定められた優先順に従い、バスリクエスト
信号が送出された中から最も優先度の高いユーザ装置に
対するパスアクノリッジ信号を送出してバスの使用権を
与えていた。
上述したバス制御装置では、バスリクエストに対する優
先順位があらかじめ定められているためにプロセッサの
処理によってユーザ装置のバス使用の優先順位がかわる
場合、処理が効率よくできない欠点がある。
先順位があらかじめ定められているためにプロセッサの
処理によってユーザ装置のバス使用の優先順位がかわる
場合、処理が効率よくできない欠点がある。
本発明は、このような問題を解決して、複数のユーザ装
置のバス使用の優先順位を容易にかえることができ、処
理効率を高めることができる装置を提供することを目的
とする。
置のバス使用の優先順位を容易にかえることができ、処
理効率を高めることができる装置を提供することを目的
とする。
本発明は、プロセッサとの間にデータバスを介して接続
され、複数のユーザ装置との間にバスリクエストおよび
バスアクノリッジの信号線を介して接続され、複数のユ
ーザに対する接続の優先順位を設定する手段を備えたバ
ス制御装置において、上記優先順位を設定する手段は、
上記プロセッサにより書き換えられる制御レジスタと、
この制御レジスタにしたがって優先順位を設定する順位
判定回路とを備えたことを特徴とする。
され、複数のユーザ装置との間にバスリクエストおよび
バスアクノリッジの信号線を介して接続され、複数のユ
ーザに対する接続の優先順位を設定する手段を備えたバ
ス制御装置において、上記優先順位を設定する手段は、
上記プロセッサにより書き換えられる制御レジスタと、
この制御レジスタにしたがって優先順位を設定する順位
判定回路とを備えたことを特徴とする。
ユーザ装置がバスを使用する場合、バスを使用したユー
ザ装置からバス制御装置に対してバス使用を要求するバ
スリクエスト信号を送出した後、バス制御装置からバス
使用の許可を示すパスアクノリッジ信号を送出して、バ
スを使用できるようにする。
ザ装置からバス制御装置に対してバス使用を要求するバ
スリクエスト信号を送出した後、バス制御装置からバス
使用の許可を示すパスアクノリッジ信号を送出して、バ
スを使用できるようにする。
このとき、バスシステムのプロセッサからバス制御装置
の制御レジスタにデータの書き込みを行い、順位判定回
路が複数のユーザ装置のバス使用の優先順位を切り換え
ることによって、プロセッサの処理によりユーザ装置の
バス使用の優先順位が変更できる。これにより状況に対
応して効率よく処理を実行することができる。
の制御レジスタにデータの書き込みを行い、順位判定回
路が複数のユーザ装置のバス使用の優先順位を切り換え
ることによって、プロセッサの処理によりユーザ装置の
バス使用の優先順位が変更できる。これにより状況に対
応して効率よく処理を実行することができる。
次に本発明実施例バス制御装置について図面を参照して
説明する。図は本発明実施例バス制御装置の構成を示す
ブロック図である。本発明実施例バス制御装置は、プロ
セッサ１０と、ユーザ装置２０゜３０および４０と、バ
ス制御装置５０とを備え、このバス制御装置５０は、プ
ロセッサ１０からのデータを書き込み、バス使用の優先
順位を制御する制御レジスタ５１と、優先順位を判定し
、切り換える順位判定回路５２とを含む。制御レジスタ
５１はデータバス００１によってプロセッサ１０に接続
され、順位判定回路５２は各ユーザ装置２０．３０およ
び４０からのバスリクエスト信号線０２１．０３１．０
４１と、バスアクノリッジ信号線０２２．０３２．０４
２によってそれぞれ接続される。
説明する。図は本発明実施例バス制御装置の構成を示す
ブロック図である。本発明実施例バス制御装置は、プロ
セッサ１０と、ユーザ装置２０゜３０および４０と、バ
ス制御装置５０とを備え、このバス制御装置５０は、プ
ロセッサ１０からのデータを書き込み、バス使用の優先
順位を制御する制御レジスタ５１と、優先順位を判定し
、切り換える順位判定回路５２とを含む。制御レジスタ
５１はデータバス００１によってプロセッサ１０に接続
され、順位判定回路５２は各ユーザ装置２０．３０およ
び４０からのバスリクエスト信号線０２１．０３１．０
４１と、バスアクノリッジ信号線０２２．０３２．０４
２によってそれぞれ接続される。
仮に、ユーザ装置２０、ユーザ装置３０、ユーザ装置４
０の順に優先順位が高いものとする。各ユーザ装置２０
．３０および４０はバスを使用したい場合に各バスリク
エスト信号をバス制御装置５０に対して送出する。この
信号を受けたバス制御装置５０は、最も優先順位の高い
ユーザ装置２０にパスアクノリッジ信号を送出し、ユー
ザ装置２０がバスを使用することになる。
０の順に優先順位が高いものとする。各ユーザ装置２０
．３０および４０はバスを使用したい場合に各バスリク
エスト信号をバス制御装置５０に対して送出する。この
信号を受けたバス制御装置５０は、最も優先順位の高い
ユーザ装置２０にパスアクノリッジ信号を送出し、ユー
ザ装置２０がバスを使用することになる。
プロセッサ１０は処理により各ユーザ装置の優先順位が
かわるとバス制御装置５０の制御レジスタ５１に優先順
位を切り換えるためのデータを書き込み、順位判定回路
５２の優先順位が切り換わり、各ユーザ装置のバス使用
の優先順位をかえて処理を効率よく実行することができ
る。
かわるとバス制御装置５０の制御レジスタ５１に優先順
位を切り換えるためのデータを書き込み、順位判定回路
５２の優先順位が切り換わり、各ユーザ装置のバス使用
の優先順位をかえて処理を効率よく実行することができ
る。
以上説明したように本発明は、バス制御装置にプロセッ
サからの優先順位を切り換えるためのデータを書き込む
ことができる制御レジスタと、優先順位切り換え回路を
含む順位判定回路を備えることにより、複数のユーザ装
置のバス使用の優先順位をプロセッサの処理により容易
にかえることができ、処理を効率よく実行することがで
きる効果がある。
サからの優先順位を切り換えるためのデータを書き込む
ことができる制御レジスタと、優先順位切り換え回路を
含む順位判定回路を備えることにより、複数のユーザ装
置のバス使用の優先順位をプロセッサの処理により容易
にかえることができ、処理を効率よく実行することがで
きる効果がある。
図は本発明実施例バス制御装置の構成を示すブロック図
。 １０・・・プロセッサ、２０．３０．４０・・・ユーザ
装置、５０・・・バス制御装置、５１・・・制御レジス
タ、５２・・・順位判定回路、００１・・・データバス
、０２１．０３１．０４１・・・バスリクエスト信号線
、０２２．０３２．０４２・・・バスアクノリッジ信号
線。 特許出願人 日本電気株式会社 − 代理人 弁理士 井 出 直 孝 ゛・１、− Ｕ 実施例
。 １０・・・プロセッサ、２０．３０．４０・・・ユーザ
装置、５０・・・バス制御装置、５１・・・制御レジス
タ、５２・・・順位判定回路、００１・・・データバス
、０２１．０３１．０４１・・・バスリクエスト信号線
、０２２．０３２．０４２・・・バスアクノリッジ信号
線。 特許出願人 日本電気株式会社 − 代理人 弁理士 井 出 直 孝 ゛・１、− Ｕ 実施例
Claims (1)
- （１）プロセッサとの間にデータバスを介して接続され
、複数のユーザ装置との間にバスリクエストおよびバス
アクノリッジの信号線を介して接続され、複数のユーザ
に対する接続の優先順位を設定する手段を備えたバス制
御装置において、 上記優先順位を設定する手段は、 上記プロセッサにより書き換えられる制御レジスタと、 この制御レジスタにしたがって優先順位を設定する順位
判定回路と を備えたことを特徴とするバス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14997487A JPS63311552A (ja) | 1987-06-15 | 1987-06-15 | バス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14997487A JPS63311552A (ja) | 1987-06-15 | 1987-06-15 | バス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63311552A true JPS63311552A (ja) | 1988-12-20 |
Family
ID=15486696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14997487A Pending JPS63311552A (ja) | 1987-06-15 | 1987-06-15 | バス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63311552A (ja) |
-
1987
- 1987-06-15 JP JP14997487A patent/JPS63311552A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0383475A2 (en) | Shared resource arbitration | |
| KR920001552B1 (ko) | 다중 컴퓨터 시스템이 접속된 로컬 에어리어 네트워크 시스템 | |
| JPS60112164A (ja) | ダイナミツクに変更可能な割込み優先回路 | |
| JPS63311552A (ja) | バス制御装置 | |
| JPS594733B2 (ja) | キヨウツウバスセイギヨカイロ | |
| JP2737179B2 (ja) | バスシステム | |
| JPS6280753A (ja) | バス制御方式 | |
| JP2837698B2 (ja) | ダイレクト・メモリ・アクセス制御装置 | |
| JPH04282938A (ja) | 通信制御装置 | |
| JPH0363860A (ja) | データ転送装置 | |
| JPH01180059A (ja) | 情報処理装置 | |
| JPH04284550A (ja) | 共有メモリ制御方式 | |
| JPH04359353A (ja) | バス制御装置 | |
| JPH023851A (ja) | ダイレクトメモリアクセス装置 | |
| JPH05151154A (ja) | 情報処理装置 | |
| JPS59226920A (ja) | 優先順位付与回路 | |
| JPH02222058A (ja) | マルチプロセッサシステム | |
| JPS6258355A (ja) | 割込制御回路 | |
| JPH03240151A (ja) | データ転送制御方式 | |
| JPH054708B2 (ja) | ||
| JPS62152062A (ja) | 分散制御方式 | |
| JPS61264463A (ja) | バス制御方式 | |
| JPH02310759A (ja) | データ転送装置 | |
| JPS63245544A (ja) | 入出力制御装置 | |
| JPH02280257A (ja) | Ｄｍａ制御回路 |