JPS6243765A - プロセツサ間デ−タ転送方式 - Google Patents
プロセツサ間デ−タ転送方式Info
- Publication number
- JPS6243765A JPS6243765A JP18177585A JP18177585A JPS6243765A JP S6243765 A JPS6243765 A JP S6243765A JP 18177585 A JP18177585 A JP 18177585A JP 18177585 A JP18177585 A JP 18177585A JP S6243765 A JPS6243765 A JP S6243765A
- Authority
- JP
- Japan
- Prior art keywords
- data
- inter
- command
- memory
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、２重化されたプロセッサ、例えば時分割電子
交換機における２重化されたプロセッサ相互間のデータ
転送方式に係り、特に系間データ転送がプロセッサによ
っては行なわれないようにしたプロセッサ間データ転送
方式に関するものである。
交換機における２重化されたプロセッサ相互間のデータ
転送方式に係り、特に系間データ転送がプロセッサによ
っては行なわれないようにしたプロセッサ間データ転送
方式に関するものである。
これまでのプロセッサ間データ転送方式としては、例え
ば特開昭５４−１２２０５９号公報に示されているよう
に、プロセッサ間でデータの送受信が行なわれる度にソ
フトウェアによる制御が必要となっている。周期的な割
込みがあった場合はプロセッサは直接データ転送制御を
行なうようになっているわけである。しかしながら、ソ
フトウェアがメモリコピーを実施するために定期的に発
行していた制御オーダによるオーバー・ヘッドに関して
は考慮されていないものとかっている。
ば特開昭５４−１２２０５９号公報に示されているよう
に、プロセッサ間でデータの送受信が行なわれる度にソ
フトウェアによる制御が必要となっている。周期的な割
込みがあった場合はプロセッサは直接データ転送制御を
行なうようになっているわけである。しかしながら、ソ
フトウェアがメモリコピーを実施するために定期的に発
行していた制御オーダによるオーバー・ヘッドに関して
は考慮されていないものとかっている。
本発明の目的は、メモリコピーを実施するために定期的
に発行していた制御オーダによるオーバー・ヘッドをな
くシ、シかもソフトウェアの処理能力向上が図れるプロ
セッサ間データ転送方式を供するにある。
に発行していた制御オーダによるオーバー・ヘッドをな
くシ、シかもソフトウェアの処理能力向上が図れるプロ
セッサ間データ転送方式を供するにある。
この目的のため本発明は、ソフトウェアによるハードウ
ェアに対する初期設定時にプロセッサ間通信装置にデー
タ転送制御に関するコマンドを−旦設定した後は、その
プロセッサ間通信装置がそのコマンドにもとづき周期的
あるいは間欠的にデータ転送制御を行なうようにしたも
のである。
ェアに対する初期設定時にプロセッサ間通信装置にデー
タ転送制御に関するコマンドを−旦設定した後は、その
プロセッサ間通信装置がそのコマンドにもとづき周期的
あるいは間欠的にデータ転送制御を行なうようにしたも
のである。
以下、本発明を第１図から第６図により説明する。
先ず本発明に係る２重化プロセッサシステムについて説
明する。第１図はその一例でのシステム構成を示したも
のである。これによると１つの系はメモリ１、プロセッ
サ２、バス４および本発明に係るプロセッサ間通信装置
６より、また、他の系も同様にメモリ５、プロセッサ６
、バス８および本発明に係るプロセッサ間通信装置７よ
り構成されるようになっている。系間でのデータの転送
、例えばメモリ１からメモリ５へのデータ転送はプロセ
ッサ間通信装置３によってメモリ１から読み出されたデ
ータがバス４、プロセッサ間通信装置３、系間バス９、
プロセッサ間通信装置７、バス８を介しメモリ５に転送
記憶されることによって行なわれるものである。
明する。第１図はその一例でのシステム構成を示したも
のである。これによると１つの系はメモリ１、プロセッ
サ２、バス４および本発明に係るプロセッサ間通信装置
６より、また、他の系も同様にメモリ５、プロセッサ６
、バス８および本発明に係るプロセッサ間通信装置７よ
り構成されるようになっている。系間でのデータの転送
、例えばメモリ１からメモリ５へのデータ転送はプロセ
ッサ間通信装置３によってメモリ１から読み出されたデ
ータがバス４、プロセッサ間通信装置３、系間バス９、
プロセッサ間通信装置７、バス８を介しメモリ５に転送
記憶されることによって行なわれるものである。
第２図は本発明に係るプロセッサ間通信装置の一例での
構成を示したものである。これによるとメモリ１，５と
の間でデータの送受信を行なうメモリ間データ送受信回
路１０、プロセッサ２．６からのコマンドが設定される
コマンドバッファ１１、相手方プロセッサ間通信装置と
の間でデータ送受信を行なう系間データ送受信回路１２
およびコマンドを解析しデータの送受信を制御信号１５
によって制御する制御回路１３より構成されるようにな
っている。制御回路１３は具体的にはマイクロプロセッ
サとして構成される。なお、符号１４は内部データバス
である。
構成を示したものである。これによるとメモリ１，５と
の間でデータの送受信を行なうメモリ間データ送受信回
路１０、プロセッサ２．６からのコマンドが設定される
コマンドバッファ１１、相手方プロセッサ間通信装置と
の間でデータ送受信を行なう系間データ送受信回路１２
およびコマンドを解析しデータの送受信を制御信号１５
によって制御する制御回路１３より構成されるようにな
っている。制御回路１３は具体的にはマイクロプロセッ
サとして構成される。なお、符号１４は内部データバス
である。
さて、第６図はソフトウェアによるコマンド設定にもと
づくプロセッサ間通信装置の・・−ドウエア上での動作
を示したものである。これによりプロセッサ間通信装置
の動作を説明すれば、プロセッサ２はメモリ１に格納さ
れているソフトウェアに従い、ハードウェアに対する初
期設定時に自系のプロセッサ間通信装置３に他系に対す
るデータ受信要求のコマンドを設定するようになってい
る。
づくプロセッサ間通信装置の・・−ドウエア上での動作
を示したものである。これによりプロセッサ間通信装置
の動作を説明すれば、プロセッサ２はメモリ１に格納さ
れているソフトウェアに従い、ハードウェアに対する初
期設定時に自系のプロセッサ間通信装置３に他系に対す
るデータ受信要求のコマンドを設定するようになってい
る。
コマンドは具体的にはあるアドレス範囲内におけるメモ
リ内容を所定ワード数単位にブロック転送するといった
内容になっている。プロセッサ間通信装置３はそのコマ
ンドを解析したうえ自系のメモリ１よりデータを所定ワ
ード数分リードし、プロセッサ間通信装置３．７間の系
間パス９を介し他系のプロセッサ間通信装置７にデータ
を送信するところとなるものである。他系のプロセッサ
間通信装置７ではバス８を介しメモリ５にそのデータを
書込するものである。このような動作が周期的あるいは
間欠的に繰り返し実行されることによって、プロセッサ
間通信装置３は自系メモリ１の内容を他系へデータ転送
するわけである。
リ内容を所定ワード数単位にブロック転送するといった
内容になっている。プロセッサ間通信装置３はそのコマ
ンドを解析したうえ自系のメモリ１よりデータを所定ワ
ード数分リードし、プロセッサ間通信装置３．７間の系
間パス９を介し他系のプロセッサ間通信装置７にデータ
を送信するところとなるものである。他系のプロセッサ
間通信装置７ではバス８を介しメモリ５にそのデータを
書込するものである。このような動作が周期的あるいは
間欠的に繰り返し実行されることによって、プロセッサ
間通信装置３は自系メモリ１の内容を他系へデータ転送
するわけである。
このようにコマンドの設定をソフトウェアによるハード
ウェアの初期設定時にのみ１回行ない、以降はハードウ
ェアが自律的にコマンドバッファ内のコマンドを解析し
データ転送を実行する場合は、ソフトウェアのデータ転
送上での負担は少なくて済まされることから、その分そ
の処理能力向上が図れるものである。
ウェアの初期設定時にのみ１回行ない、以降はハードウ
ェアが自律的にコマンドバッファ内のコマンドを解析し
データ転送を実行する場合は、ソフトウェアのデータ転
送上での負担は少なくて済まされることから、その分そ
の処理能力向上が図れるものである。
以上説明したように本発明によれば、ソフトウェアによ
るプロセッサ間通信装置に対するコマンドを遂時発する
必要がなくなり、ソフトウェアによってハードウェアの
初期設定を行なうときにのみ発行すればよく、以降はノ
・−ドウエアが自律的にデータ転送動作を行なうことに
なる。即ち、ソフトウェアとノ・−ドウエアのオーバー
ヘッドがなくなり、ソフトウェアの処理能力向上が図れ
るものである。
るプロセッサ間通信装置に対するコマンドを遂時発する
必要がなくなり、ソフトウェアによってハードウェアの
初期設定を行なうときにのみ発行すればよく、以降はノ
・−ドウエアが自律的にデータ転送動作を行なうことに
なる。即ち、ソフトウェアとノ・−ドウエアのオーバー
ヘッドがなくなり、ソフトウェアの処理能力向上が図れ
るものである。
第１図は、本発明に係る２重化プロセッサシステムの一
例でのシステム構成を示す図、第２図は、その構成にお
けるプロセッサ間通信装置の一例での構成を示す図、第
３図は、その装置の動作を説明するための図である。 １．５・・・メモリ、２．６・・・プロセッサ、ろ、７
・・・プロセッサ間通信装置、９・・・系間パス。 −第１Ｌ２１ 丁３１２１
例でのシステム構成を示す図、第２図は、その構成にお
けるプロセッサ間通信装置の一例での構成を示す図、第
３図は、その装置の動作を説明するための図である。 １．５・・・メモリ、２．６・・・プロセッサ、ろ、７
・・・プロセッサ間通信装置、９・・・系間パス。 −第１Ｌ２１ 丁３１２１
Claims (1)
- ２重化されたプロセッサ相互間のデータ転送方式であっ
て、ソフトウェアによるハードウェアの初期設定時にプ
ロセッサからのコマンドを受信するその系対応のプロセ
ッサ間通信装置は、以降該コマンドにもとづきその系に
おけるメモリよりデータを周期的あるいは間欠的に読み
出す度に、該データを他系のメモリに該系対応のプロセ
ッサ間通信装置を介し転送記憶せしめることを特徴とす
るプロセッサ間データ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18177585A JPS6243765A (ja) | 1985-08-21 | 1985-08-21 | プロセツサ間デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18177585A JPS6243765A (ja) | 1985-08-21 | 1985-08-21 | プロセツサ間デ−タ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6243765A true JPS6243765A (ja) | 1987-02-25 |
Family
ID=16106664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18177585A Pending JPS6243765A (ja) | 1985-08-21 | 1985-08-21 | プロセツサ間デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6243765A (ja) |
-
1985
- 1985-08-21 JP JP18177585A patent/JPS6243765A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5093780A (en) | Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data | |
| KR930008039B1 (ko) | 인터페이스 회로 | |
| JPS63255759A (ja) | 制御システム | |
| JPS6243765A (ja) | プロセツサ間デ−タ転送方式 | |
| JPS6126706B2 (ja) | ||
| KR100252084B1 (ko) | 멀티 프로세스 시스템에서 데이터 라이트/리드 방법 및 데이터엑세스 장치 | |
| KR100225873B1 (ko) | 로봇제어기의 프로세서 사이의 동기통신방법 및 장치 | |
| JPS61134862A (ja) | Ｃｐｕウエイト時間制御方式 | |
| EP0781433B1 (en) | Bus assignment system for dsp processors | |
| JPH0253816B2 (ja) | ||
| JP2705955B2 (ja) | 並列情報処理装置 | |
| KR100253790B1 (ko) | 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법 | |
| JPH0236016B2 (ja) | ||
| SU1221656A1 (ru) | Многоканальное устройство управлени обменом информацией между ЭВМ | |
| JPH0113575B2 (ja) | ||
| JPS6242259A (ja) | プロセツサ間デ−タ転送方法 | |
| JPS58142465A (ja) | デ−タ転送・処理装置 | |
| JPH0363860A (ja) | データ転送装置 | |
| JPS60136853A (ja) | デ−タ転送方式 | |
| JPH0540516A (ja) | Ｎｃ装置通信システム及びｎｃ装置 | |
| JPS6345661A (ja) | バツフアメモリ回路 | |
| JPH0447433A (ja) | マルチプロセッサ制御方式 | |
| JPS62145345A (ja) | 直接メモリアクセス間隔制御方式 | |
| JPS6097461A (ja) | デ−タバス制御回路 | |
| JPS63257856A (ja) | シリアル通信方式 |