JPS58142465A

JPS58142465A - デ−タ転送・処理装置

Info

Publication number: JPS58142465A
Application number: JP2351782A
Authority: JP
Inventors: Masanao Obayashi; 大林　正直; Hitoshi Fushimi; 伏見　仁志; Seiichi Yasumoto; 精一安元; Masakazu Okada; 政和岡田; Takeshi Onuki; 大貫　健
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1982-02-18
Filing date: 1982-02-18
Publication date: 1983-08-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明はデータ転送・処理装置に関する。

従来の計算機と計算機とのデータ通信システムを第１図
に示す。計算機システムＩＩＡは。

ＣＰＵＩｏ、主メモリ２．内部パス３．データ入出力装
置４とより成る。計算機システムＩＩＢも同様１ｃ、Ｃ
ＰＵＩＢ　、主メモリ２Ｂ、内部パス３Ｂ。

データ入出力装置４Ｂとよ構成る。計算機システムＩＩ
ＡとＩＩＢとは通信インターフェース１０を介して接続
している。計算機システムＩＩＡと１１Ｂとは基本的に
同じ構成の故に、以下では計算機システムＩＩＡを中心
にして説明する。

主メモリ２Ｆｉ、受信データ格納Ｓ（バッファ）５．送
受信用プログラム格納部９．送受信用プログラム以外の
プログラム格納部８とより成る。データ入出力装置４は
受信データバッファ６、パラメータ格納用レジスタ７よ
り成る。今、計算機システムＩＩＢから計算機システム
ＩＩＡにデータを転送するものとすると、計算機システ
ムＩＩＢから送出されるデータは通信インターフェース
１０を介してバッファ６に到達し格納される。データ送
出に際しては、データ入出力装置４は。

ＣＰＵＩへ受信要求のための割込みを発生する。

ＣＰＵ１ｔｉ他の処理を実行していなければ、直ちに上
記割込みを受けつけ、或いは他の処理を実行中であれば
該他の処理の終了を待って上記割込みを受けつける。割
込みが受付けられ受信用ということで格納部９内の受信
データ処理プログラムが起動され、このプログラムによ
り主メモリ２内の受信データ格納ｆｆ１ｓ２０の存在と
特徴を示す該格納部２０の先頭アドレス及びデータカウ
ント量が。

データ入出力装置４内のパラメータ格納レジスタ７に書
込まれる。

人出力！１１４Ｆｉ、上記レジスタ７の内容である先頭
アドレスＤＡ及びデータカウントｔＤＣとをもとにバッ
ファ６内に格納されているデータ金主メモリ２内の受信
データ格納部５に転送し格納する。

第２図、第３図は受信時の処理経過を示す図である。特
に、第２図は受信データ処理プログラム以外のプログラ
ム、即ち、格納部８に格納されているプログラムが割込
み禁止状態で動いている場合でのデータ受信し走時の様
子を示している。即ち、今、送受信以外のタスク処理■
を行っている計算機に対して、相手計算機からのデータ
受信（要求）■があった場合、この要求■ｄタスク処理
■が終了するまで待たされる（待ち時間■）。

そして、タスク処理■の終了後、送受イキタスク■を実
行する。受信データ□が連続して大音に９２旧さ　　　
　ｊれてくる場合は、上記の割込み禁止時間により受　
　　　５信データ処理プログラムが動けないため、デー
タの受信ができない場合が増える欠点を待つ。まだ。

上記割込み禁止状態で受信データ処理プログラムが動け
ない時もデータを受信できるようデータ入出力装置４内
のバッファ６を十分に大きくすることもできるが、ノ・
−ドウエア量が壇太し、また上記割込み禁止時間は適用
システムにより異っているため、データ入出力装置４内
や受信データ用のバッファ６の蝋大量も指定できない。

第３図は、計算機関のデータの送受信の、タイムチャー
トを示す。相手系計算機（以下Ｂ系と称する）から自系
計算機（以下Ａ系と称する）Ｋデータを送信する際の様
子が第３図に示されている。

先ず、Ｂ系から送信のためのＡ系アクセス起動がなされ
割込みとしてＡ系に伝送される。Ａ系ではこの割込みを
受けつけＢ系からの起動に対してＡ系で受は入れ可能か
否かの判定処理を行う。この結果をＢ系に応答する。Ａ
系からの応答が送信受は許可であればＢ系はこの応答を
受けとり、データ送出の丸めの前処理セプログラム処理
として実行し、次いでデータをＡ系に送出する。冬系は
この送出データを受けとりデータ受信処理をプログラム
処理として実行し、データの受信そして格納を行う。Ａ
系は受信終了すると、その旨の応答ｔＢ系に送り、Ｂ系
はこの応答を受けと９．一連のデータ送出から受信に至
るプロセスが終了する。

この図から明らかなように、データを受１ぎするための
手順が決められて゛いるため、データを送受信するため
以外のプログラム処理負荷も大きなものとなっている。

本発明の目的Ｆｉ、プログラムの処理負荷の軽減をはか
つてなるデータ転送・処理装置を提供する−　ものであ
る。

本発明の要旨は、以下の通りである。データ人　　　−
出力装置が他計算機とのデータの送受信の実行を独自に
行うためにＤＭＡ方式を採用し、且つデータの送受信を
行うための必要な王メモリ上のデータ格納エリアブトレ
ス、及びデータ語数をシステムとしての立上げ時のみに
データ入出力装置内にセットする。これによって、従来
の如きデータ送受信アクセス時毎に送受信のためのパラ
メータを主メモリ上のプログラムにより入出力装置に送
出していたプロセスを省略できるため、プログラムの処
理負荷を軽減できる利点を持つ。更に、データの送受信
完了の報告Ｈ，ＤＭＡにより主メモリのポインタを書き
換えることによって行う。これＫよシ、プログラムの処
理負荷を上げることなく完了報告を実行できる。以下１
図面によシ本発明を絆述する。

第４図は本発明の計算機システムの構成及び計算機シス
テム間のインターフェースを示す図である。計算機シス
テム１１ＡＦｉ、ＣＰＵ１．送受信プログラム格納部１
４と共通連絡テーブル１３と送受信データ格納エリア５
とを少なくとも具えてなる主メモリ２．テーブル１３の
内容を取込み格納するバッファ（パラメータ格納用レジ
スタ）１２と入出力バッファ６とより成るデータ入出力
装置４より成る。計算機システムＩＩＢも同様Ｋ。

ＣＰｔＪＩＢ、主メモリ２Ｂ、入出力制＠装置４Ｂより
成る。両針算機システムＩＩＡとＩＩＢは通信インター
フェースによって接続している。以下の説明Ｆｉ、計算
機システム１１Ａｔ中心とするものであるが、計算機シ
ステムＩＩＢについても同様に成立つことは当然である
。

共通連絡テーブル１３は本実施例にとっての重要な構成
要素であり、主メモリの送受信データエリア５のブロッ
ク数、その各々のブロックの先頭アドレス、データカウ
ント、データの格納の有無を示すフラグなどで構成され
、主メモリ２とデータ入出力装置の共通連絡テーブルで
ある。バッファ１２はテーブル１３の内容を取込む。格
納部１４内の送受信プログラムは、データの送受信が完
了したか否かをチェックし、完了していたらその処理を
行う送受信プログラムである。

次に、第４図の主要部の細部構成、特に、主メ′モリ２
とデータ入出力装置１４との結合及びそれぞれの内部構
成を第５図に示す。主メモリ２内のデータ格納部５はブ
ロック単位に分割された複数個のデータバッファ１５よ
り成る。図では、データバッファ１５はその順位に従っ
て、ナー、す２．　　　　　に・・・・・・、◆ｎのｎ
個としている。

データ入出力装置４Ｉ／′ｉ、送受信バッファ６と共通
連絡テーブル格納用バッファ１２の他に、マイクロプロ
グラム制御部１６．内蔵タイマ１６Ａ１パスインターフ
エース回路２０、アドレスレジスタ１８．データレジス
タ１９１通信制御モジュール１７．共有内部バス１６Ｂ
、１６Ｃとより成る。

データ入出力装置４内の生死る動作はマイクロプログラ
ム制御部１６によるマイクロプログラム制御によって行
われる。

第６図は、共通連絡テーブル１２及び１３の受信の場合
の一構成例である。Ｐｌ・・・Ｐｌ・・・Ｐ、は。

受信エリアブロック番号ｉが、空きエリアかどうか管連
結する為に使用されるフラグであり１例えばＰｔ＝１な
ら、ｉ番目の受信データブロックエリアへ、受信データ
が入っている事を示し、Ｐ＋＝０なら上記エリアへ受信
データが入っていない事を示す。システム立ち上げ時Ｐ
、・・・Ｐ、＝０として、データ入出力装置が、データ
を相手計算機から受信して、上記受信データブロックエ
リアｉへＤＭλ転送完了する毎にＰｌを１とする。又、
主記憶装置内送受信プログラム１４は１本エリアＰｓを
定期的に零か否かをチェックし、Ｐｔ＝１であれば、ｉ
番目の受信データエリアへ受１ｇデータがセットされた
ことを知り、受信データの処理を行う。処理終了後、本
Ｐ１を０にし、空きエリアの連絡を行う。第７図は、主
記憶装置内送受信プログラムの処理フローの一例、第８
図は、データ入出力装置内マイクロプログラム制御部１
６の処理フローの一例である。以下％第４図、第５図。

第６図、第７図、第８図を用いて具体的動作を説明する
。

本データ処理システムが立ち上げられると、主記憶装置
内の共通連絡テーブル１２が作成される・即ち、第６図
において、受信用の共通連絡テーブルの作成について説
明する。受信データ格納エリアブロック１５のブロック
数ｎ１及び、各々のブロックの主記憶装置内アドレス、
及びそのエリアの長さ、そして、各ブロック対応の受信
データの有無を連絡するＰｌ・・・Ｐ、が零セットされ
る。即チ全エリア受信可能状態となる。本テーブルがセ
ットされると、データ入出力装置１４自身の下にデ−タ
送受信制御が行なわれる。以後、データを受信する場合
について説明する。データ入出力装置が立ち上げられる
と、第５図、第８図において。

次に受信すべきブロックエリア番号として１番を記憶す
る。その後、主記憶装置内共通連絡テーブル１３を、デ
ータ入出力装置内のテーブル１２へＤＭＡにて取り込む
。その後、次の受信エリアブロック番号対応のＰＩ　　
（立ち上げ時Ｆｉｉヨ１）が零か零でないか判定し、零
でない場合受信エリアブロック番号１のエリアを受信エ
リアとして、マイクロプログラム制御部１６から通信制
御モジュール１７へ受信要求指示がだされる。相手計算
機１１から、データを受信すると１通信制御モジュール
１６Ｆｉ受信データを送受信バックアロへ一時格納する
。１ブロツクの受信が完了すると通信制僑モジュール１
６から、マイクロプログラム制御部１６へ通知される。

１イクロプログラム制御部により送受信バッファ６内の
受信データが、主記憶装置１の送受信データ格納エリア
５内のブロック着号ｌのエリアへＤＭＡにより転送され
る。転送先アドレスは共通連絡テーブル１２内にある。

即ち、転送先アドレスをアドレスレジスタ１８へセット
し、受Ｍｆ−夕をデータレジレス１９ヘセツトし、イン
タフェース制御部１Ｎ１２０−＼Ｄ　Ｍ　Ａ　ｋ送喪求
を発行し、ハードウェアによるＤＭＡ転送が実行される
。受信語数分ＤＭＡが完了すると。

主記憶上のデータブロックエリア１５０１番へ受信デー
タが転送された事を主記憶装置内送受信プログラム１４
へ連絡する為、同様の手１ａｌｌでＤ　ＭＡにより主記
憶装置内共通連絡テーブル内Ｐ、を１とし、＋１受信ブ
ロツクのデータカウントエリアへ実際受信し九語数をセ
ットする。その後１次に受信すべきエリア番号として２
番を記憶する。以上の動作を１．２・・・１番、さらに
１番と連続的に受信する。一方、主記憶装置内送受信プ
ログラムは、一定周期、又は、相手計算機とのデータの
送受領の開始時間から一定周期で、第７図に応じて。

７、−１９゜エヶ７．ッ、オ、１ｏあ１，１７６　　　
賑１となっていれば、データを受信した串ｔｇｈし、　
　　　。

データ処理を行い、その後、データ受信ブロック番号に
対応し九Ｐ１を零とする。

又、第８図に示す如く、全受信ブロック１５が。

ビジィ（Ｂｕ！Ｉｙ）、即ち空き受信ブロックがないこ
とを示す共通連絡テーブル１２のＰ、からＰ、まで全て
ｌのときｔｉｍ相手計算機へＢｕｓｙ符号を送信スるよ
うマイクロプログラム制御部１６から通信制御モジュー
ル１７へ送信指令がだされ、相手計算機との間でデータ
転送の同期をとる１以上の動作、共通連絡テーブルは送
信の場合４同様に行うことができる。又、送信受信を同
時に制御する全二重方式についても本発明は適用するこ
とができる・本実施例によれば、第３図にて示される。従来方式では
必要とされるデータ送受信の為の前処理が不要であり、
又、送受信完了時のデータ入出力製置からの中央処理装
置への割込を一完全になくしてデータの送受信管行うｌ
ＩＫより、主記憶装置上のデータ処理プログラムと無関
係にデータの送受信が可能である。更に１本方式によれ
ば、送受信完了後のデータ処理終了しての共通連絡テー
ブルをクリアする事が、即１次の送受信要求を示してお
りより一層の計算機プログラムの処理負荷の軽減を可能
にしている。

不実施例は、２台の計算機関のデータ転送を扱ったが、
２台以上のマルチ計算機システムにも適用できる。

本発明によれば、計算機側の処理負荷の軽減をはかるこ
とができた。

【図面の簡単な説明】

第１図＃ｉ、従来方式の計算機システム構成、第２図は
割込み禁止状態説明図、第３図はデータ送受信説明図、
第４図は本発明を適用する計算機制御システムの一構成
例図、第５図は本発明の一実鳥例を示すブロック図、第
６図は本発明の共通連絡テーブルの一構成例図、第１図
は、主記憶装置内送受信プログラムの処理フローの一例
図、第８図はデータ入出力装置内マイクロプログラムの
処理フローの一例を示す図である。ｌ・・・中央処理装置、２・・・主メモリ、３・・・共
通入出力インターフェース、４・・・データ入出力装置
、５・・・送受信データ格納エリア、６・・・データ送
受信バッファ、１２・・・データ入出力装置内共通連絡
テーブル取込みエリア、１３・・・主記憶装置内共通連
絡テーブル、１４・・・送受信データ処理プログラム。１５・・・送受信エリアのブロック。代理人　弁理士　秋本正実 ′ｌ３２１２葛３０詰　５　日イ棒二＃１呼二ｉ−ぐ

Claims

【特許請求の範囲】

１、メインメモリとプロセッサとより成る第１の計算機
と、メインメモリとプロセッサとより成る第２の計算機
と、上記第１の計算機の入出力制御を行う第１の入出力
装置と、上記第２の計算機の入出力制御を行う第２の入
出力装置と、上記第１の入出力装置と第２の入出力装置
との間のデータ転送に介在するパスとを備え、データの
転送をブロック分割により行ってなるデータ転送・処理
装置に於いて、上記いずれか一方の計算機内のメモリの
ブロック分割に関する情報であるブロックの先頭アドレ
ス、データ容量、データ格納の有無を示すフラグとを各
ブロック単位に格納してなる第１の共通連絡テーブルを
上記一方の計算機内に具え、該共通連絡テーブルの内容
の転送を受けて格納する第２の共通連絡テーブルを上記
一方の計算機対応の入出力装置内に具え、該入出力装置
内にあっては該第２の共通連絡テーブルをモニタしなが
ら他方の入出力装置との間で上記パスを介してデータ転
送及び上記一方の計算機のメモリとの間でのＤＭＡによ
るデータ転送を行い且つ上記第１の共通管理テーブルの
データ格納の有無を示すフラグの書替えを行い、上記一
方の計算機のプロセッサは上記第１の共通管理テーブル
をモニタしながらデータ処理を行う構成となるデータ転
送・処理装置。