JPH0113793B2 - - Google Patents
Info
- Publication number
- JPH0113793B2 JPH0113793B2 JP57036928A JP3692882A JPH0113793B2 JP H0113793 B2 JPH0113793 B2 JP H0113793B2 JP 57036928 A JP57036928 A JP 57036928A JP 3692882 A JP3692882 A JP 3692882A JP H0113793 B2 JPH0113793 B2 JP H0113793B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- circuit
- circuits
- processors
- common bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004891 communication Methods 0.000 claims description 25
- 238000012545 processing Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
- H04Q3/54558—Redundancy, stand-by
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
【発明の詳細な説明】
本発明は電子交換器の中でも、特にマルチプロ
セツサにより機能分散と負荷分散を行う制御系を
有するものに関する。
セツサにより機能分散と負荷分散を行う制御系を
有するものに関する。
従来、電子交換機の制御系を単一プロセツサで
実現する場合、加入者回路、トランク回路扱者回
路等の端末回路毎に異なるインターフエイスを備
え、かつこれら端末の監視、制御に多くの処理時
間を必要とし、結果として比較的高速のプロセツ
サが必要である。
実現する場合、加入者回路、トランク回路扱者回
路等の端末回路毎に異なるインターフエイスを備
え、かつこれら端末の監視、制御に多くの処理時
間を必要とし、結果として比較的高速のプロセツ
サが必要である。
そこで本発明では加入者回路、トランク回路、
扱者回路等の交換機に接続される端末の回路にそ
れぞれプロセツサ〔以下下位プロセツサと称す〕
を付加し、これら下位プロセツサを全て同一のイ
ンターフエイス条件で更に上位の接続プロセツサ
とバスにより接続することにより、上位の接続プ
ロセツサから全て同一の物理的インターフエイス
から全て同一の物理的インターフエイス条件で下
位プロセツサとデータの授受を行い、端末回路の
監視制御等の入出力処理が行えるようにして、従
来の単一プロセツサのものに比べて、○イ下位プロ
セツサによる実時間処理の吸収により上位プロセ
ツサの負荷を軽減できる。○ロ上位プロセツサが全
端末回路を同一インターフエイス条件で監視制御
でき、特定の入力装置の処理を行わなくて済むた
め、全く同じ物理条件の上位プロセツサをさまざ
まな端末の接続処理に用いることができ、生産性
上の利点やＮ＋１の冗長構成が容易である等の信
頼性上の利点があるものであつて、以下本発明の
一実施例を図面に基づいて説明する。
扱者回路等の交換機に接続される端末の回路にそ
れぞれプロセツサ〔以下下位プロセツサと称す〕
を付加し、これら下位プロセツサを全て同一のイ
ンターフエイス条件で更に上位の接続プロセツサ
とバスにより接続することにより、上位の接続プ
ロセツサから全て同一の物理的インターフエイス
から全て同一の物理的インターフエイス条件で下
位プロセツサとデータの授受を行い、端末回路の
監視制御等の入出力処理が行えるようにして、従
来の単一プロセツサのものに比べて、○イ下位プロ
セツサによる実時間処理の吸収により上位プロセ
ツサの負荷を軽減できる。○ロ上位プロセツサが全
端末回路を同一インターフエイス条件で監視制御
でき、特定の入力装置の処理を行わなくて済むた
め、全く同じ物理条件の上位プロセツサをさまざ
まな端末の接続処理に用いることができ、生産性
上の利点やＮ＋１の冗長構成が容易である等の信
頼性上の利点があるものであつて、以下本発明の
一実施例を図面に基づいて説明する。
１は通話路スイツチで、加入者回路１28〜n28，
扱者回路１38〜n38，トランク回路１48〜n48と通
話路で接続されており、これらのうちの任意の通
話路相互をスイツチ制御回路２を通じて結ぶこと
ができる。この場合、通話路スイツチ制御回路２
は通話路制御プロセツサ３よりどの通話路とどの
通話路を結ぶかの指示が与えられその通話路の制
御を行つている。４は上位共通バスで、通話路制
御プロセツサ３と上位接続プロセツサ２１，３
１，４１とがそれぞれ上位バス通信制御回路１
０，２０，３０，４０を介して接続されており、
通話路制御プロセツサ３と上位接続プロセツサ２
１，３１，４１とは他の任意の上位接続プロセツ
サに対して上位共通バス４を介して通信できるよ
うに構成されている。但し、通話制御プロセツサ
３および上位接続プロセツサ２１，３１，４１が
同時に上位共通バス４を使用した場合には、共通
バス使用権調停回路５により使用権が調停され、
同時には唯一のものが上位共通バス４を使用して
送信できるよう構成されている。１26〜n26は電
話機で加入者線１27〜n27により前記加入者回路
１28〜n28にそれぞれ接続されており、加入者回
路１28〜n28に対するフツク監視、ダイアル計数、
各種キー、LED等の入出力処理や実時間性の厳
しい処理はそれぞれの加入者制御プロセツサ１25
〜n25により行われる。１36〜n36は扱者卓で、前
記扱者回路１38〜n38とそれぞれ扱者線１37〜n37
によつて接続されており、扱者回路１38〜n38に
対する各種キー、LED、デイスプレイ等の入出
力処理や実時間性の厳しい処理は扱者制御プロセ
ツサ１35〜n35により行われる。１47〜n47は局線
で、前記トランク回路１48〜n48にそれぞれ引き
込まれており、トランク回路１48〜n48に対する
着信監視、発呼信号制御、ダイアル計数、ダイア
ル送出などの入出力処理などの入出力処理や実時
間性の厳しい処理はトランク制御プロセツサ１45
〜n45により行われる。２３，３３，４３は下位
共通バスで、前記加入者制御プロセツサ１25〜
n25はそれぞれ下位共通バス通信制御回路１24〜
n24を介して下位共通バス２３に接続され、下位
共通バス２３は更に下位共通バス通信制御回路２
２を介して前記上位接続プロセツサ２１へ接続さ
れて、上位接続プロセツサ２１と任意の加入者制
御プロセツサ１25〜n25との間でデータの送受信
を行えるよう構成されている。また扱者制御プロ
セツサ１35〜n35はそれぞれ下位共通バス通信制
御回路１34〜n34を介して下位共通バス３３に接
続され、下位共通バス３３は更に下位共通バス通
信制御回路３２を介して上位接続プロセツサ３１
へ接続されて、上位接続プロセツサ３１と任意の
扱者制御プロセツサ１35〜n35との間でデータの
送受信が行えるよう構成されている。トランク制
御プロセツサ１45〜n45はそれぞれ下位共通バス
通信制御回路１44〜n44を介して下位共通バス４
３に接続され、下位共通バス４３は更に下位共通
バス通信制御回路４２を介して上位接続プロセツ
サ４１へ接続されて、上位接続プロセツサ４１と
任意のトランク制御プロセツサ１45〜n45との間
でデータの送受信が行えるよう構成されている。
扱者回路１38〜n38，トランク回路１48〜n48と通
話路で接続されており、これらのうちの任意の通
話路相互をスイツチ制御回路２を通じて結ぶこと
ができる。この場合、通話路スイツチ制御回路２
は通話路制御プロセツサ３よりどの通話路とどの
通話路を結ぶかの指示が与えられその通話路の制
御を行つている。４は上位共通バスで、通話路制
御プロセツサ３と上位接続プロセツサ２１，３
１，４１とがそれぞれ上位バス通信制御回路１
０，２０，３０，４０を介して接続されており、
通話路制御プロセツサ３と上位接続プロセツサ２
１，３１，４１とは他の任意の上位接続プロセツ
サに対して上位共通バス４を介して通信できるよ
うに構成されている。但し、通話制御プロセツサ
３および上位接続プロセツサ２１，３１，４１が
同時に上位共通バス４を使用した場合には、共通
バス使用権調停回路５により使用権が調停され、
同時には唯一のものが上位共通バス４を使用して
送信できるよう構成されている。１26〜n26は電
話機で加入者線１27〜n27により前記加入者回路
１28〜n28にそれぞれ接続されており、加入者回
路１28〜n28に対するフツク監視、ダイアル計数、
各種キー、LED等の入出力処理や実時間性の厳
しい処理はそれぞれの加入者制御プロセツサ１25
〜n25により行われる。１36〜n36は扱者卓で、前
記扱者回路１38〜n38とそれぞれ扱者線１37〜n37
によつて接続されており、扱者回路１38〜n38に
対する各種キー、LED、デイスプレイ等の入出
力処理や実時間性の厳しい処理は扱者制御プロセ
ツサ１35〜n35により行われる。１47〜n47は局線
で、前記トランク回路１48〜n48にそれぞれ引き
込まれており、トランク回路１48〜n48に対する
着信監視、発呼信号制御、ダイアル計数、ダイア
ル送出などの入出力処理などの入出力処理や実時
間性の厳しい処理はトランク制御プロセツサ１45
〜n45により行われる。２３，３３，４３は下位
共通バスで、前記加入者制御プロセツサ１25〜
n25はそれぞれ下位共通バス通信制御回路１24〜
n24を介して下位共通バス２３に接続され、下位
共通バス２３は更に下位共通バス通信制御回路２
２を介して前記上位接続プロセツサ２１へ接続さ
れて、上位接続プロセツサ２１と任意の加入者制
御プロセツサ１25〜n25との間でデータの送受信
を行えるよう構成されている。また扱者制御プロ
セツサ１35〜n35はそれぞれ下位共通バス通信制
御回路１34〜n34を介して下位共通バス３３に接
続され、下位共通バス３３は更に下位共通バス通
信制御回路３２を介して上位接続プロセツサ３１
へ接続されて、上位接続プロセツサ３１と任意の
扱者制御プロセツサ１35〜n35との間でデータの
送受信が行えるよう構成されている。トランク制
御プロセツサ１45〜n45はそれぞれ下位共通バス
通信制御回路１44〜n44を介して下位共通バス４
３に接続され、下位共通バス４３は更に下位共通
バス通信制御回路４２を介して上位接続プロセツ
サ４１へ接続されて、上位接続プロセツサ４１と
任意のトランク制御プロセツサ１45〜n45との間
でデータの送受信が行えるよう構成されている。
上記のような構成において、加入者回路１28〜
n28，扱者回路１38〜n38，トランク回路１48〜n48
からの入力信号を加入者制御プロセツサ１25〜
n25、扱者制御プロセツサ１35〜n35，トランク制
御プロセツサ１45〜n45の下位プロセツサでそれ
ぞれ検出し、各下位プロセツサがそれぞれ下位共
通バス２３，３３，４３を介して上位接続プロセ
ツサ２１，３１，４１へ検出情報を送信し、これ
を受信した上位接続プロセツサ２１，３１，４１
はそのメモリ回路２９，３９，４９に記憶された
該当端末回路の呼接続状態を読み出して次の処理
を判断し、上位共通バス４を使用して通話路制御
プロセツサ３へのデータを送信してトーントラン
ク６から出ている音をトーン供給線７と通話路ス
イツチ１を介して加入者回路１28〜n28，扱者回
路１38〜n38，トランク回路１48〜n48へ供給した
り、任意の端末回路と任意の端末回路間の通話路
を形成したり、あるいは他の上位プロセツサへデ
ータを送信する。このデータを受信した上位プロ
セツサはその下位共通バスにつながる下位プロセ
ツサが監視している端末回路の呼状態をそのメモ
リ回路より読み出して次に行うべき処理を判断
し、下位共通バスを介してのデータの送受信によ
り該当端末のLED、デイスプレイ、音などの制
御を行つたり、再び他の上位プロセツサへデータ
を送信するなどの処理を行う。このような各プロ
セツサの処理により呼接続が行われるが、各各の
上位接続プロセツサにその配下の端末の呼状態を
記憶し、端末間の接続では該当端末の上位接続プ
ロセツサ間のデータのやりとりにより処理が行わ
れるところに特徴がある。
n28，扱者回路１38〜n38，トランク回路１48〜n48
からの入力信号を加入者制御プロセツサ１25〜
n25、扱者制御プロセツサ１35〜n35，トランク制
御プロセツサ１45〜n45の下位プロセツサでそれ
ぞれ検出し、各下位プロセツサがそれぞれ下位共
通バス２３，３３，４３を介して上位接続プロセ
ツサ２１，３１，４１へ検出情報を送信し、これ
を受信した上位接続プロセツサ２１，３１，４１
はそのメモリ回路２９，３９，４９に記憶された
該当端末回路の呼接続状態を読み出して次の処理
を判断し、上位共通バス４を使用して通話路制御
プロセツサ３へのデータを送信してトーントラン
ク６から出ている音をトーン供給線７と通話路ス
イツチ１を介して加入者回路１28〜n28，扱者回
路１38〜n38，トランク回路１48〜n48へ供給した
り、任意の端末回路と任意の端末回路間の通話路
を形成したり、あるいは他の上位プロセツサへデ
ータを送信する。このデータを受信した上位プロ
セツサはその下位共通バスにつながる下位プロセ
ツサが監視している端末回路の呼状態をそのメモ
リ回路より読み出して次に行うべき処理を判断
し、下位共通バスを介してのデータの送受信によ
り該当端末のLED、デイスプレイ、音などの制
御を行つたり、再び他の上位プロセツサへデータ
を送信するなどの処理を行う。このような各プロ
セツサの処理により呼接続が行われるが、各各の
上位接続プロセツサにその配下の端末の呼状態を
記憶し、端末間の接続では該当端末の上位接続プ
ロセツサ間のデータのやりとりにより処理が行わ
れるところに特徴がある。
なお、上記実施例では下位共通バスに同種の下
位プロセツサが接続されたが、同一下位共通バス
に異なる種別の下位プロセツサを接続することも
可能である。また、上位接続プロセツサがそれぞ
れ１台ずつであつたが、これも複数台に拡張する
ことができる。更に、下位プロセツサとして加入
者回路、扱者回路、トランク回路を挙げて説明し
たが、その他のデータ端末等の端末回路用の下位
プロセツサを付加することもできる。
位プロセツサが接続されたが、同一下位共通バス
に異なる種別の下位プロセツサを接続することも
可能である。また、上位接続プロセツサがそれぞ
れ１台ずつであつたが、これも複数台に拡張する
ことができる。更に、下位プロセツサとして加入
者回路、扱者回路、トランク回路を挙げて説明し
たが、その他のデータ端末等の端末回路用の下位
プロセツサを付加することもできる。
以上説明のように本発明の電子交換機による
と、加入者回路、トランク回路、扱者回路等同系
の端末回路の少なくとも一端末回路に対し入出力
処理用プロセツサを設けると共に前記同系の１あ
るいは複数個のプロセツサに対し呼接続用メモリ
を有する接続プロセツサおよびこの接続プロセツ
サ間を接続するバス回路を設け、かつこのバス回
路に接続され通話路スイツチを制御して発呼、被
呼端末回路相互を結合させる通話路制御プロセツ
サを設けたため、次のような効果を奏する。
と、加入者回路、トランク回路、扱者回路等同系
の端末回路の少なくとも一端末回路に対し入出力
処理用プロセツサを設けると共に前記同系の１あ
るいは複数個のプロセツサに対し呼接続用メモリ
を有する接続プロセツサおよびこの接続プロセツ
サ間を接続するバス回路を設け、かつこのバス回
路に接続され通話路スイツチを制御して発呼、被
呼端末回路相互を結合させる通話路制御プロセツ
サを設けたため、次のような効果を奏する。
Γ 下位プロセツサ側で端末回路の入出力処理を
全て吸収し、全下位プロセツサを同一の下位共
通バスインタフエイスとすることにより、上位
接続プロセツサに全て同一のものを使用でき
る。そのため上位接続プロセツサのＮ＋１冗長
化が容易である。また製造上のメリツトがあ
る。
全て吸収し、全下位プロセツサを同一の下位共
通バスインタフエイスとすることにより、上位
接続プロセツサに全て同一のものを使用でき
る。そのため上位接続プロセツサのＮ＋１冗長
化が容易である。また製造上のメリツトがあ
る。
Γ 上位接続プロセツサを付加することにより更
に多くの端末を接続でき、ビルデイングブロツ
クが可能である。
に多くの端末を接続でき、ビルデイングブロツ
クが可能である。
Γ 下位プロセツサ側でさまざまな端末の多様性
を吸収でき、同一上位接続プロセツサを用いな
がら種々の端末を付加できる。
を吸収でき、同一上位接続プロセツサを用いな
がら種々の端末を付加できる。
Γ 実時間性の厳しい処理を下位プロセツサで吸
収するため、上位プロセツサの処理能力が向上
する。
収するため、上位プロセツサの処理能力が向上
する。
図面は本発明の電子交換機の一実施例の構成図
を示す。 １……通話路スイツチ、３……通話路制御プロ
セツサ、４……上位共通バス、２１，３１，４１
……上位接続プロセツサ、２２，３２，４２……
下位共通バス通信制御回路、２３，３３，４３…
…下位共通バス、２９，３９，４９……メモリ回
路、１24〜n24，１34〜n34，１44〜n44……下位共
通バス通信制御回路、１25〜n25……加入者制御
プロセツサ、１26〜n26……電話機、１28〜n28…
…加入者回路、１35〜n35……扱者制御プロセツ
サ、１36〜n36……扱者卓、１38〜n38……扱者回
路、１45〜n45……トランク制御プロセツサ、１48
〜n48……トランク回路。
を示す。 １……通話路スイツチ、３……通話路制御プロ
セツサ、４……上位共通バス、２１，３１，４１
……上位接続プロセツサ、２２，３２，４２……
下位共通バス通信制御回路、２３，３３，４３…
…下位共通バス、２９，３９，４９……メモリ回
路、１24〜n24，１34〜n34，１44〜n44……下位共
通バス通信制御回路、１25〜n25……加入者制御
プロセツサ、１26〜n26……電話機、１28〜n28…
…加入者回路、１35〜n35……扱者制御プロセツ
サ、１36〜n36……扱者卓、１38〜n38……扱者回
路、１45〜n45……トランク制御プロセツサ、１48
〜n48……トランク回路。
Claims (1)
- １ 加入者回路、トランク回路、扱者回路等同系
の端末回路の少なくとも一端末回路に対し入出力
処理用プロセツサを設けると共に前記同系の１あ
るいは複数個のプロセツサに対し呼接続用メモリ
を有する接続プロセツサおよびこの接続プロセツ
サ間を接続するバス回路を設け、かつこのバス回
路に接続され通話路スイツチを制御して発呼、被
呼端末回路相互を結合させる通話路制御プロセツ
サを設けた電子交換機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3692882A JPS58153481A (ja) | 1982-03-08 | 1982-03-08 | 電子交換機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3692882A JPS58153481A (ja) | 1982-03-08 | 1982-03-08 | 電子交換機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58153481A JPS58153481A (ja) | 1983-09-12 |
| JPH0113793B2 true JPH0113793B2 (ja) | 1989-03-08 |
Family
ID=12483412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3692882A Granted JPS58153481A (ja) | 1982-03-08 | 1982-03-08 | 電子交換機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58153481A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02141092A (ja) * | 1988-11-21 | 1990-05-30 | Sumitomo Electric Ind Ltd | 交換機および交換機網 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53142808A (en) * | 1977-05-19 | 1978-12-12 | Nec Corp | Control system for multiprocessor |
| JPS548906A (en) * | 1977-06-23 | 1979-01-23 | Nec Corp | Multi processor control system |
| JPS548905A (en) * | 1977-06-23 | 1979-01-23 | Nec Corp | Multi processor control system |
| JPS5480607A (en) * | 1977-12-09 | 1979-06-27 | Nec Corp | Decentralized control system of automatic exchanger |
-
1982
- 1982-03-08 JP JP3692882A patent/JPS58153481A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53142808A (en) * | 1977-05-19 | 1978-12-12 | Nec Corp | Control system for multiprocessor |
| JPS548906A (en) * | 1977-06-23 | 1979-01-23 | Nec Corp | Multi processor control system |
| JPS548905A (en) * | 1977-06-23 | 1979-01-23 | Nec Corp | Multi processor control system |
| JPS5480607A (en) * | 1977-12-09 | 1979-06-27 | Nec Corp | Decentralized control system of automatic exchanger |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58153481A (ja) | 1983-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4782512A (en) | Interfacing data units to a telephone line | |
| US4982325A (en) | Applications processor module for interfacing to a database system | |
| CA1264863A (en) | Transmit-secure non-blocking circuit-switched local area network | |
| JPH0113793B2 (ja) | ||
| CN1084705C (zh) | 电梯信号传送装置 | |
| JP2695819B2 (ja) | 電子式構内交換機 | |
| JPH0568049A (ja) | 優先伝送処理方式 | |
| JP2845442B2 (ja) | Ｄｓｓコンソール装置 | |
| KR950001517B1 (ko) | 패킷호 제어 프로세서의 이중화 패킷 버스 제어회로 | |
| JP2662555B2 (ja) | リンク方式の異なる異種端末間のリンク方法及び交換機 | |
| KR0181117B1 (ko) | 비-버스 입출력부에서 직접 메모리 접근부를 사용한 직렬통신 장치 | |
| JPH02143626A (ja) | 通信装置 | |
| JPS6077255A (ja) | 複数バス制御方式 | |
| SU402871A1 (ru) | Информационно-вычислительная система | |
| JPH04126427A (ja) | データ端末通信制御装置 | |
| JPH02185194A (ja) | スイッチ制御装置 | |
| JPS5815387A (ja) | 電話交換装置 | |
| JPS59186497A (ja) | 時分割交換機 | |
| JPS6336639A (ja) | デ−タ交換方式 | |
| JPH0447897A (ja) | 配線盤システム | |
| JPS61120596A (ja) | 電子交換機における信号制御装置 | |
| JPH03121641A (ja) | 電子交換システムの同報通信方式 | |
| JPS6215948A (ja) | 打ち合わせ通話制御方式 | |
| JPS614352A (ja) | システム監視試験方式 | |
| JPS63141429A (ja) | パケツト多重化装置 |