JPH08202645A

JPH08202645A - 入出力回路構造

Info

Publication number: JPH08202645A
Application number: JP7012271A
Authority: JP
Inventors: Kiyoshi Tsuchiyama; 浄之土山; Hideyuki Yamada; 秀行山田; Koichi Nakamura; 浩一中村
Original assignee: Mazda Motor Corp
Current assignee: Mazda Motor Corp
Priority date: 1995-01-30
Filing date: 1995-01-30
Publication date: 1996-08-09
Also published as: US5958021A

Abstract

(57)【要約】【目的】内部伝搬信号のための専用の内部信号入力部の
設置を要することなく、入出力処理部からの出力信号
を、外部入出力端子部に送出せず、内部伝搬信号として
入出力処理部に供給する動作を選択的に行えるようにす
る。【構成】入出力処理部２４からの出力信号を外部出力信
号路形成部３５に送出して外部入出力端子部２２に供給
される外部出力信号となす状態と入出力処理部２４から
の出力信号を内部信号路形成部３７に送出して内部伝搬
信号となす状態とをとるマルチプレクサ３１と、外部入
力信号路形成部３９を通じた外部入出力端子部２２から
の外部入力信号を入出力処理部２４への入力信号として
導出する状態と内部信号路形成部３７を通じた内部伝搬
信号を入出力処理部２４への入力信号として導出する状
態とをとるマルチプレクサ３２とを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、供給される入力信号に
所定の処理を施し、また、所定の処理が施された出力信
号を送出する入出力処理部と外部入出力端子部との間に
配され、外部入出力端子部からの外部入力信号を入出力
処理部に入力信号として供給するとともに、入出力処理
部からの出力信号を外部入出力端子部に外部出力信号と
して供給する入出力回路構造に関する。

【０００２】

【従来の技術】中央演算処理装置を備えたコンピュータ
・システムにあっては、例えば、中央演算処理装置に対
して複数の外部入出力端子部が設けられ、中央演算処理
装置と複数の外部入出力端子部との間に、中央演算処理
装置に対する入力信号及び中央演算処理装置からの出力
信号を扱う入出力処理部と、外部入出力端子部と入出力
処理部とを連結する入出力回路部とが配される。入出力
処理部は、中央演算処理装置による動作制御のもとで、
それに供給される入力信号に所定の処理を施して中央演
算処理装置に対する入力データを形成する動作，中央演
算処理装置からの出力データに所定の処理を施して出力
信号を形成してその出力信号を送出する動作等を行う。
また、入出力回路部は、外部入出力端子部からの外部入
力信号を入出力処理部に入力信号として供給する動作，
入出力処理部からの出力信号を外部入出力端子部に外部
出力信号として供給する動作等を行う。

【０００３】このようなコンピュータ・システムに用い
られる入出力回路部は、従来、例えば、図４に示される
如くに構成されている。図４に示される例は、外部入出
力端子部１１を伴って示されており、外部入出力端子部
１１からの外部入力信号ＳＩＰを入出力処理部へと導
く、入力バッファ部１２とラッチ部１３との直列接続で
成る入力信号路形成部、及び、入出力処理部からの出力
信号ＳＯＰを外部入出力端子部１１へと導く、ラッチ部
１４と出力バッファ部１５との直列接続で成る出力信号
路形成部を備えて構成されている。入力バッファ部１２
及び出力バッファ部１５の各々は、例えば、トライステ
ート・バッファ増幅器とされて、外部からの制御信号Ｃ
ＳＰに応じてオン状態とオフ状態とを選択的にとり、入
力バッファ部１２がオン状態をとるとき出力バッファ部
１５がオフ状態をとり、また、入力バッファ部１２がオ
フ状態をとるとき出力バッファ部１５がオン状態をと
る。

【０００４】そして、制御信号ＣＳＰに応じて入力バッ
ファ部１２がオン状態をとるとともに出力バッファ部１
５がオフ状態をとるもとで、外部入出力端子部１１から
の外部入力信号ＳＩＰが、入力バッファ部１２とラッチ
部１３との直列接続で成る入力信号路形成部を通じ、入
出力処理部に供給されるべき入力信号としてラッチ部１
３の出力端側に供給される。また、制御信号ＣＳＰに応
じて入力バッファ部１２がオフ状態をとるとともに出力
バッファ部１５がオン状態をとるもとで、入出力処理部
からの出力信号ＳＯＰが、ラッチ部１４と出力バッファ
部１５との直列接続で成る出力信号路形成部を通じ、出
力バッファ部１５により増幅された外部出力信号とし
て、外部入出力端子部１１に供給される。

【０００５】図５は、従来における入出力回路部の他の
例を示す。図５に示される例も外部入出力端子部１１を
伴って示されており、この図５に示される例は、図４に
示される例に備えられているものと同様な入力バッファ
部１２と出力バッファ部１５とに加えて、二個のマルチ
プレクサ１６及び１７とラッチ部１８とを備えて構成さ
れている。

【０００６】マルチプレクサ１６には二個の入力端と一
個の出力端とが設けられており、二個の入力端に入出力
処理部からの出力信号ＳＯＰと入力バッファ部１２を通
じた外部入出力端子部１１からの外部入力信号ＳＩＰと
が夫々供給される。マルチプレクサ１６は、外部からの
制御信号ＣＳＰにより出力バッファ部１５がオフ状態と
されるとき、そのときの制御信号ＣＳＰに応じて、その
出力端に入力バッファ部１２を通じた外部入出力端子部
１１からの外部入力信号ＳＩＰを導出する状態をとり、
また、外部からの制御信号ＣＳＰにより出力バッファ部
１５がオン状態とされるとき、そのときの制御信号ＣＳ
Ｐに応じて、その出力端に入出力処理部からの出力信号
ＳＯＰを導出する状態をとる。

【０００７】マルチプレクサ１７には一個の入力端と二
個の出力端とが設けられており、一個の入力端に、マル
チプレクサ１６の出力端に得られる出力信号ＳＯＰもし
くは外部入力信号ＳＩＰがラッチ部１８を通じて供給さ
れる。マルチプレクサ１７は、外部からの制御信号ＣＳ
Ｐにより出力バッファ部１５がオフ状態とされるとき、
そのときの制御信号ＣＳＰに応じて、二個の出力端のう
ちの一方に外部入力信号ＳＩＰを導出する状態をとり、
また、外部からの制御信号ＣＳＰにより出力バッファ部
１５がオン状態とされるとき、二個の出力端のうちの他
方に出力信号ＳＯＰを導出する状態をとる。

【０００８】そして、制御信号ＣＳＰに応じて入力バッ
ファ部１２がオン状態をとるとともに出力バッファ部１
５がオフ状態をとるもとで、外部入出力端子部１１から
の外部入力信号ＳＩＰが、入力バッファ部１２を通じて
マルチプレクサ１６の二個の入力端子のうちの一方に供
給されて、マルチプレクサ１６の出力端に導出され、ラ
ッチ部１８を経た後、マルチプレクサ１７の二個の出力
端のうちの一方から、入出力処理部に供給されるべき入
力信号として送出される。また、制御信号ＣＳＰに応じ
て入力バッファ部１２がオフ状態をとるとともに出力バ
ッファ部１５がオン状態をとるもとで、入出力処理部か
らの出力信号ＳＯＰが、マルチプレクサ１６の二個の入
力端子のうちの他方に供給されて、マルチプレクサ１６
の出力端に導出され、ラッチ部１８を経た後、マルチプ
レクサ１７の二個の出力端のうちの他方から出力バッフ
ァ部１５に供給され、出力バッファ部１５により増幅さ
れた外部出力信号として、外部入出力端子部１１に供給
される。

【０００９】

【発明が解決しようとする課題】前述の如くに、中央演
算処理装置と複数の外部入出力端子部との間に、中央演
算処理装置に対する入力信号及び中央演算処理装置から
の出力信号を扱う入出力処理部と、外部入出力端子部と
入出力処理部とを連結する入出力回路部とが配される構
成がとられるもとにおいては、外部入出力端子部からの
外部入力信号が入出力処理部に入力信号として供給され
る動作状態、及び、入出力処理部からの出力信号が外部
入出力端子部に外部出力信号として供給される動作状態
に加えて、入出力処理部からの出力信号が、再び入出力
処理部に戻る内部伝搬信号として、入出力処理部に供給
されることになる動作状態も、入出力処理部における信
号波形状態の点検等の観点から望まれるところとなる。

【００１０】しかしながら、例えば、上述の図４あるい
は図５に示される如くの、従来提案されている入出力回
路部にあっては、入出力処理部からの出力信号を再び入
出力処理部に戻る内部伝搬信号とするための信号路は形
成されず、従って、入出力処理部からの出力信号を、外
部入出力端子部に導出することなく、入出力処理部に供
給することはできない。そして、上述の図４あるいは図
５に示される如くの従来提案されている入出力回路部に
おいて、入出力処理部からの出力信号を、外部入出力端
子部に導出することなく、内部伝搬信号として入出力処
理部に供給できるようにするためには、内部伝搬信号の
ための専用の内部信号入力部を設けることが必要となっ
てしまう。

【００１１】斯かる点に鑑み、本発明は、外部入出力端
子部と入出力処理部との間に配されて、外部入出力端子
部からの外部入力信号を扱う回路部分及び入出力処理部
からの出力信号を扱う回路部分が巧みに利用されること
により、内部伝搬信号のための専用の内部信号入力部が
設けられることを要することなく、外部入出力端子部か
らの外部入力信号を入出力処理部に入力信号として供給
する動作状態，入出力処理部からの出力信号を外部入出
力端子部に外部出力信号として供給する動作状態、及
び、入出力処理部からの出力信号を内部伝搬信号として
入出力処理部に供給する動作状態のいずれをも、選択的
にとることができる入出力回路構造を提供することを目
的とする。

【００１２】

【課題を解決するための手段】上述の目的を達成すべ
く、本発明に係る入出力回路構造は、入出力処理部から
の出力信号が供給される入力端と第１及び第２の出力端
とを有した第１の信号選択部と、入出力処理部への入力
信号を導出する出力端と第１及び第２の入力端とを有し
た第２の信号選択部と、第１の信号選択部の第１の出力
端と外部入出力端子部とを連結する外部出力信号路形成
部と、第１の信号選択部の第２の出力端と第２の信号選
択部の第１の入力端とを連結する内部信号路形成部と、
外部入出力端子部と第２の信号選択部の第２の入力端と
を連結する外部入力信号路形成部とを備えて成り、第１
の信号選択部が、入出力処理部からの出力信号を外部出
力信号路形成部に送出して外部入出力端子部に供給され
る外部出力信号となす状態と、入出力処理部からの出力
信号を内部信号路形成部に送出して内部伝搬信号となす
状態と、を選択的にとるものとされ、また、第２の信号
選択部が、外部入力信号路形成部を通じた外部入力信号
を入出力処理部への入力信号として導出する状態と内部
信号路形成部を通じた内部伝搬信号を入出力処理部への
入力信号として導出する状態とを選択的にとるものとさ
れる。

【００１３】

【作用】上述の如くに構成される本発明に係る入出力回
路構造においては、第１の信号選択部が入出力処理部か
らの出力信号を外部出力信号路形成部に送出して外部入
出力端子部に供給される外部出力信号となす状態をとる
ことにより、入出力処理部からの出力信号を外部入出力
端子部に外部出力信号として供給する動作状態がとら
れ、また、第２の信号選択部が外部入力信号路形成部を
通じた外部入力信号を入出力処理部への入力信号として
導出する状態をとることにより、外部入出力端子部から
の外部入力信号を入出力処理部に入力信号として供給す
る動作状態がとられ、さらに、第１の信号選択部が入出
力処理部からの出力信号を内部信号路形成部に送出して
内部伝搬信号となす状態をとるとともに、第２の信号選
択部が内部信号路形成部を通じた内部伝搬信号を入出力
処理部への入力信号として導出する状態をとることによ
り、入出力処理部からの出力信号を内部伝搬信号として
入出力処理部に供給する動作状態がとられる。

【００１４】そして、これらの動作状態は、入出力処理
部からの出力信号を扱う回路部分及び外部入出力端子部
からの外部入力信号を扱う回路部分が、第１の信号選択
部，第２の信号選択部及び内部信号路形成部が設けられ
て巧みに利用されることにより、内部伝搬信号のための
専用の内部信号入力部が設けられることが不要とされる
もとで、選択的にとられることになる。

【００１５】

【実施例】図２は、本発明に係る入出力回路構造の一例
が適用される中央演算処理装置を備えたコンピュータ・
システムを示す。このコンピュータ・システムにあって
は、中央演算処理装置２１が備えられているとともに、
中央演算処理装置２１に対する複数の外部入出力端子部
２２が設けられている。そして、複数の外部入出力端子
部２２と中央演算処理装置２１との間に、入出力切換部
２３，入出力処理部２４及びデータメモリ部２５が配さ
れ、さらに、入出力切換部２３，入出力処理部２４及び
データメモリ部２５に対する動作制御を予め設定された
制御プログラムに従って行う動作命令送出部２６が設け
られている。

【００１６】動作命令送出部２６は、中央演算処理装置
２１からの制御信号ＣＵによる制御のもとに作動し、動
作命令信号ＣＭ，ＣＸ及びＣＺを送出し、それらをデー
タメモリ部２５，入出力処理部２４及び入出力切換部２
３に夫々供給する。入出力切換部２３は、動作命令送出
部２６からの動作命令信号ＣＺによる制御のもとに、複
数の外部入出力端子部２２のうちの選択されたものから
の外部入力信号を入出力処理部２４に入力信号として供
給する動作，入出力処理部２４からの出力信号を複数の
外部入出力端子部２２のうちの選択されたものに外部出
力信号として供給する動作等を行う。また、入出力処理
部２４は、動作命令送出部２６からの動作命令信号ＣＸ
による制御のもとに、入出力切換部２３から供給される
入力信号に所定の処理を施して中央演算処理装置２１に
対する入力データを形成し、それをデータメモリ部２５
に格納する動作，中央演算処理装置２１から送出されて
データメモリ部２５に格納された中央演算処理装置の出
力データに所定の処理を施して出力信号を形成し、それ
を入出力切換部２３に供給する動作等を行う。データメ
モリ部２５は、動作命令送出部２６からの動作命令信号
ＣＭによる制御のもとに作動する。

【００１７】このようなコンピュータ・システムにおい
て、本発明に係る入出力回路構造の一例が、複数の外部
入出力端子部２２の夫々に対応するものとされて入出力
切換部２３を構成すべく用いられる。従って、その際に
は、入出力切換部２３は、複数の外部入出力端子部２２
に夫々対応する複数の本発明に係る入出力回路構造の一
例を含んで構成されることになる。

【００１８】図１は、上述の図２に示されるコンピュー
タ・システムの入出力切換部２３を構成すべく用いられ
た本発明に係る入出力回路構造の一例を、それに対応す
る外部入出力端子部２２及び入出力処理部２４と共に示
す。この図１に示される本発明に係る入出力回路構造の
一例は、外部入出力端子部２２と入出力処理部２４との
間に配された入出力回路部３０を形成している。

【００１９】入出力処理部２４は、ｎ個（ｎは正整数）
の入出力処理回路４１を内蔵している。さらに、入出力
処理部２４には、ｎ個の入出力処理回路４１の夫々から
送出される出力選択制御信号ＣＯ１，ＣＯ２，・・・，
ＣＯｎが供給され、それらのうちの一つを選択し、出力
選択制御信号ＣＯとして送出するマルチプレクサ４２，
ｎ個の入出力処理回路４１の夫々から送出される出力信
号ＳＯ１，ＳＯ２，・・・，ＳＯｎが供給され、それら
のうちの一つを選択し、出力信号ＳＯとして送出するマ
ルチプレクサ４３，ｎ個の入出力処理回路４１の夫々に
入力信号を選択的に供給するマルチプレクサ４４、及
び、ｎ個の入出力処理回路４１の夫々から送出される入
力選択制御信号ＣＩ１，ＣＩ２，・・・，ＣＩｎが供給
され、それらのうちの一つを選択し、入力選択制御信号
ＣＩとして送出するマルチプレクサ４５が設けられてい
る。

【００２０】マルチプレクサ４２，４３，４４及び４５
には、動作命令送出部２６からの動作命令信号ＣＸに含
まれる選択指令信号ＣＣが供給される。そして、マルチ
プレクサ４２，４３及び４５は、出力選択制御信号Ｃ
Ｏ，出力信号ＳＯ及び入力選択制御信号ＣＩを夫々送出
する動作を選択指令信号ＣＣに応じて行い、また、マル
チプレクサ４４は、ｎ個の入出力処理回路４１の夫々に
入力信号を選択的に供給する動作を選択指令信号ＣＣに
応じて行う。

【００２１】本発明に係る入出力回路構造の一例が形成
する入出力回路部３０は、入出力処理部２４におけるマ
ルチプレクサ４３から送出される出力信号ＳＯが供給さ
れる入力端と第１及び第２の出力端とを有した第１の信
号選択部を形成するマルチプレクサ３１、及び、入出力
処理部２４におけるマルチプレクサ４４に供給される入
力信号を導出する出力端と第１及び第２の入力端とを有
した第２の信号選択部を形成するマルチプレクサ３２を
備えている。さらに、入出力回路部３０は、ラッチ部３
３と出力バッファ部３４とを含んで形成される、第１の
信号選択部を形成するマルチプレクサ３１の第１の出力
端と外部入出力端子部２２とを連結する外部出力信号路
形成部３５，ラッチ部３６を含んで形成される、第１の
信号選択部を形成するマルチプレクサ３１の第２の出力
端と第２の信号選択部を形成するマルチプレクサ３２の
第１の入力端とを連結する内部信号路形成部３７，入力
バッファ部３８を含んで形成される、外部入出力端子部
２２と第２の信号選択部を形成するマルチプレクサ３２
の第２の入力端とを連結する外部入力信号路形成部３
９、及び、第２の信号選択部を形成するマルチプレクサ
３２の出力端に接続され、マルチプレクサ３２から導出
される入力信号が供給されるラッチ部４０を備えてい
る。

【００２２】マルチプレクサ３１には入出力処理部２４
におけるマルチプレクサ４２から送出される出力選択制
御信号ＣＯが供給され、マルチプレクサ３１は、出力選
択制御信号ＣＯに応じて、その入力端に供給される出力
信号ＳＯを第１の出力端から外部出力信号路形成部３５
に送出して外部入出力端子部２２に供給される外部出力
信号となす状態と、出力信号ＳＯを第２の出力端から内
部信号路形成部３７に送出して内部伝搬信号となす状態
と、を選択的にとる。また、マルチプレクサ３２には入
出力処理部２４におけるマルチプレクサ４５から送出さ
れる入力選択制御信号ＣＩが供給され、マルチプレクサ
３２は、入力選択制御信号ＣＩに応じて、外部入力信号
路形成部３８を通じて第２の入力端に供給される外部入
出力端子部２２からの外部入力信号ＳＩを、入出力処理
部２４におけるマルチプレクサ４４に対する入力信号と
して導出する状態と、内部信号路形成部３７を通じて第
１の入力端に供給される内部伝搬信号とされた出力信号
ＳＯを、入出力処理部２４におけるマルチプレクサ４４
に対する入力信号として導出する状態と、を選択的にと
る。

【００２３】また、出力バッファ部３４及び入力バッフ
ァ部３８の夫々は、例えば、トライステート・バッファ
増幅回路により構成され、出力バッファ部３４及び入力
バッファ部３４に、動作命令送出部２６からの動作命令
信号ＣＺに含まれる入出力切換制御信号ＣＳが供給され
る。そして、出力バッファ部３４が、入出力切換制御信
号ＣＳに応じて、マルチプレクサ３１がその入力端に供
給される出力信号ＳＯを第１の出力端から外部出力信号
路形成部３５に送出して外部入出力端子部２２に供給さ
れる外部出力信号となす状態をとるとき、オン状態とな
って、それ以外のときオフ状態となり、また、入力バッ
ファ部３８が、入出力切換制御信号ＣＳに応じて、マル
チプレクサ３２が外部入力信号路形成部３９を通じて第
２の入力端に供給される外部入力信号ＳＩを入出力処理
部２４におけるマルチプレクサ４４に対する入力信号と
して導出する状態をとるとき、オン状態となって、それ
以外のときオフ状態となる。

【００２４】斯かるもとで、入出力回路部３０において
は、出力バッファ部３４が、入出力切換制御信号ＣＳに
応じてオン状態となるとともに、マルチプレクサ３１
が、入出力処理部２４におけるマルチプレクサ４２から
送出される出力選択制御信号ＣＯに応じて、その入力端
に供給される出力信号ＳＯを第１の出力端から外部出力
信号路形成部３５に送出して外部入出力端子部２２に供
給される外部出力信号となす動作を行う動作状態がとら
れる。それにより、入出力処理部２４におけるマルチプ
レクサ４３から送出された出力信号ＳＯが、外部出力信
号路形成部３５を通じ、出力バッファ部３４により増幅
されて、外部入出力端子部２２に外部出力信号として供
給される。

【００２５】また、入力バッファ部３８が、入出力切換
制御信号ＣＳに応じてオン状態となるとともに、マルチ
プレクサ３２が、入出力処理部２４におけるマルチプレ
クサ４５から送出される入力選択制御信号ＣＩに応じ
て、外部入力信号路形成部３９を通じて第２の入力端に
供給される外部入出力端子部２２からの外部入力信号Ｓ
Ｉを入出力処理部２４におけるマルチプレクサ４４に対
する入力信号として導出する動作を行う動作状態がとら
れる。それにより、外部入出力端子部２２からの外部入
力信号ＳＩが、外部入力信号路形成部３９を通じて入力
バッファ部３８により増幅され、ラッチ部４０を通じ
て、入出力処理部２４におけるマルチプレクサ４４に入
力信号として供給される。

【００２６】さらに、マルチプレクサ３１が、入出力処
理部２４におけるマルチプレクサ４２から送出される出
力選択制御信号ＣＯに応じて、その入力端に供給される
出力信号ＳＯを第２の出力端から内部信号路形成部３７
に送出して内部伝搬信号となす動作を行うとともに、マ
ルチプレクサ３２が、入出力処理部２４におけるマルチ
プレクサ４５から送出される入力選択制御信号ＣＩに応
じて、内部信号路形成部３７を通じて第１の入力端に供
給される内部伝搬信号とされた出力信号ＳＯを入出力処
理部２４におけるマルチプレクサ４４に対する入力信号
として導出する動作を行う動作状態がとられる。それに
より、入出力処理部２４におけるマルチプレクサ４３か
ら送出された出力信号ＳＯが、外部入出力端子部２２に
外部出力信号として供給されることなく、内部信号路形
成部３７を通じる内部伝搬信号とされ、ラッチ部４０を
通じて、入出力処理部２４におけるマルチプレクサ４４
に入力信号として供給される。

【００２７】図３は、上述の図２に示されるコンピュー
タ・システムの入出力切換部２３を構成すべく用いられ
た複数の本発明に係る入出力回路構造の一例を、それら
に夫々対応する複数の外部入出力端子部２２及び入出力
処理部２４と共に示す。この図３に示される複数の本発
明に係る入出力回路構造の一例は、ｍ個（ｍは正整数）
の外部入出力端子部２２と入出力処理部２４との間に配
され、各々が図１に示される入出力回路部３０と同様な
ものとされるｍ個の入出力回路部３０を形成している。
また、図３における入出力処理部２４も、図１に示され
る入出力処理部２４と同様なものとされる。

【００２８】図３に示される構成にあっては、入出力処
理部２４とｍ個の入出力回路部３０との間に、マルチプ
レクサ５１，５２，５３及び５４が配されている。マル
チプレクサ５１は、入出力処理部２４から送出される出
力選択制御信号ＣＯが供給され、その出力選択制御信号
ＣＯを、ｍ個の入出力回路部３０の夫々における第１の
信号選択部を形成するマルチプレクサ（３１）に選択供
給し、マルチプレクサ５２は、入出力処理部２４から送
出される出力信号ＳＯが供給され、その出力信号ＳＯ
を、ｍ個の入出力回路部３０の夫々における第１の信号
選択部を形成するマルチプレクサ（３１）の入力端に選
択供給し、マルチプレクサ５４は、入出力処理部２４か
ら送出される入力選択制御信号ＣＩが供給され、その入
力選択制御信号ＣＩを、ｍ個の入出力回路部３０の夫々
における第２の信号選択部を形成するマルチプレクサ
（３２）に選択供給する。さらに、マルチプレクサ５３
は、ｍ個の入出力回路部３０の夫々から、入出力処理部
２４に対する入力信号として送出される外部入力信号Ｓ
Ｉもしくは内部伝搬信号とされた出力信号ＳＯが供給さ
れ、それらの入力信号を選択して入出力処理部２４に供
給する。

【００２９】これらのマルチプレクサ５１，５２，５３
及び５４には、動作命令送出部２６からの動作命令信号
ＣＺに含まれる入出力回路選択信号ＣＰが供給される。
そして、マルチプレクサ５１，５２及び５４は、出力選
択制御信号ＣＯ，出力信号ＳＯ及び入力選択制御信号Ｃ
Ｉを夫々選択供給する動作を入出力回路選択信号ＣＰに
応じて行い、また、マルチプレクサ５３は、ｍ個の入出
力回路部３０の夫々からの入出力処理部２４に対する入
力信号を選択して入出力処理部２４に供給する動作を入
出力回路選択信号ＣＰに応じて行う。

【００３０】ｍ個の入出力回路部３０は、ｍ個の外部入
出力端子部２２に夫々接続されている。そして、ｍ個の
入出力回路部３０には、動作命令送出部２６からの動作
命令信号ＣＺに含まれる入出力切換制御信号ＣＳ１，Ｃ
Ｓ２，・・・，ＣＳｍが、夫々、出力バッファ部（３
４）及び入力バッファ部（３８）の両者に供給される。
それにより、図１に示される入出力回路部３０における
出力バッファ部３４及び入力バッファ部３８が入出力切
換制御信号ＣＳに応じてオン状態とオフ状態とを選択的
にとるのと同様にして、ｍ個の入出力回路部３０の各々
における出力バッファ部（３４）及び入力バッファ部
（３８）は、夫々、入出力切換制御信号ＣＳ１，ＣＳ
２，・・・，ＣＳｍに応じてオン状態とオフ状態とを選
択的にとる。

【００３１】このようなもとで、ｍ個の入出力回路部３
０の夫々は、入出力回路選択信号ＣＰに応じて、マルチ
プレクサ５１，５２及び５４からの出力選択制御信号Ｃ
Ｏ，出力信号ＳＯ及び入力選択制御信号ＣＩの選択供
給、及び、マルチプレクサ５３を通じての入出力処理部
２４に対する入力信号の供給がなされるとき、図１に示
される入出力回路部３０の場合と同様に動作し、それに
より、入出力処理部２４から送出された出力信号ＳＯ
が、外部出力信号路形成部（３５）を通じ、出力バッフ
ァ部（３４）により増幅されて、外部入出力端子部２２
に外部出力信号として供給される状態，外部入出力端子
部２２からの外部入力信号ＳＩが、外部入力信号路形成
部（３９）を通じて入力バッファ部（３８）により増幅
され、ラッチ部（４０）を通じて、入出力処理部２４に
入力信号として供給される状態、及び、入出力処理部２
４から送出された出力信号ＳＯが、外部入出力端子部２
２に外部出力信号として供給されることなく、内部信号
路形成部（３７）を通じる内部伝搬信号とされ、ラッチ
部（４０）を通じて、入出力処理部２４に入力信号とし
て供給される状態が、選択的にとられる。

【００３２】なお、上述の本発明に係る入出力回路構造
の一例が形成する入出力回路部３０にあっては、出力バ
ッファ部３４及び入力バッファ部３８の両者に、入出力
切換制御信号ＣＳもしくはＣＳ１，ＣＳ２，・・・，Ｃ
Ｓｍのうちのいずれかが供給されて、出力バッファ部３
４及び入力バッファ部３８の夫々が、入出力切換制御信
号ＣＳもしくはＣＳ１，ＣＳ２，・・・，ＣＳｍのうち
のいずれかに応じてオン状態とオフ状態とを選択的にと
るものとされているが、出力バッファ部３４及び入力バ
ッファ部３８のうちの出力バッファ部３４にのみ、入出
力切換制御信号ＣＳもしくはＣＳ１，ＣＳ２，・・・，
ＣＳｍのうちのいずれかが供給され、それにより、出力
バッファ部３４のみが、入出力切換制御信号ＣＳもしく
はＣＳ１，ＣＳ２，・・・，ＣＳｍのうちのいずれかに
応じてオン状態とオフ状態とを選択的にとるものとさ
れ、入力バッファ部３８は常時オン状態におかれるよう
になすこともできる。

【００３３】

【発明の効果】以上の説明から明らかな如くに、本発明
に係る入出力回路構造によれば、第１の信号選択部が入
出力処理部からの出力信号を外部出力信号路形成部に送
出して外部入出力端子部に供給される外部出力信号とな
す状態をとるもとでの、入出力処理部からの出力信号を
外部入出力端子部に外部出力信号として供給する動作状
態，第２の信号選択部が外部入力信号路形成部を通じた
外部入力信号を入出力処理部への入力信号として導出す
る状態をとるもとでの、外部入出力端子部からの外部入
力信号を入出力処理部に入力信号として供給する動作状
態、及び、第１の信号選択部が入出力処理部からの出力
信号を内部信号路形成部に送出して内部伝搬信号となす
状態をとるとともに、第２の信号選択部が内部信号路形
成部を通じた内部伝搬信号を入出力処理部への入力信号
として導出する状態をとるもとでの、入出力処理部から
の出力信号を内部伝搬信号として入出力処理部に供給す
る動作状態が選択的にとられ、しかも、各動作状態が、
入出力処理部からの出力信号を扱う回路部分及び外部入
出力端子部からの外部入力信号を扱う回路部分が、第１
の信号選択部，第２の信号選択部及び内部信号路形成部
が設けられて巧みに利用されることにより、内部伝搬信
号のための専用の内部信号入力部の設置が要されること
なく実現されることになる。

【図面の簡単な説明】

【図１】本発明に係る入出力回路構造の一例を、コンピ
ュータ・システムの入出力切換部を構成すべく用いられ
た状態をもって、対応する外部入出力端子部及び入出力
処理部と共に示すブロック構成図である。

【図２】本発明に係る入出力回路構造の一例が適用され
る中央演算処理装置を備えたコンピュータ・システムを
示すブロック構成図である。

【図３】複数の本発明に係る入出力回路構造の一例を、
コンピュータ・システムの入出力切換部を構成すべく用
いられた状態をもって、夫々対応する複数の外部入出力
端子部及び入出力処理部と共に示すブロック構成図であ
る。

【図４】従来における入出力回路部の一例を外部入出力
端子部と共に示すブロック構成図である。

【図５】従来における入出力回路部の他の例を外部入出
力端子部と共に示すブロック構成図である。

【符号の説明】

２１中央演算処理装置２２外部入出力端子部２３入出力切換部２４入出力処理部２５データメモリ部２６動作命令送出部３０入出力回路部３１，３２，４２，４３，４４，４５，５１，５２，５
３，５４マルチプレクサ３３，３６，４０ラッチ部３４出力バッファ部３５外部出力信号路形成部３７内部信号路形成部３８入力バッファ部３９外部入力信号路形成部４１入出力処理回路

Claims

【特許請求の範囲】

【請求項１】入出力処理部からの出力信号が供給される
入力端と第１及び第２の出力端とを有した第１の信号選
択部と、上記入出力処理部への入力信号を導出する出力端と第１
及び第２の入力端とを有した第２の信号選択部と、上記第１の信号選択部の第１の出力端と外部入出力端子
部とを連結する外部出力信号路形成部と、上記第１の信号選択部の第２の出力端と上記第２の信号
選択部の第１の入力端とを連結する内部信号路形成部
と、上記外部入出力端子部と上記第２の信号選択部の第２の
入力端とを連結する外部入力信号路形成部と、を備え、上記第１の信号選択部が、上記出力信号を上記外部出力
信号路形成部に送出して上記外部入出力端子部に供給さ
れる外部出力信号となす状態と上記出力信号を上記内部
信号路形成部に送出して内部伝搬信号となす状態とを選
択的にとり、また、上記第２の信号選択部が、上記外部
入力信号路形成部を通じた外部入力信号を上記入力信号
として導出する状態と上記内部信号路形成部を通じた上
記内部伝搬信号を上記入力信号として導出する状態とを
選択的にとること、を特徴とする入出力回路構造。
【請求項２】外部出力信号路形成部がラッチ部と出力バ
ッファ部とを含んで形成され、内部信号路形成部がラッ
チ部を含んで形成され、外部入力信号路形成部が入力バ
ッファ部を含んで形成されることを特徴とする請求項１
記載の入出力回路構造。
【請求項３】出力バッファ部が、第１の信号選択部が出
力信号を外部出力信号路形成部に送出して外部入出力端
子部に供給される外部出力信号となす状態をとるときオ
ン状態とされることを特徴とする請求項２記載の入出力
回路構造。
【請求項４】入力バッファ部が、第２の信号選択部が外
部入力信号路形成部を通じた外部入力信号を入力信号と
して導出する状態をとるときオン状態とされることを特
徴とする請求項２または３記載の入出力回路構造。
【請求項５】第１の信号選択部が、外部からの制御信号
に応じて、出力信号を外部出力信号路形成部に送出して
外部入出力端子部に供給される外部出力信号となす状態
と上記出力信号を内部信号路形成部に送出して内部伝搬
信号となす状態とを選択的にとる第１のマルチプレクサ
により形成され、第２の信号選択部が、外部からの制御
信号に応じて、外部入力信号路形成部を通じた外部入力
信号を入力信号として導出する状態と上記内部信号路形
成部を通じた上記内部伝搬信号を上記入力信号として導
出する状態とを選択的にとる第２のマルチプレクサによ
り形成されることを特徴とする請求項１記載の入出力回
路構造。
【請求項６】第２の信号選択部の出力端に接続され、該
第２の信号選択部から導出される入力信号が供給される
ラッチ部が設けられたことを特徴とする請求項１から請
求項５のいずれかに記載の入出力回路構造。