JPS6043550B2 - 通信回線制御装置 - Google Patents

通信回線制御装置

Info

Publication number
JPS6043550B2
JPS6043550B2 JP55151750A JP15175080A JPS6043550B2 JP S6043550 B2 JPS6043550 B2 JP S6043550B2 JP 55151750 A JP55151750 A JP 55151750A JP 15175080 A JP15175080 A JP 15175080A JP S6043550 B2 JPS6043550 B2 JP S6043550B2
Authority
JP
Japan
Prior art keywords
communication line
computer device
evaluation
computer
operational
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55151750A
Other languages
English (en)
Other versions
JPS5775345A (en
Inventor
利夫 古田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP55151750A priority Critical patent/JPS6043550B2/ja
Publication of JPS5775345A publication Critical patent/JPS5775345A/ja
Publication of JPS6043550B2 publication Critical patent/JPS6043550B2/ja
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356Indirect interconnection networks
    • G06F15/17368Indirect interconnection networks non hierarchical topologies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Computer And Data Communications (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

【発明の詳細な説明】 本発明は、情報処理装置に関する。
特に、3重系計算機運転方式により、信頼度を向上する
方式の改良に関するものである。 従来、極めて高度の
信頼度が要求される方式では、同一の計算機装置を3系
設け、このうち2系を並列運転し、残りの1系を待機系
とするものが知られている。
このような方式では、通常は運転中の2系で同一の処理
を行い、その一致を照合し、そのうちの1系に故障が発
生した場合には、待機中の1系と直ちに切換えて運用す
るように構成されている。 このような方式で、運用プ
ログラムの更新およびその評価(デバッグ)を行う必要
が発生すると、従来方式ではこの自由度が小さく、十分
なデバッグを行うことができない欠点がある。
例えば、この方式のサービスエリアの拡大、支店の増設
、あるいはサービス可能な品質の向上等が、運用開始後
に順次行われてゆくことがしばしばあり、このときには
、運用プログラムの更新(手直し)が必要である。 上
記のような方式では、従来、待機中の1系を用いて評価
を行つているが、これによつては、並列運転についての
評価を行うことは不可能であり、運転中の方式を停止す
る、あるいは、別の同種の装置を借用する等の方法によ
り評価を行う必要があつた。
本発明はこの点を改良するもので、並列運転を前提と
した運用プログラムの更新のために必要な評価を行なう
ときに、運用系のシステムの運用を中断させることなく
、並列運転を前提とした運用プログラムを並列運転によ
り評価することができ、運用プログラムを通常の運転形
態に準じた状態て評価することができる装置を提供する
ことを目的とする。
本発明は、運転中に、並列運転を一時的に1台の計算
機装置を切り離して単独運転とし、切り離した1台の装
置を待機中の1台と並列に接続して、待機系を並列状態
とし、この待機系を用いて並列運転に必要な評価を行う
ことができるように構成したものである。
本発明は、3重系計算機装置と複数の運用系通信回線
および複数の評価系通信回線とが接続された通信回線制
御装置において、上記運用系通信回線および上記評価系
通信回線を上記3重系計算機装置のいずれに切換接続さ
せるかを指示するための通信回線切換指示回路と、上記
3重系計算機装置の各送信データと上記運用系通信回線
または上記評価系通信回線との接続を行うマトリックス
回路と、上記運用系通信回線からの受信データを上記3
重系計算機装置に同時に受信させるための分岐回路とを
含む制御ユニットが上記運用系回線および上記評価系回
線の各々に対応して設けられ、上記各制御ユニットが3
重系計算機装置のいずれの制御を受けるかを指示する制
御切換回路を備えたことを特徴とする。
本発明の一実施例を図面に基づいて説明する。
図は本発明一実施例の要部回路構成図てある。図は大き
く分けて、計算機装置1〜3からなる3重系計算機装置
5とn組の運用系通信回線61〜6。とn組の評価系通
信回線71〜7nとこれらの中間に配置された本発明の
特徴てある通信回線制御装置8とて構成されている。こ
の通信回線制御装置8には、上記運用系通信回線61〜
6nおよび上記評価系通信回線71〜7nにそれぞれ対
応して設けられたn組の制御ユニット101〜10nと
、1個の制御切換回路11とが設けられている。
ここでは、各制御ユニット101〜10nは同一の構成
であるため制御ユニット101のみの構成を説明する。
すなわち、計算機装置1〜3と制御切換回路11とは切
換制御ライン13〜15でそれぞれ接続.されている。
この制御切換回路11の出力は制御ユニット101内の
通信回線切換指示回路161に導かれている。この通信
回線切換指示回路161の出力は送信データ切換用のマ
トリクス回路171の制御信号端子に導かれている。こ
のマトリクス回路171は電子スイッチ18〜23から
なり、、電子スイッチ18〜20は計算機装置1〜3の
送信データSDを運用系通信回線61切換接続するため
のスイッチとして、電子スイッチ21〜23は計算機装
置1〜3の送信デーく夕SDを評価系通信回線71に切
換接続するためのスイッチとして設けられている。
また、運用系通信回線61からの受信データRDは制御
ユニット101内の受信データ分岐用の分岐回路241
に導かれている。この分岐回路241には3個の増幅器
が設けられており、この出力は計算機装置1〜3にそれ
ぞれ導かれている。他の制御ユニット102〜10nも
同一構成であり、図には制御ユニット10nにnの添字
をもつて示してある。
このような回路構成で、いまこの制御切換回路11が計
算機装置1からの切換制御を受け入れるように制御され
ており、これが各制御ユニット1ノ01〜10nに通信
回線切換信号を送出するように設定されている状態から
、計算機装置2が各制御ユニット101〜10nに通信
回線切換信号を送出するようにするためには、計算機装
置2から制御切換回路11に強制的に自系すなわち計算
機・装置2の切換制御を受け入れるという切換制御ライ
ンの切換を行つた後に、計算機装置2から各制御ユニッ
ト101〜10nに通信回線切換信号を送る手順となる
これは、計算機装置2の代りに計算機装置3または再び
計算機装置1に移行する・場合も同様である。ここで、
通常時の動作を説明する。
計算機装置5が通常の運用形態で並列運転しており、計
算機装置1が運用のマスター系計算機装置で、計算機装
置2が運用のスレーブ系計算機装置であるとする。この
ときには、計算機装置1から制御切換回路11を強制的
に切換制御ライン13を介して切換制御する。後に、計
算機装置1から各制御ユニット101〜10n内の通信
回線切換指示回路161〜16nに運用系通信回線61
〜6nへの送信データSDは計算機装置1からの送信デ
ータSDを送出するように指示する。通信回線切換指示
回路161〜16nからはマトリクス回路171〜17
nへ、運用系通信回線61〜6nへの送信データSDを
計算機装置1からの送信データSDとするように電子ス
イッチ18を制御する制御信号が送出される。このよう
にすれば、運用形態で並列運転している計算機装置1お
よび2には運用系通信回線61〜6nからの受信データ
RDが、受信データ用の分岐回路241〜24nにより
同時に受信され、運用系通信回線61〜6nへの送信デ
ータSDは運用のマスター系計算機装置1からの送信デ
ータSDが送出されることになる。このように計算機装
置1および2による運用形態での並列運転が行われる。
次に、運用プログラムの更新のために必要な評価を実施
するため、運用系を単独運転し、評価系を並列運転する
本発明の特徴ある動作を説明する。
このときには、計算機装置1が運用のマスター系計算機
装置、計算機装置2が評価のマスター系計算機装置、計
算機装置3が評価のスレーブ系計算機装置に移行する。
この場合には、はじめに、計算機装置1からの運用系通
信回線61〜6。に対する通信回線切換制御が行われ、
計算機装置1が制御切換回路11により運用の単独運転
に移行する。次に、計算機装置2が評価系のマスター系
計算機装置として計算機装置3が評価のスレーブ系計算
機装置として立上がる。
計算機装置2は制御切換回路11を強制的に切換制御ラ
イン14に切換制御する。計算機装置2から、例えば運
用系通信回線61を評価したときには、制御ユニット1
01内の通信回線切換指示回路161に、評価系通信回
線71への送信データSDは計算機装置2からの送信デ
ータSDを送出するように指示する。これにより、通信
回線切換指示回路161からマトリクス回路171へ評
価系通信回線71への送信データSDは計算機装置2か
らの送信データSDを送出するように電子スイッチ22
を制御する制御信号が送出される。計算機装置2および
3には、運用系通信回線61からの受信データRDが分
岐回路241により同時に受信される。また評価系通信
回線71への送信データSDは評価のマスター系計算機
装置2からの送信データSDがマトリクス回路171を
介して送出されることになる。他の運用系通信回線62
〜6nを評価したい場合にも、この運用系通信回線61
を評価する場合と同様の手順で行われる。このように、
簡単な方法て計算機装置1を使用した単独運転による運
用を全く減少かつ中断することなく、計算機装置2およ
び3を使用した評価形態の並列運転が可能となる。なお
上記例では単独運用のマスター系計算機装置が計算機装
置1で、評価のマスター系計算機装置が計算機装置2、
および評価のスレーブ系計算機装置が計算機装置3であ
る場合を説明してきたが、3重系計算機装置5のいずれ
の計算機装置1〜3も、単独運用によるマスター系計算
機装置とし、残りの計算機システムを評価のマスター系
ま゛たはスレーブ系計算機装置として本発明を実施する
ことも可能である。
本発明は以上説明したように、通信回線制御装置内に、
3重系計算機装置の送信データを運用系通信回線または
評価系通信回線に切換接続するマトリクス回路と運用系
通信回線の受信データを3重系計算機装置に同時に与え
る分岐回路とを設けることとした。
したがつて、並列運転を前提とした運用プログラムの更
新のために必要な評価を行うときに、運用系の動作を減
少かつ中断することなく評価系を並列運転とすることが
でき、通常の運用形態と同様な評価を行うことができる
しかも、このための装置も複雑とならず、コストも低廉
とすることができる等の効果を有する。
【図面の簡単な説明】
図は本発明一実施例の要部ブロック構成図。 1〜3・・・計算機装置、5・・・3重系計算機装置、
61〜6n・・・運用系通信回線、71〜7n・・・評
価系通信回線、8・・・通信回線制御装置、101〜1
0。

Claims (1)

    【特許請求の範囲】
  1. 1 3重系計算機装置と複数の運用系通信回線および複
    数の評価系通信回線とが接続された通信回線制御装置に
    おいて、上記運用系通信回線および上記評価系通信回線
    を上記3重系計算機装置のいずれに切換接続させるかを
    指示するための通信回線切換指示回線と、上記3重系計
    算機装置の各送信データと上記運用系通信回線または上
    記評価系通信回線との接続を行うマトリックス回路と、
    上記運用系通信回線からの受信データを上記3重系計算
    機装置に同時に受信させるための分岐回路とを含む制御
    ユニットが上記運用系回線および上記評価系回線の各々
    に対応して設けられ、上記各制御ユニットが3重系計算
    機装置のいずれの制御を受けるかを指示する制御切換回
    路を備えたことを特徴とする通信回線制御装置。
JP55151750A 1980-10-28 1980-10-28 通信回線制御装置 Expired JPS6043550B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55151750A JPS6043550B2 (ja) 1980-10-28 1980-10-28 通信回線制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55151750A JPS6043550B2 (ja) 1980-10-28 1980-10-28 通信回線制御装置

Publications (2)

Publication Number Publication Date
JPS5775345A JPS5775345A (en) 1982-05-11
JPS6043550B2 true JPS6043550B2 (ja) 1985-09-28

Family

ID=15525462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55151750A Expired JPS6043550B2 (ja) 1980-10-28 1980-10-28 通信回線制御装置

Country Status (1)

Country Link
JP (1) JPS6043550B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4622667A (en) * 1984-11-27 1986-11-11 Sperry Corporation Digital fail operational automatic flight control system utilizing redundant dissimilar data processing
US5544077A (en) * 1994-01-19 1996-08-06 International Business Machines Corporation High availability data processing system and method using finite state machines

Also Published As

Publication number Publication date
JPS5775345A (en) 1982-05-11

Similar Documents

Publication Publication Date Title
JPS6043550B2 (ja) 通信回線制御装置
JPH02281821A (ja) 負荷制御システム
JPH04286239A (ja) 通信装置
JP3595139B2 (ja) 制御プログラム試運転補助装置及び制御プログラム試運転方法
JP3149047B2 (ja) 二重化データ処理装置
KR100533135B1 (ko) 분산 통신 시스템에서 원격 전원 제어방법 및 장치
CN100394704C (zh) 冗余备份控制系统及接口板电源控制方法
KR200214405Y1 (ko) 중계시스템의 입력신호 바이패스 장치
JPH08202645A (ja) 入出力回路構造
JPH0563802A (ja) 交換機の二重化装置
JP2663489B2 (ja) 電源制御装置
JP2969748B2 (ja) インタフェース制御方式
JPH0637910A (ja) No7信号リンク制御装置の予備切替方式
JPH04275723A (ja) 1:1回線切替装置
JPS6069721A (ja) 電源制御インタフェ−ス方式
JPH05197662A (ja) 情報処理装置
JPS59188244A (ja) 系切替え方式
JPH06152698A (ja) 装置間の選択接続制御方式
JP2000261871A (ja) 通信装置
JPH01268336A (ja) 回線接続確認方式
JPH0653944A (ja) 回線切替制御方式
JPH06282519A (ja) 構成変更方式
JPH04262675A (ja) シリアル通信装置
JPH04150442A (ja) インタフェース試験方式
JPH0622357A (ja) ディジタル構内交換機システム