JPS61204757A - プロセツサ間通信方式 - Google Patents
プロセツサ間通信方式Info
- Publication number
- JPS61204757A JPS61204757A JP4357985A JP4357985A JPS61204757A JP S61204757 A JPS61204757 A JP S61204757A JP 4357985 A JP4357985 A JP 4357985A JP 4357985 A JP4357985 A JP 4357985A JP S61204757 A JPS61204757 A JP S61204757A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- data
- common memory
- master processor
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、１つのマスタプロセ、すと複数のスレーブ
プロセッサ間の通信方式に関する。
プロセッサ間の通信方式に関する。
（従来の技術）
従来、例えば特開昭５３−３４４４２号公報に記載され
ているように、処理速度の向上、信頼性の向上等の見地
から複数のプロセッサを用いるマルチプロセッサ方式が
用いられている。このマルチプロセッサ方式には、例え
ばバス結合方式やリンメ状ネットワーク方式等、複数の
構成法が提案されている。
ているように、処理速度の向上、信頼性の向上等の見地
から複数のプロセッサを用いるマルチプロセッサ方式が
用いられている。このマルチプロセッサ方式には、例え
ばバス結合方式やリンメ状ネットワーク方式等、複数の
構成法が提案されている。
このようなマルチプロセッサ方式のうち、特に１つのプ
ロセッサをマスタプロセッサとし残りをスレーブプロセ
ッサとして動作させる構成において、マスタプロセッサ
とスレーブプロセッサ間でデータの送受信を行なう場合
、従来のプロセッサ間通信方式によれば、マスタグロセ
、すはｒ−タ送信要求からスレーブプロセッサにデータ
を送信完了するまでの間、及びスレーブプロセッサから
データを受信完了するまでの間、データの送受信処理の
ための制御を専ら行なう構成であった。
ロセッサをマスタプロセッサとし残りをスレーブプロセ
ッサとして動作させる構成において、マスタプロセッサ
とスレーブプロセッサ間でデータの送受信を行なう場合
、従来のプロセッサ間通信方式によれば、マスタグロセ
、すはｒ−タ送信要求からスレーブプロセッサにデータ
を送信完了するまでの間、及びスレーブプロセッサから
データを受信完了するまでの間、データの送受信処理の
ための制御を専ら行なう構成であった。
（発明が解決しようとする問題点）
しかしながら、上記従来のプロセッサ間通信方式によれ
ば、マスタプロセッサとスレーブプロセッサ間でデータ
の送受信が完了するまで、マスタプロセッサはスレーブ
プロセッサとのデータ送受信処理に占有されてしまい、
マスクプロセッサの処理能力が低下するという問題点が
あった。
ば、マスタプロセッサとスレーブプロセッサ間でデータ
の送受信が完了するまで、マスタプロセッサはスレーブ
プロセッサとのデータ送受信処理に占有されてしまい、
マスクプロセッサの処理能力が低下するという問題点が
あった。
従って、この発明はこれらの問題点を解決することを目
的とする。
的とする。
（問題点を解決するための手段）
この発明は、１つのマスタプロセッサと複数のスレーブ
プロセ、すとが共通メモリを介してデータの送受信を行
なうプロセッサ間通信方式を対象とする。この発明によ
れば、まず、前記マスタプロセッサが所望のスレーププ
ロセ、すに送信する送信データを前記共通メモリに設定
した後、当該スレーブプロセッサにデータ送受信要求信
号を送出してデータ送受信要求を通知する。次に、この
スレーツプロセ、すは該データ送受信要求の通知を受け
て前記共通メモリに設定された送信データを受信すると
ともに、前記マスタプロセッサへの送信データを前記共
通メモリに設定した後前記マスタプロセッサにデータ送
受信完了信号を送出して当該スレーブプロセッサのデー
タ送受信完了を通知する。そして、マスタプロセッサは
前記共通メモリを介して当該送信データを受信する。
プロセ、すとが共通メモリを介してデータの送受信を行
なうプロセッサ間通信方式を対象とする。この発明によ
れば、まず、前記マスタプロセッサが所望のスレーププ
ロセ、すに送信する送信データを前記共通メモリに設定
した後、当該スレーブプロセッサにデータ送受信要求信
号を送出してデータ送受信要求を通知する。次に、この
スレーツプロセ、すは該データ送受信要求の通知を受け
て前記共通メモリに設定された送信データを受信すると
ともに、前記マスタプロセッサへの送信データを前記共
通メモリに設定した後前記マスタプロセッサにデータ送
受信完了信号を送出して当該スレーブプロセッサのデー
タ送受信完了を通知する。そして、マスタプロセッサは
前記共通メモリを介して当該送信データを受信する。
（作用）
この発明によれば、マスクプロセッサは共通メ舌りに送
信データを設定した後、スレーブプロセッサにデータ送
信要求を通知すると、データ送信に関する制御を終了す
る。従って、マスタプロセッサはこの通知以降別の処理
を行なうことができる。一方、通知を受けたスレーブプ
ロセッサは共通メモリから送信データを受信する。この
際、スレーブプロセッサはマスタプロセッサに送信すべ
きデータがあれば、この送信データを共通メモリに設定
した後データ送信完了をマスタプロセッサに通知する。
信データを設定した後、スレーブプロセッサにデータ送
信要求を通知すると、データ送信に関する制御を終了す
る。従って、マスタプロセッサはこの通知以降別の処理
を行なうことができる。一方、通知を受けたスレーブプ
ロセッサは共通メモリから送信データを受信する。この
際、スレーブプロセッサはマスタプロセッサに送信すべ
きデータがあれば、この送信データを共通メモリに設定
した後データ送信完了をマスタプロセッサに通知する。
マスタプロセ、すは、この通知な受けるとデータ受信状
態になシ、マスクプロセッサからの送信データを共通メ
モリから受信する。このように、この発明によれば、マ
スタプロセッサはデータ送受信処理と並行して別の処理
を行なうことができる。
態になシ、マスクプロセッサからの送信データを共通メ
モリから受信する。このように、この発明によれば、マ
スタプロセッサはデータ送受信処理と並行して別の処理
を行なうことができる。
（実施例）
以下、この発明な一実施例に基づき図面を参照して詳細
に説明する。
に説明する。
添付図面は、この発明の一実施例を示す図である。同図
において、１はマスタプロセッサ、２は共通メモリ、３
□〜３はスレーブプロセッサテアる。これらは、共通パ
ス６を介して相互に接続さも れている。マスクプロセッサ１とスレーブプロセッサ３
１〜３ｎとの間には、データ送受信要求信号線４１〜４
ｎが個々に設けられている。また、マスタプロセッサ１
とスレーブプロセッサ３１〜３ｎとの間には割込み線５
が設けられている。データ送受信要求信号線４１〜４ｎ
はマスタプロセッサ１からそれぞれスレーブプロセッサ
３□〜３ｎに対し、マスタプロセッサｌにデータ送信要
求がある旨を通知するデータ送受信要求信号を伝送する
。割込み線５はマスタプロセッサ１にハード的に割込み
をかけるもので、この割込みがあるとマスタプロセッサ
１はスレーブプロセッサがデータ送受信を完了したこと
を知る。尚、共通メモリ２はスレーブプロセッサ３．〜
３ｎの各々に対応して受信データエリア及び送信データ
エリアを有する。
において、１はマスタプロセッサ、２は共通メモリ、３
□〜３はスレーブプロセッサテアる。これらは、共通パ
ス６を介して相互に接続さも れている。マスクプロセッサ１とスレーブプロセッサ３
１〜３ｎとの間には、データ送受信要求信号線４１〜４
ｎが個々に設けられている。また、マスタプロセッサ１
とスレーブプロセッサ３１〜３ｎとの間には割込み線５
が設けられている。データ送受信要求信号線４１〜４ｎ
はマスタプロセッサ１からそれぞれスレーブプロセッサ
３□〜３ｎに対し、マスタプロセッサｌにデータ送信要
求がある旨を通知するデータ送受信要求信号を伝送する
。割込み線５はマスタプロセッサ１にハード的に割込み
をかけるもので、この割込みがあるとマスタプロセッサ
１はスレーブプロセッサがデータ送受信を完了したこと
を知る。尚、共通メモリ２はスレーブプロセッサ３．〜
３ｎの各々に対応して受信データエリア及び送信データ
エリアを有する。
次に１動作について説明する。
マスタプロセッサ１は共通パス６を介してスレープデロ
セ、す３□〜３ｎに送信すべき送信データを共通メモリ
２内の自プロセッサ対応の受信データエリアに書込む。
セ、す３□〜３ｎに送信すべき送信データを共通メモリ
２内の自プロセッサ対応の受信データエリアに書込む。
次にマスタプロセッサ１は例えば最若番のスレーブプロ
セッサ３１に対して、データ送受信要求信号をデータ送
受信要求信号線４１を介して送出する。スレーブプロセ
ッサ３□はこのデータ送受信要求信号を受信すると、共
通パス６を介して共通メモリ２の自プロセッサ対応の受
信データエリアによりマスタプロセッサ１からの送信デ
ータを読取る。この際、スレーブプロセッサ３１はマス
タプロセ、す１に送信すべき送信データがあれば、共通
メモリ２の自プロセッサ対応の送信データエリアに送信
データを書込む。
セッサ３１に対して、データ送受信要求信号をデータ送
受信要求信号線４１を介して送出する。スレーブプロセ
ッサ３□はこのデータ送受信要求信号を受信すると、共
通パス６を介して共通メモリ２の自プロセッサ対応の受
信データエリアによりマスタプロセッサ１からの送信デ
ータを読取る。この際、スレーブプロセッサ３１はマス
タプロセ、す１に送信すべき送信データがあれば、共通
メモリ２の自プロセッサ対応の送信データエリアに送信
データを書込む。
次に、スレーブプロセッサ３１は割込み線５を介してマ
スタプロセッサ１に対してデータ送受信完了を通知する
。マスタプロセッサ１はデータ送受信完了を検出すると
、スレーブプロセッサ３□からの送信データを、共通パ
ス６を介して共通メモリ２から読出す。
スタプロセッサ１に対してデータ送受信完了を通知する
。マスタプロセッサ１はデータ送受信完了を検出すると
、スレーブプロセッサ３□からの送信データを、共通パ
ス６を介して共通メモリ２から読出す。
以上のようにして、マスタプロセッサ１とスレーブプロ
セッサ３□との間のデータ送受信が行なわれる。ここで
、マスタプロセッサ１は、スレーブプロセッサ３１にデ
ータ送受信要求信号を送出した後スレーブプロセッサ３
□からデータ送受信完了を受信するまでは、別の処理を
行なうことができる。
セッサ３□との間のデータ送受信が行なわれる。ここで
、マスタプロセッサ１は、スレーブプロセッサ３１にデ
ータ送受信要求信号を送出した後スレーブプロセッサ３
□からデータ送受信完了を受信するまでは、別の処理を
行なうことができる。
以下、同様にして、一定周期ごとにマスタプロセッサ１
とスレーブプロセ、す３．〜３ｎとの間のデータ送受信
が順番に行なわれる。
とスレーブプロセ、す３．〜３ｎとの間のデータ送受信
が順番に行なわれる。
以上、この発明な一実施例に基づき説明した。
仁の実施例によれば、プロセッサ間のデータ送受信にお
いて、マスタプロセッサ１はデータ送受信処理と並行し
て別の処理を行なうことができる。
いて、マスタプロセッサ１はデータ送受信処理と並行し
て別の処理を行なうことができる。
また、マスタプロセッサ１とスレーブプロセッサ３１〜
３ｎとのデータ送受信は順次行なわれるので、均等にデ
ータ送受信ができる。
３ｎとのデータ送受信は順次行なわれるので、均等にデ
ータ送受信ができる。
（発明の効果）
以上説明したように、との発明によれば、マスタプロセ
ッサはデータ送受信処理と並行して別の処理を行なうこ
とができるとともに、全スレーブプロセッサに対し均等
にデータ送受信ができるという効果が得られる。
ッサはデータ送受信処理と並行して別の処理を行なうこ
とができるとともに、全スレーブプロセッサに対し均等
にデータ送受信ができるという効果が得られる。
添付図面はこの発明の一実施例に示す図である。
１・・・マスタプロセッサ、２・・・共通メモリ、３、
〜３ｎ・・・スレーブゾロセ、す、４１〜４ｎ・・・デ
ータ送受信要求信号線、５・・・割込み線、６・・！共
通パス。
〜３ｎ・・・スレーブゾロセ、す、４１〜４ｎ・・・デ
ータ送受信要求信号線、５・・・割込み線、６・・！共
通パス。
Claims (1)
- １つのマスタプロセッサと複数のスレーブプロセッサと
が共通メモリを介してデータの送受信を行なうプロセッ
サ間通信方式において、前記マスタプロセッサが所望の
スレーブプロセッサに送信する送信データを前記共通メ
モリに設定した後当該スレーブプロセッサにデータ送受
信要求信号を送出してデータ送受信要求を通知し、当該
スレーブプロセッサは該データ送受信要求の通知を受け
て前記共通メモリに設定された送信データを受信すると
ともに、前記マスタプロセッサへの送信データを前記共
通メモリに設定した後前記マスタプロセッサにデータ送
受信完了信号を送出して当該スレーブプロセッサのデー
タ送受信完了を通知し、前記マスタプロセッサは前記共
通メモリを介して当該送信データを受信することを特徴
とするプロセッサ間通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4357985A JPS61204757A (ja) | 1985-03-07 | 1985-03-07 | プロセツサ間通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4357985A JPS61204757A (ja) | 1985-03-07 | 1985-03-07 | プロセツサ間通信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61204757A true JPS61204757A (ja) | 1986-09-10 |
Family
ID=12667669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4357985A Pending JPS61204757A (ja) | 1985-03-07 | 1985-03-07 | プロセツサ間通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61204757A (ja) |
-
1985
- 1985-03-07 JP JP4357985A patent/JPS61204757A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6115263A (ja) | 処理装置間指令転送制御方式 | |
| JPS63255760A (ja) | 制御システム | |
| JPH0424702A (ja) | 制御システム | |
| JPS61204757A (ja) | プロセツサ間通信方式 | |
| EP0286235B1 (en) | Automatic determination of the number of processor modules for multiprocessor systems | |
| JPS6126706B2 (ja) | ||
| JPH0644763B2 (ja) | デ−タ転送方式 | |
| JPH047620B2 (ja) | ||
| JPS6384228A (ja) | クロック同期データ伝送方式 | |
| JPH0561820B2 (ja) | ||
| JPS6124739B2 (ja) | ||
| JPH0395660A (ja) | 複数中央処理装置システムにおけるシステム時刻設定方式 | |
| JPS61111043A (ja) | デ−タ送受信回路 | |
| JPS63151239A (ja) | マルチポイント通信方式 | |
| JPH09181750A (ja) | データ処理システム | |
| JPS61277242A (ja) | 通信モ−ドの自動切換え方式 | |
| JPH02217039A (ja) | ポーリング／セレクティング制御手順方式 | |
| JPS62243039A (ja) | 分散制御式交換機のプロセツサ状態監視方式 | |
| JPS6260051A (ja) | 転送制御方式 | |
| JPH0795734B2 (ja) | ポ−リング通信用回路 | |
| JPH02199574A (ja) | マルチプロセッサシステム | |
| JPS6055463A (ja) | マルチプロセツサシステム | |
| JPH02212911A (ja) | 時刻装置の時刻合わせ方法 | |
| JPH0668005A (ja) | データ転送方式 | |
| JPS6272053A (ja) | プロセツサユニツト |