JPH0668005A - データ転送方式 - Google Patents
データ転送方式Info
- Publication number
- JPH0668005A JPH0668005A JP4130336A JP13033692A JPH0668005A JP H0668005 A JPH0668005 A JP H0668005A JP 4130336 A JP4130336 A JP 4130336A JP 13033692 A JP13033692 A JP 13033692A JP H0668005 A JPH0668005 A JP H0668005A
- Authority
- JP
- Japan
- Prior art keywords
- subsystem
- transmission
- data
- reception
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Multi Processors (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【目的】二つのシステム間でデータ転送を行なう場合の
転送処理時間を短縮化する。 【構成】ハードウェア構成としては、送信系システム１
では、共有メモリ７を有し複数のＣＰＵが通信路で結合
したシステム形態とし、受信系システム４でも同様のシ
ステム形態とし、送信系，受信系システムの各ＣＰＵが
通信回線で接続されたシステム構成を有する。ソフトウ
ェア構成としては、送信系システムにおいて共有メモリ
上の送信対象データを、各ＣＰＵの分担する送信対象デ
ータを各ＣＰＵに通知する手段と、当該情報を受信系シ
ステムに送信する手段を有し、受信系システムは送信系
システムから通知された情報をうけとり、各ＣＰＵにそ
れを通知する手段とから構成される。
転送処理時間を短縮化する。 【構成】ハードウェア構成としては、送信系システム１
では、共有メモリ７を有し複数のＣＰＵが通信路で結合
したシステム形態とし、受信系システム４でも同様のシ
ステム形態とし、送信系，受信系システムの各ＣＰＵが
通信回線で接続されたシステム構成を有する。ソフトウ
ェア構成としては、送信系システムにおいて共有メモリ
上の送信対象データを、各ＣＰＵの分担する送信対象デ
ータを各ＣＰＵに通知する手段と、当該情報を受信系シ
ステムに送信する手段を有し、受信系システムは送信系
システムから通知された情報をうけとり、各ＣＰＵにそ
れを通知する手段とから構成される。
Description
【０００１】
【産業上の利用分野】本発明は、データ転送方式、特
に、大量なデータを高速に転送するデータ転送方式に関
する。
に、大量なデータを高速に転送するデータ転送方式に関
する。
【０００２】
【従来の技術】従来、この種の二つのコンピュータシス
テム間のデータ転送方式は、送信側から送信される対象
となるデータを通常複数に分割し、分割されたデータを
データの先頭から順次受信側シスレムへ送信するという
形態をとっている。
テム間のデータ転送方式は、送信側から送信される対象
となるデータを通常複数に分割し、分割されたデータを
データの先頭から順次受信側シスレムへ送信するという
形態をとっている。
【０００３】
【発明が解決しようとする課題】従来の技術は、大量の
データを送信システムから受信システムへ送信する場
合、データの先頭ブロックから順次送信する場合、一つ
のブロックの送信時間を仮にｔ秒必要とし、送信対象デ
ータがｎブロックからなっているとすると、送信完了迄
の時間はｎｔ秒かかることになる。
データを送信システムから受信システムへ送信する場
合、データの先頭ブロックから順次送信する場合、一つ
のブロックの送信時間を仮にｔ秒必要とし、送信対象デ
ータがｎブロックからなっているとすると、送信完了迄
の時間はｎｔ秒かかることになる。
【０００４】
【課題を解決するための手段】本発明のデータ転送方式
は、通信回線により接続された２つのサブシステム間で
データを転送する場合において、共有メモリを持ち通信
回路により結合された複数のＣＰＵからなる送信系サブ
システムと、送信系サブシステムと同一の構成からなる
受信系サブシステムがあり、送信系，受信系サブシステ
ムのそれぞれのＣＰＵ間が通信回線により接続されてい
るシステム構成を有し、送信サブシステムの共有メモリ
上のデータを受信系サブシステムの共有メモリに送信す
る場合、送信系サブシステムにおいては、主ＣＰＵが各
ＣＰＵのうけもつ転送対象とするデータの開始位置とデ
ータ長を通知する送信対象データ位置通知手段と当該情
報を受信系サブシステムの主ＣＰＵに送信する制御情報
送信手段からなり、受信系サブシステムでは、制御情報
送信手段により送信された情報を受信する制御情報受信
手段と、この情報を受信系サブシステムの各ＣＰＵに通
知する受信データ位置通知手段とを含んで構成される。
は、通信回線により接続された２つのサブシステム間で
データを転送する場合において、共有メモリを持ち通信
回路により結合された複数のＣＰＵからなる送信系サブ
システムと、送信系サブシステムと同一の構成からなる
受信系サブシステムがあり、送信系，受信系サブシステ
ムのそれぞれのＣＰＵ間が通信回線により接続されてい
るシステム構成を有し、送信サブシステムの共有メモリ
上のデータを受信系サブシステムの共有メモリに送信す
る場合、送信系サブシステムにおいては、主ＣＰＵが各
ＣＰＵのうけもつ転送対象とするデータの開始位置とデ
ータ長を通知する送信対象データ位置通知手段と当該情
報を受信系サブシステムの主ＣＰＵに送信する制御情報
送信手段からなり、受信系サブシステムでは、制御情報
送信手段により送信された情報を受信する制御情報受信
手段と、この情報を受信系サブシステムの各ＣＰＵに通
知する受信データ位置通知手段とを含んで構成される。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例を示すブロック図
である。送信系サブシステム１は、送信系サブシステム
を構成する各ＣＰＵに共有メモリ上の送信データの開始
位置と送信データ長を通知する送信データ位置通知手段
２と、送信データ位置通知手段２と同等な情報を受信系
サブシステム４に送信する制御情報送信手段３を有す
る。
である。送信系サブシステム１は、送信系サブシステム
を構成する各ＣＰＵに共有メモリ上の送信データの開始
位置と送信データ長を通知する送信データ位置通知手段
２と、送信データ位置通知手段２と同等な情報を受信系
サブシステム４に送信する制御情報送信手段３を有す
る。
【０００７】受信系サブシステム４は制御情報送信手段
３により送信された情報を受信する制御情報受信手段６
と、制御情報受信手段６の受信した情報を受信系サブシ
ステムを構成する各ＣＰＵに通知する受信データ位置通
知手段５を有する。
３により送信された情報を受信する制御情報受信手段６
と、制御情報受信手段６の受信した情報を受信系サブシ
ステムを構成する各ＣＰＵに通知する受信データ位置通
知手段５を有する。
【０００８】図２は、図１に示すデータ転送方式の一使
用例を示すブロック図である。送信系サブシステム１は
送信データ位置通知手段２と、制御情報送信手段３を実
行する主ＳＣＰＵ ９と、送信処理を実行するＣＰＵで
あるＳＣＰＵ１ １０，ＳＣＰＵＮ １１、これらのＣ
ＰＵを結ぶ通信回路２０，２１、送信されるデータが配
置されるＳ共有メモリ７と送信データ８から構成され
る。
用例を示すブロック図である。送信系サブシステム１は
送信データ位置通知手段２と、制御情報送信手段３を実
行する主ＳＣＰＵ ９と、送信処理を実行するＣＰＵで
あるＳＣＰＵ１ １０，ＳＣＰＵＮ １１、これらのＣ
ＰＵを結ぶ通信回路２０，２１、送信されるデータが配
置されるＳ共有メモリ７と送信データ８から構成され
る。
【０００９】受信系サブシステム４は、送信系サブシス
テム１と同等の構成をもち、制御情報受信手段６と、受
信データ位置通知手段５を実行する主ＲＣＰＵ １２
と、受信処理を実行するＣＰＵであるＲＣＰＵ１ １
３，ＲＣＰＵＮ １４、これらのＣＰＵを結ぶ通信回路
２２，２３、受信されるデータが配置されるＲ共有メモ
リ１５と、受信データ１６から構成される。
テム１と同等の構成をもち、制御情報受信手段６と、受
信データ位置通知手段５を実行する主ＲＣＰＵ １２
と、受信処理を実行するＣＰＵであるＲＣＰＵ１ １
３，ＲＣＰＵＮ １４、これらのＣＰＵを結ぶ通信回路
２２，２３、受信されるデータが配置されるＲ共有メモ
リ１５と、受信データ１６から構成される。
【００１０】また、送信系サブシステム１と受信系サブ
システム２とで、データ通知処理を実行する通信回線１
７〜１９を有する。
システム２とで、データ通知処理を実行する通信回線１
７〜１９を有する。
【００１１】次に動作について説明する。送信系サブシ
ステム１のＳ共有メモリ７上に配置された送信データを
主ＳＣＰＵ ９が認知すると、送信系サブシステムを構
成するＣＰＵであるＳＣＰＵ１ １０からＳＣＰＵＮ
１１迄のＣＰＵの数や各ＣＰＵの有するデータ転送能力
等により、送信データ位置通知手段２は、送信系サブシ
ステム１の各ＣＰＵが送信すべきＳ共有メモリ７上の送
信データ８を送信データ領域（１）から送信領域（Ｎ）
のように分割し、それぞれの領域の開始アドレスと領域
長をＳＣＰＵ１ １０からＳＣＰＵ １１に通知する。
当該情報は、制御情報送信手段３により送信され、受信
系サブシステム４上の制御情報受信手段６により受けと
られ、さらに受信データ位置通知手段５により、受信系
サブシステムを構成するＲＣＰＵ１ １３からＲＣＰＵ
Ｎ １４に通知されるが、ＳＣＰＵ１ １０にはＲＣＰ
Ｕ１ １３がＳＣＰＵＮ １１にはＲＣＰＵＮ １４が
それぞれ通信回線により接続されているので、ＳＣＰＵ
１ １０の送信するデータはＲＣＰＵ１ １３が、ＳＣ
ＰＵＮ １１の送信するデータはＲＣＰＵ Ｎが受信す
ることになる。よって受信データ位置通知手段５は上記
構成を考慮し、Ｒ共有メモリ１５上に配置する受信デー
タの開始位置と領域長をＲＣＰＵ１ １３からＲＣＰＵ
Ｎ １４迄に通知することになる。
ステム１のＳ共有メモリ７上に配置された送信データを
主ＳＣＰＵ ９が認知すると、送信系サブシステムを構
成するＣＰＵであるＳＣＰＵ１ １０からＳＣＰＵＮ
１１迄のＣＰＵの数や各ＣＰＵの有するデータ転送能力
等により、送信データ位置通知手段２は、送信系サブシ
ステム１の各ＣＰＵが送信すべきＳ共有メモリ７上の送
信データ８を送信データ領域（１）から送信領域（Ｎ）
のように分割し、それぞれの領域の開始アドレスと領域
長をＳＣＰＵ１ １０からＳＣＰＵ １１に通知する。
当該情報は、制御情報送信手段３により送信され、受信
系サブシステム４上の制御情報受信手段６により受けと
られ、さらに受信データ位置通知手段５により、受信系
サブシステムを構成するＲＣＰＵ１ １３からＲＣＰＵ
Ｎ １４に通知されるが、ＳＣＰＵ１ １０にはＲＣＰ
Ｕ１ １３がＳＣＰＵＮ １１にはＲＣＰＵＮ １４が
それぞれ通信回線により接続されているので、ＳＣＰＵ
１ １０の送信するデータはＲＣＰＵ１ １３が、ＳＣ
ＰＵＮ １１の送信するデータはＲＣＰＵ Ｎが受信す
ることになる。よって受信データ位置通知手段５は上記
構成を考慮し、Ｒ共有メモリ１５上に配置する受信デー
タの開始位置と領域長をＲＣＰＵ１ １３からＲＣＰＵ
Ｎ １４迄に通知することになる。
【００１２】以上の作業が終了すると送信系サブシステ
ム１のＳ共有メモリ７上の送信データ８はＳＣＰＵ１
１０からＳＣＰＵＮ １１により送信作業が実行され、
受信系サブシステム４のＲ共有メモリ１５上の受信デー
タ１６としてＲＣＰＵ１ １３からＲＣＰＵ Ｎにより
受信され配置されることになる。上記作業はＳＣＰＵ１
１０とＲＣＰＵ１ １３，ＳＣＰＵＮ １１とＲＣＰ
ＵＮ １４の間で同時に実行される。
ム１のＳ共有メモリ７上の送信データ８はＳＣＰＵ１
１０からＳＣＰＵＮ １１により送信作業が実行され、
受信系サブシステム４のＲ共有メモリ１５上の受信デー
タ１６としてＲＣＰＵ１ １３からＲＣＰＵ Ｎにより
受信され配置されることになる。上記作業はＳＣＰＵ１
１０とＲＣＰＵ１ １３，ＳＣＰＵＮ １１とＲＣＰ
ＵＮ １４の間で同時に実行される。
【００１３】
【発明の効果】送信系システムから受信系システムへの
データ転送処理において、それぞれのシステムのＣＰＵ
と共有メモリ量を増加させ、それぞれの送信系システム
のＣＰＵと受信系システムのＣＰＵ間を通信回線で結合
することにより、大量データの場合でもｎｔ秒必要とす
る転送時間を１回のブロック転送時間時間であるｔ秒に
近づけることが可能となる。
データ転送処理において、それぞれのシステムのＣＰＵ
と共有メモリ量を増加させ、それぞれの送信系システム
のＣＰＵと受信系システムのＣＰＵ間を通信回線で結合
することにより、大量データの場合でもｎｔ秒必要とす
る転送時間を１回のブロック転送時間時間であるｔ秒に
近づけることが可能となる。
【図１】本説明の一実施例を示すブロック図である。
【図２】図１に示すデータ転送方式の一使用例を示すブ
ロック図である。
ロック図である。
１ 送信系サブシステム ２ 送信データ位置通知手段 ３ 制御情報送信手段 ４ 受信系サブシステム ５ 受信データ位置通知手段 ６ 制御情報受信手段 ７ Ｓ共有メモリ ８ 送信データ ９ 主ＳＣＰＵ １０ ＳＣＰＵ１ １１ ＳＣＰＵＮ １２ 主ＲＣＰＵ １３ ＲＣＰＵ１ １４ ＲＣＰＵＮ １５ Ｒ共有メモリ １６ 受信データ １７〜１９ 通信回線 ２０〜２３ 通信路
Claims (1)
- 【請求項１】 共有メモリを持ち、通信回路により結合
された複数のＣＰＵからなる送信系サブシステムと送信
系サブシステムと同一の構成からなる受信系サブシステ
ムがあり、送信系、受信系サブシステムのそれぞれのＣ
ＰＵ間が通信回線により接続されているシステム構成を
有し、送信系サブシステムの共有メモリ上のデータを受
信系サブシステムの共有メモリに転送する場合、受信系
サブシステムにおいては、主ＣＰＵが各ＣＰＵのうけも
つべき転送対象とするデータ位置とデータ長を通知する
送信対象データ位置通知手段と、当該情報を受信系サブ
シスレムの主ＣＰＵに送信する制御情報送信手段からな
り、受信系サブシステムでは送信系サブシステムの制御
情報送信手段により送信された情報を受信する制御情報
受信手段と、この情報を受信系サブシステムの各ＣＰＵ
に通知する受信データ位置通知手段とを含むことを特徴
とするデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4130336A JPH0668005A (ja) | 1992-05-22 | 1992-05-22 | データ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4130336A JPH0668005A (ja) | 1992-05-22 | 1992-05-22 | データ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0668005A true JPH0668005A (ja) | 1994-03-11 |
Family
ID=15031936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4130336A Withdrawn JPH0668005A (ja) | 1992-05-22 | 1992-05-22 | データ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0668005A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0883259A (ja) * | 1994-09-12 | 1996-03-26 | Nec Corp | 分散情報処理装置 |
-
1992
- 1992-05-22 JP JP4130336A patent/JPH0668005A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0883259A (ja) * | 1994-09-12 | 1996-03-26 | Nec Corp | 分散情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5053947A (en) | Extended multistation bus system and method | |
| US6578115B2 (en) | Method and apparatus for handling invalidation requests to processors not present in a computer system | |
| US4771378A (en) | Electrical interface system | |
| JPH0668005A (ja) | データ転送方式 | |
| JP2734246B2 (ja) | パイプラインバス | |
| EP0577431A2 (en) | Method of resetting coupled modules and a system using the method | |
| KR950008393B1 (ko) | 멀티프로세스 시스템 아비터지연회로 | |
| JPS6124739B2 (ja) | ||
| KR100253790B1 (ko) | 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법 | |
| JPH0567055A (ja) | 外部バスを複数有するマルチプロセツサシステム | |
| JPH06152570A (ja) | 二重化データ処理装置における系切替え処理方式 | |
| JPH0511341B2 (ja) | ||
| KR930007230B1 (ko) | 순차처리 프로그램을 위한 프로세서 유니트들간의 메세지 전송방법 | |
| SU490116A1 (ru) | Устройство дл обработки данных | |
| JPS61211757A (ja) | 共通パスモニタ回路 | |
| JPH05143507A (ja) | 計算機間のデータ同期転送方式 | |
| JPS61204757A (ja) | プロセツサ間通信方式 | |
| JPS60254268A (ja) | マイクロプログラムデ−タ選択方式 | |
| JPS60178571A (ja) | デ−タ転送方式 | |
| JPH04301945A (ja) | 高効率マルチキャスト方式 | |
| JPH0196749A (ja) | 通信制御装置 | |
| JPH03163654A (ja) | データ通信方式 | |
| JPH04236538A (ja) | データ伝送システム | |
| JPH05344138A (ja) | データ伝送制御装置 | |
| JPH0243664A (ja) | コンピュータの多重化方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |