JPH0668005A - データ転送方式 - Google Patents
データ転送方式Info
- Publication number
- JPH0668005A JPH0668005A JP4130336A JP13033692A JPH0668005A JP H0668005 A JPH0668005 A JP H0668005A JP 4130336 A JP4130336 A JP 4130336A JP 13033692 A JP13033692 A JP 13033692A JP H0668005 A JPH0668005 A JP H0668005A
- Authority
- JP
- Japan
- Prior art keywords
- subsystem
- transmission
- data
- reception
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Multi Processors (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【目的】二つのシステム間でデータ転送を行なう場合の
転送処理時間を短縮化する。 【構成】ハードウェア構成としては、送信系システム1
では、共有メモリ7を有し複数のCPUが通信路で結合
したシステム形態とし、受信系システム4でも同様のシ
ステム形態とし、送信系,受信系システムの各CPUが
通信回線で接続されたシステム構成を有する。ソフトウ
ェア構成としては、送信系システムにおいて共有メモリ
上の送信対象データを、各CPUの分担する送信対象デ
ータを各CPUに通知する手段と、当該情報を受信系シ
ステムに送信する手段を有し、受信系システムは送信系
システムから通知された情報をうけとり、各CPUにそ
れを通知する手段とから構成される。
転送処理時間を短縮化する。 【構成】ハードウェア構成としては、送信系システム1
では、共有メモリ7を有し複数のCPUが通信路で結合
したシステム形態とし、受信系システム4でも同様のシ
ステム形態とし、送信系,受信系システムの各CPUが
通信回線で接続されたシステム構成を有する。ソフトウ
ェア構成としては、送信系システムにおいて共有メモリ
上の送信対象データを、各CPUの分担する送信対象デ
ータを各CPUに通知する手段と、当該情報を受信系シ
ステムに送信する手段を有し、受信系システムは送信系
システムから通知された情報をうけとり、各CPUにそ
れを通知する手段とから構成される。
Description
【0001】
【産業上の利用分野】本発明は、データ転送方式、特
に、大量なデータを高速に転送するデータ転送方式に関
する。
に、大量なデータを高速に転送するデータ転送方式に関
する。
【0002】
【従来の技術】従来、この種の二つのコンピュータシス
テム間のデータ転送方式は、送信側から送信される対象
となるデータを通常複数に分割し、分割されたデータを
データの先頭から順次受信側シスレムへ送信するという
形態をとっている。
テム間のデータ転送方式は、送信側から送信される対象
となるデータを通常複数に分割し、分割されたデータを
データの先頭から順次受信側シスレムへ送信するという
形態をとっている。
【0003】
【発明が解決しようとする課題】従来の技術は、大量の
データを送信システムから受信システムへ送信する場
合、データの先頭ブロックから順次送信する場合、一つ
のブロックの送信時間を仮にt秒必要とし、送信対象デ
ータがnブロックからなっているとすると、送信完了迄
の時間はnt秒かかることになる。
データを送信システムから受信システムへ送信する場
合、データの先頭ブロックから順次送信する場合、一つ
のブロックの送信時間を仮にt秒必要とし、送信対象デ
ータがnブロックからなっているとすると、送信完了迄
の時間はnt秒かかることになる。
【0004】
【課題を解決するための手段】本発明のデータ転送方式
は、通信回線により接続された2つのサブシステム間で
データを転送する場合において、共有メモリを持ち通信
回路により結合された複数のCPUからなる送信系サブ
システムと、送信系サブシステムと同一の構成からなる
受信系サブシステムがあり、送信系,受信系サブシステ
ムのそれぞれのCPU間が通信回線により接続されてい
るシステム構成を有し、送信サブシステムの共有メモリ
上のデータを受信系サブシステムの共有メモリに送信す
る場合、送信系サブシステムにおいては、主CPUが各
CPUのうけもつ転送対象とするデータの開始位置とデ
ータ長を通知する送信対象データ位置通知手段と当該情
報を受信系サブシステムの主CPUに送信する制御情報
送信手段からなり、受信系サブシステムでは、制御情報
送信手段により送信された情報を受信する制御情報受信
手段と、この情報を受信系サブシステムの各CPUに通
知する受信データ位置通知手段とを含んで構成される。
は、通信回線により接続された2つのサブシステム間で
データを転送する場合において、共有メモリを持ち通信
回路により結合された複数のCPUからなる送信系サブ
システムと、送信系サブシステムと同一の構成からなる
受信系サブシステムがあり、送信系,受信系サブシステ
ムのそれぞれのCPU間が通信回線により接続されてい
るシステム構成を有し、送信サブシステムの共有メモリ
上のデータを受信系サブシステムの共有メモリに送信す
る場合、送信系サブシステムにおいては、主CPUが各
CPUのうけもつ転送対象とするデータの開始位置とデ
ータ長を通知する送信対象データ位置通知手段と当該情
報を受信系サブシステムの主CPUに送信する制御情報
送信手段からなり、受信系サブシステムでは、制御情報
送信手段により送信された情報を受信する制御情報受信
手段と、この情報を受信系サブシステムの各CPUに通
知する受信データ位置通知手段とを含んで構成される。
【0005】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【0006】図1は本発明の一実施例を示すブロック図
である。送信系サブシステム1は、送信系サブシステム
を構成する各CPUに共有メモリ上の送信データの開始
位置と送信データ長を通知する送信データ位置通知手段
2と、送信データ位置通知手段2と同等な情報を受信系
サブシステム4に送信する制御情報送信手段3を有す
る。
である。送信系サブシステム1は、送信系サブシステム
を構成する各CPUに共有メモリ上の送信データの開始
位置と送信データ長を通知する送信データ位置通知手段
2と、送信データ位置通知手段2と同等な情報を受信系
サブシステム4に送信する制御情報送信手段3を有す
る。
【0007】受信系サブシステム4は制御情報送信手段
3により送信された情報を受信する制御情報受信手段6
と、制御情報受信手段6の受信した情報を受信系サブシ
ステムを構成する各CPUに通知する受信データ位置通
知手段5を有する。
3により送信された情報を受信する制御情報受信手段6
と、制御情報受信手段6の受信した情報を受信系サブシ
ステムを構成する各CPUに通知する受信データ位置通
知手段5を有する。
【0008】図2は、図1に示すデータ転送方式の一使
用例を示すブロック図である。送信系サブシステム1は
送信データ位置通知手段2と、制御情報送信手段3を実
行する主SCPU 9と、送信処理を実行するCPUで
あるSCPU1 10,SCPUN 11、これらのC
PUを結ぶ通信回路20,21、送信されるデータが配
置されるS共有メモリ7と送信データ8から構成され
る。
用例を示すブロック図である。送信系サブシステム1は
送信データ位置通知手段2と、制御情報送信手段3を実
行する主SCPU 9と、送信処理を実行するCPUで
あるSCPU1 10,SCPUN 11、これらのC
PUを結ぶ通信回路20,21、送信されるデータが配
置されるS共有メモリ7と送信データ8から構成され
る。
【0009】受信系サブシステム4は、送信系サブシス
テム1と同等の構成をもち、制御情報受信手段6と、受
信データ位置通知手段5を実行する主RCPU 12
と、受信処理を実行するCPUであるRCPU1 1
3,RCPUN 14、これらのCPUを結ぶ通信回路
22,23、受信されるデータが配置されるR共有メモ
リ15と、受信データ16から構成される。
テム1と同等の構成をもち、制御情報受信手段6と、受
信データ位置通知手段5を実行する主RCPU 12
と、受信処理を実行するCPUであるRCPU1 1
3,RCPUN 14、これらのCPUを結ぶ通信回路
22,23、受信されるデータが配置されるR共有メモ
リ15と、受信データ16から構成される。
【0010】また、送信系サブシステム1と受信系サブ
システム2とで、データ通知処理を実行する通信回線1
7〜19を有する。
システム2とで、データ通知処理を実行する通信回線1
7〜19を有する。
【0011】次に動作について説明する。送信系サブシ
ステム1のS共有メモリ7上に配置された送信データを
主SCPU 9が認知すると、送信系サブシステムを構
成するCPUであるSCPU1 10からSCPUN
11迄のCPUの数や各CPUの有するデータ転送能力
等により、送信データ位置通知手段2は、送信系サブシ
ステム1の各CPUが送信すべきS共有メモリ7上の送
信データ8を送信データ領域(1)から送信領域(N)
のように分割し、それぞれの領域の開始アドレスと領域
長をSCPU1 10からSCPU 11に通知する。
当該情報は、制御情報送信手段3により送信され、受信
系サブシステム4上の制御情報受信手段6により受けと
られ、さらに受信データ位置通知手段5により、受信系
サブシステムを構成するRCPU1 13からRCPU
N 14に通知されるが、SCPU1 10にはRCP
U1 13がSCPUN 11にはRCPUN 14が
それぞれ通信回線により接続されているので、SCPU
1 10の送信するデータはRCPU1 13が、SC
PUN 11の送信するデータはRCPU Nが受信す
ることになる。よって受信データ位置通知手段5は上記
構成を考慮し、R共有メモリ15上に配置する受信デー
タの開始位置と領域長をRCPU1 13からRCPU
N 14迄に通知することになる。
ステム1のS共有メモリ7上に配置された送信データを
主SCPU 9が認知すると、送信系サブシステムを構
成するCPUであるSCPU1 10からSCPUN
11迄のCPUの数や各CPUの有するデータ転送能力
等により、送信データ位置通知手段2は、送信系サブシ
ステム1の各CPUが送信すべきS共有メモリ7上の送
信データ8を送信データ領域(1)から送信領域(N)
のように分割し、それぞれの領域の開始アドレスと領域
長をSCPU1 10からSCPU 11に通知する。
当該情報は、制御情報送信手段3により送信され、受信
系サブシステム4上の制御情報受信手段6により受けと
られ、さらに受信データ位置通知手段5により、受信系
サブシステムを構成するRCPU1 13からRCPU
N 14に通知されるが、SCPU1 10にはRCP
U1 13がSCPUN 11にはRCPUN 14が
それぞれ通信回線により接続されているので、SCPU
1 10の送信するデータはRCPU1 13が、SC
PUN 11の送信するデータはRCPU Nが受信す
ることになる。よって受信データ位置通知手段5は上記
構成を考慮し、R共有メモリ15上に配置する受信デー
タの開始位置と領域長をRCPU1 13からRCPU
N 14迄に通知することになる。
【0012】以上の作業が終了すると送信系サブシステ
ム1のS共有メモリ7上の送信データ8はSCPU1
10からSCPUN 11により送信作業が実行され、
受信系サブシステム4のR共有メモリ15上の受信デー
タ16としてRCPU1 13からRCPU Nにより
受信され配置されることになる。上記作業はSCPU1
10とRCPU1 13,SCPUN 11とRCP
UN 14の間で同時に実行される。
ム1のS共有メモリ7上の送信データ8はSCPU1
10からSCPUN 11により送信作業が実行され、
受信系サブシステム4のR共有メモリ15上の受信デー
タ16としてRCPU1 13からRCPU Nにより
受信され配置されることになる。上記作業はSCPU1
10とRCPU1 13,SCPUN 11とRCP
UN 14の間で同時に実行される。
【0013】
【発明の効果】送信系システムから受信系システムへの
データ転送処理において、それぞれのシステムのCPU
と共有メモリ量を増加させ、それぞれの送信系システム
のCPUと受信系システムのCPU間を通信回線で結合
することにより、大量データの場合でもnt秒必要とす
る転送時間を1回のブロック転送時間時間であるt秒に
近づけることが可能となる。
データ転送処理において、それぞれのシステムのCPU
と共有メモリ量を増加させ、それぞれの送信系システム
のCPUと受信系システムのCPU間を通信回線で結合
することにより、大量データの場合でもnt秒必要とす
る転送時間を1回のブロック転送時間時間であるt秒に
近づけることが可能となる。
【図1】本説明の一実施例を示すブロック図である。
【図2】図1に示すデータ転送方式の一使用例を示すブ
ロック図である。
ロック図である。
1 送信系サブシステム 2 送信データ位置通知手段 3 制御情報送信手段 4 受信系サブシステム 5 受信データ位置通知手段 6 制御情報受信手段 7 S共有メモリ 8 送信データ 9 主SCPU 10 SCPU1 11 SCPUN 12 主RCPU 13 RCPU1 14 RCPUN 15 R共有メモリ 16 受信データ 17〜19 通信回線 20〜23 通信路
Claims (1)
- 【請求項1】 共有メモリを持ち、通信回路により結合
された複数のCPUからなる送信系サブシステムと送信
系サブシステムと同一の構成からなる受信系サブシステ
ムがあり、送信系、受信系サブシステムのそれぞれのC
PU間が通信回線により接続されているシステム構成を
有し、送信系サブシステムの共有メモリ上のデータを受
信系サブシステムの共有メモリに転送する場合、受信系
サブシステムにおいては、主CPUが各CPUのうけも
つべき転送対象とするデータ位置とデータ長を通知する
送信対象データ位置通知手段と、当該情報を受信系サブ
シスレムの主CPUに送信する制御情報送信手段からな
り、受信系サブシステムでは送信系サブシステムの制御
情報送信手段により送信された情報を受信する制御情報
受信手段と、この情報を受信系サブシステムの各CPU
に通知する受信データ位置通知手段とを含むことを特徴
とするデータ転送方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4130336A JPH0668005A (ja) | 1992-05-22 | 1992-05-22 | データ転送方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4130336A JPH0668005A (ja) | 1992-05-22 | 1992-05-22 | データ転送方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0668005A true JPH0668005A (ja) | 1994-03-11 |
Family
ID=15031936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4130336A Withdrawn JPH0668005A (ja) | 1992-05-22 | 1992-05-22 | データ転送方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0668005A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0883259A (ja) * | 1994-09-12 | 1996-03-26 | Nec Corp | 分散情報処理装置 |
-
1992
- 1992-05-22 JP JP4130336A patent/JPH0668005A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0883259A (ja) * | 1994-09-12 | 1996-03-26 | Nec Corp | 分散情報処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5053947A (en) | Extended multistation bus system and method | |
US6578115B2 (en) | Method and apparatus for handling invalidation requests to processors not present in a computer system | |
US4771378A (en) | Electrical interface system | |
JPH0668005A (ja) | データ転送方式 | |
JP2734246B2 (ja) | パイプラインバス | |
EP0577431A2 (en) | Method of resetting coupled modules and a system using the method | |
KR950008393B1 (ko) | 멀티프로세스 시스템 아비터지연회로 | |
JPS6124739B2 (ja) | ||
KR100253790B1 (ko) | 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법 | |
JPH0567055A (ja) | 外部バスを複数有するマルチプロセツサシステム | |
JPH06152570A (ja) | 二重化データ処理装置における系切替え処理方式 | |
JPH0511341B2 (ja) | ||
KR930007230B1 (ko) | 순차처리 프로그램을 위한 프로세서 유니트들간의 메세지 전송방법 | |
SU490116A1 (ru) | Устройство дл обработки данных | |
JPS61211757A (ja) | 共通パスモニタ回路 | |
JPH05143507A (ja) | 計算機間のデータ同期転送方式 | |
JPS61204757A (ja) | プロセツサ間通信方式 | |
JPH04362835A (ja) | データ転送方法 | |
JPS60254268A (ja) | マイクロプログラムデ−タ選択方式 | |
JPS60178571A (ja) | デ−タ転送方式 | |
JPH04301945A (ja) | 高効率マルチキャスト方式 | |
JPH0196749A (ja) | 通信制御装置 | |
JPH03163654A (ja) | データ通信方式 | |
JPH04236538A (ja) | データ伝送システム | |
JPH05344138A (ja) | データ伝送制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |