JPH0196749A

JPH0196749A - 通信制御装置

Info

Publication number: JPH0196749A
Application number: JP62254239A
Authority: JP
Inventors: Yoshihiko Ishihara; 石原　良彦
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1987-10-08
Filing date: 1987-10-08
Publication date: 1989-04-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】「産業上の利用分野ｊ本発明は、ホスト計算機から複数の外部装置へ送受信リ
クエストを行なう通信制御装置に関するものであり、通
信エラーが発生しても影響を受けないように改善したも
のである。

「従来の技術」Ｉ１０インターフＩイス・カードとして構成されるロー
カル幸エリア・ネットワークＬＡＮの通信制御装置は、
通常、ホスト計算機と複数の外部装置との間で送受信リ
クエストとそのアンサ−を授受している。

詳しくは、ホスト計葬機側の負萄の軽減、またはトータ
ル・スループット向上を狙って、ホスト計！１Ｉｆａは
、並行動作させる複数の通信リクエストを一括して通信
ＩＩＩＩＩｌ装置に与え、通信制御装置は複数の外部装
置に対する通信動作終了後、ホスト計算機側へ割り込み
信号を送信して処理を完了する。

ｒ発明が解決しようとする問題点」以上のような通信制御装置の通信動作のエラー検出、回
復の一般的な方式として、全通信動作の開始から終了ま
でにかかる時間を計ってタイムアウト検出を行なうタイ
ムアウト監視、再試行が挙げられる。

しかしながら、このタイムアウト監視を適用した場合、
複数の装置に対する通信動作の内１つでもエラーが発生
するとタイムアウトとなり、この一連の通信動作を再び
最初からやり直さなければならないという問題が生じて
いた。

本発明は、以上の問題を解決するものであり、通信効率
の良い通信υ１ｔｌｌ装置を実現することを目的とする
。

ｒ問題を解決するための手段」以上の問題を解決した本発明は、通信制御装置において
通信リクエストに関与する送受信バッファ毎にタイマを
設けてバッファ毎にタイムアウト監視を行なうものであ
り、その構成は次の通りである。

即ち、ホスト計ｎ１１と少なくとも１個以上の外部装置
間で送受信リクエストを行なう通信制御装置において、
前記ホストｆｆＩ棹機側の主記憶と直接情報転送を行な
う少なくとも１個以上の送受信バッファを設置し、前記
送受信バッファの各々についてその通信動作をタイムア
ウト監視するタイマを設け、前記送受信バッファのいず
れかにタイムアウトが検出された時に前記ホスト計算機
にエラー・コードを送出するエラー・コード発生部とを
備える通信制御装置である。

「作用」本発明の通信制御装置は、ホスト計算機からの複数の外
部装置に対する各々の通信リクエスト毎にタイムアウト
監視を行ない、いずれかタイムアウト・エラーが検出さ
れたものについてのみホスト計算機側へ受信データの代
わりにエラー・コードを送出し、他の通信動作について
はそのままとする。

ｒ実施例ｊ第１図に本発明を実施した通信制御装置１０を表わす。

この図において、４１はホスト計算機側の中央処理装置
ＣＰＵ、４２はＣＰＵ４１により起動されるダイレクト
・メモリ・アクセス制御部ＤＭＡＣ１４３はＤＭＡ動作
の対象となる主メモリであり、これらはホスト計算機を
構成する！素であり、ホスト内部バスＢ１によりて通信
ｉ制御１１１０と接続される。

５１．５２．５３は外部通信バスＢ２により通信制御装
置１０に結合される外部装置である。

更に、通信ＩＩＩ　ｎ装置ｆ１０において、１１はこの
通信制御装置１０全体を制御するマイクロプロセッサμ
Ｐ１１２はμＰ１１の動作プログラムを格納するＲＯＭ
、２１．２２．−．２ｎはＤＭＡＣ４２により主メモリ
４３とデータを授受する送受信バッフ？、３１．３２．
・・・、３ｎはバッファ２１．２２．・・・、２ｎの各
々についてタイムアウト監視を行なうタイマであり、そ
れぞれ内部バス８３に接続される。

尚、送受信バッファ２１，２２．・・・、２ｎは外部装
置５１．５２．５３との間でデータを授受し、ホスト計
算機側の送受信リクエスト１つに対して１個設けられる
。また、マイクロプロセッサμＰ１１は、送受信リクエ
スト処理中、タイマ３１゜３２、・・・、３ｎの内が１
つでもタイムアウト・エラーになった時にはこれを検出
して受信メツセージの代わりにタイムアウト・メツセー
ジをエラー・コードとして主メモリ４３に送出する。即
ら、マイクロプロセッサμＰ１１は、エラー・コード発
生部の機能を有する。

さて、このように構成された本発明の通信制御装置１０
の動作を次に説明する。

第２図（ａ）、（ｂ）は、本発明の通信制御装置１０を
用い石、複数の送受信リクエストをシリアルに行なう場
合の図である。

第２図（ａ）において、ＣＰＵ４１は通信制御装置１０
内の複数のバッファにＤＭＡ起動を１回行なう。

そうすると、送信ＤＭＡより主メモリ４３からバッファ
（１）２１を介して外部装置へデータが送信され、外部
＠置からはアンサ−がバッファ＜１）２１を介して主メ
モリ４３側に返信される。

そして、順次、バッファ（２）２２から同様の動作がバ
ッファ（ｎ）２ｎまで繰り返され、動作が終了すると主
メモリ４１側に通信終了信号として割り込み信号が返信
される。

このとき、バッファ１個について１サイクルのデータ送
受信時間はｔｌとし、全体の動作時間はＴ１とする。

以上のような通常のシリアル転送中、ｌｋ番目の送受信
リクエストについて、エラーが発生した場合を第２図（
ｂ）に説明する。

即ち、バッファ（ｋ）を用いる通信動作中、タイマ（ｋ
）は通信制御装！！！１０から外部装置へデータ転送開
始とともにタイムアウト監視を始め、例えば外部装置故
障等で通信制御＠置１０にアンサ−が返って来なかった
場合、タイマ（ｋ）は時ｆｌｌｔ１′でタイムアウトと
なり無応答状態を検出する。そして、μＰ１１はホスト
側主メモリ４３ヘタイムアウト・メツセージ（エラー・
コード）を送信する。

ホスト計算機側ではこのタイムアウト・メツセージを保
持し、更にバッファ（ｋ＋１）以降の送受信リクエスト
動作を続行する。

従来の通信制御装置であると、バッフ？（ｋ）に対１ｊ
る外部装置の無応答状態のままタイムアウトＴＩ−を検
出してエラー認識、または検出後バッファ（１）から送
受信動作を再試行していたが、本発明によればタイムア
ウト検出された部分のみ再試行を行なえば良く、その分
動率がアップする。

第３図（ａ）、（ｂ）は、本発明の通信制御装置１０を
用いて、複数の送受信リクエストをパラレルに行なう場
合の図である。

第３図＜８）は、通信制御装Ｍ１０内の４個のバッファ
についてパラレルに送受信リクエストを与える場合であ
り、正常に動作が終了した場合である。このとき、外部
ｉ＋ｉからのアンザーは時間ｔ２で与えられる。送受信
動作が全て終了すると、μＰ１１はホスト針幹機側へ割
り込み信号を送信する。

このような通常のパラレル転送中、第３図（ｂ）に示す
ように例えばバッファ（２）に対応する外部装置が故障
したとすると、この外部［置からはアンサ−が返信され
ず、バッファ（２）に設けられるタイマ３２が時間ｔ２
”を計数してタイムアウトとなり、μＰ１１はホスト側
の主メモリ４３にタイムアウト・メツセージ（エラー・
コード）を送出する。一方、他の送受信動作については
、正常動作を行なりており、バッファ（２）に関与する
通信エラーが他へ影響を及ぼすことはない。

尚、ホスト針棒機側から通信制御＠Ｗ１１０側に送信す
る通信リクエストを第２図のようなシリアル形に限定す
るとき、通信制御装置１０内に装置するバッファとタイ
マはそれぞれ１個で良く、それに複数の通信リクエスト
を与えるようにしてｔ良い。

「発明の効果Ｊ以上述べたように、本発明の通信制御ｌＩＡｗ１は、ホ
スト計棹機からの複数の外部１ｕｉｔに対する各々の通
信リクエスト毎にタイムアウト監視を行ない、いずれか
タイムアウト・エラーが検出されたちのについてのみホ
スト計算機側へ受信データの代わりにエラー・コードを
送出し、他の通信動作についてはそのままとするので、
１つの外部＠置にタイムアウト・エラーが発生しても、
ホスト計算機から与えた通信リクエストに関する動作を
再び最初からやり直すことなく、通信動作の効率を向上
することができる。

【図面の簡単な説明】

第１図は本発明の通信制御Ｉ＠置の構成を表わすブロッ
ク図、第２図（ａ＞、（ｂ）は本発明装置を用いてシリ
アル通信を行なった時の状態遷移図、第３図（ａ）、（
ｂ）は本発明装置を用いてパラレル通信を行なった時の
状態遷移図である。１０・・・通信制御装置、１１−・・マイクロプロセッサμＰ１１２・・・ＲＯＭ
。２１．２２．〜，２ｎ・・・送受信バッフ？、３１．３
２．〜，３ｎ・・・タイマ、４１・・・中央処理装＠ｃｐｕ１４２・・・ダイレクト・メモリ・アクセス制御部ＤＭＡ
Ｃ。４３・・・主メモリ、５１．５２．５３・・・外部装置
、Ｂ１・・・ホスト内部バス、Ｂ２・・・外部通信バス
、Ｂ３・・・内部バス。

Claims

【特許請求の範囲】

（１）ホスト計算機と少なくとも１個以上の外部装置間
で送受信リクエストを行なう通信制御装置において、前
記ホスト計算機側の主記憶と直接情報転送を行なう少な
くとも１個以上の送受信バッファを設置し、前記送受信
バッファの各々についてその通信動作をタイムアウト監
視するタイマを設け、前記送受信バッファのいずれかに
タイムアウトが検出された時に前記ホスト計算機にエラ
ー・コードを送出するエラー・コード発生部とを備える
通信制御装置。