JP2002064520A - 昇降機制御伝送システム - Google Patents

Abstract

(57)【要約】 【課題】 伝送異常に対してシステム全体の伝送効率を
高めることができる昇降機制御伝送システムを提供する
ことである。 【解決手段】 マスタ局１は制御情報の送信の合間にス
レーブ局に対してテスト用アドレスを送信し、スレーブ
局２からのテスト応答データに基づいてスレーブ局２の
異常判定を行う。これにより、制御送信の合間にシステ
ム動作診断を行うことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、昇降機の制御情報
をマスタ局とスレーブ局との間で伝送し昇降機を制御す
る昇降機制御伝送システムに関するものである。

【０００２】

【従来の技術】一般に、昇降機の制御は複数の制御装置
が設けられ、そのうちのマスタ局からスレーブ局に指令
を出力して昇降機を制御するようにしている。例えば、
昇降機の制御装置と各階に設けられたホール操作盤やか
ご操作盤との間を伝送路で接続し、昇降機の制御装置を
マスタ局とし、ホール操作盤やかご操作盤をスレーブ局
として構成した昇降機制御伝送システムがある。このよ
うな昇降機制御伝送システムでは、制御情報をサイクリ
ックにマスタ局とスレーブ局との間で交換するようにし
ている。

【０００３】この場合、マスタ局から伝送路にアドレス
情報を送り、そのアドレスに対応したスレーブ局が入出
力の応答することになる。すなわち、スレーブ局では、
アドレス情報を受信し、スレーブ局ではマスタ局からア
ドレス情報が正しく受け取れた場合にデータ伝送応答や
データ書き込み処理を行っている。

【０００４】また、送信されるアドレスやデータに関し
ては、伝送エラー検出としてキャラクター単位のパリテ
ィーチェックがなされている。そして、このチェックで
アドレス受信に対しての異常を発見すると、読み出し要
求や書き込み要求は無視されるようになっており、読み
出し要求の場合は応答が無いとして、無応答エラーとな
り、マスター局で無応答エラーとして検出するようにし
ていた。

【０００５】また書き込みだけのスレーブ局との伝送状
態を確認するために、テストモードを設け、テストモー
ド中には書き込み要求に対し、情報を返すことで伝送状
態が問題ないことの確認を行っていた。

【０００６】

【発明が解決しようとする課題】しかし、このような昇
降機制御伝送システムでは、複数のデータ化けが同時に
発生した場合には誤って情報伝達がなされる可能性があ
り、異常発生時にシステム全体の伝送効率が大きく低下
する恐れがある。これを避けるために、同一情報を複数
回伝送し、これらの照合を行い正常であるか否かを判断
する方式も考えられるが、この場合、検出回路が複雑と
なると共にシステムの伝送効率が低下してしまう。

【０００７】また、読み出し要求に異常が発生した場合
は無応答エラーとして伝送状態の確認が行われている
が、書き込み異常の場合はマスタ局で異常発生が検出さ
れず、伝送異常が発生すると、エラーの発生したアドレ
スに対してのデータ書き込みは次サイクルの書き込み要
求発生時になってしまい、データ更新が長くなる恐れが
あった。

【０００８】本発明の目的は、伝送異常に対してシステ
ム全体の伝送効率を高めることができる昇降機制御伝送
システムを提供することである。

【０００９】

【課題を解決するための手段】請求項１の発明に係わる
昇降機制御伝送システムは、昇降機用の制御情報をアド
レスを指定してマスタ局からスレーブ局にサイクリック
シリアル伝送する昇降機制御伝送システムにおいて、前
記マスタ局は、前記制御情報の送信の合間に前記スレー
ブ局毎に予め定められたテスト用アドレスを前記スレー
ブ局に送信し、前記スレーブ局は、テスト用アドレスを
受信したときはテスト応答データを前記マスタ局に返信
し、前記マスタ局は前記スレーブ局からのテスト応答デ
ータに基づいて前記スレーブ局の異常判定を行うことを
特徴とする。

【００１０】請求項１の発明に係わる昇降機制御伝送シ
ステムにおいては、マスタ局は制御情報の送信の合間に
スレーブ局に対してテスト用アドレスを送信し、スレー
ブ局からのテスト応答データに基づいてスレーブ局の異
常判定を行う。これにより、制御送信の合間にシステム
動作診断を行うことができる。

【００１１】請求項２の発明に係わる昇降機制御伝送シ
ステムは、昇降機用の制御情報をアドレスを指定してマ
スタ局からスレーブ局にサイクリックシリアル伝送する
昇降機制御伝送システムにおいて、前記スレーブ局は、
前記マスタ局からの制御情報の書き込み伝送が一定時間
なかったときは前記マスタ局に自局番号を送信し、前記
マスタ局はこの情報に応じてそのスレーブ局に書き込み
情報の伝送を行うことを特徴とする。

【００１２】請求項２の発明に係わる昇降機制御伝送シ
ステムにおいては、スレーブ局は、マスタ局からの制御
情報の書き込み伝送が一定時間なかったときはマスタ局
に自局番号を送信する。マスタ局はこの情報に応じてそ
のスレーブ局に書き込み情報の伝送を行う。これによ
り、情報書き込みの更新遅れを小さくする。

【００１３】請求項３の発明に係わる昇降機制御伝送シ
ステムは、昇降機用の制御情報をアドレスを指定してマ
スタ局からスレーブ局にサイクリックシリアル伝送する
昇降機制御伝送システムにおいて、前記スレーブ局は、
前記マスタ局からデータ書き込み要求信号を受け取った
際には書き込み完了信号を送り返し、前記マスタ局は、
この書き込み完了信号の有無を監視し書き込み完了信号
が送信されて来ない場合には再度書き込み要求信号を前
記スレーブ局に送信することを特徴とする。

【００１４】請求項３の発明に係わる昇降機制御伝送シ
ステムにおいては、スレーブ局がデータ書き込み要求情
報を受け取った際に、書き込み完了信号を送り返し、マ
スタ局側でこの完了信号の有無を監視し、書き込み完了
信号が来ない場合に再度書き込み要求信号を送る。これ
により、信号書き込みの遅れを短くする。

【００１５】請求項４の発明に係わる昇降機制御伝送シ
ステムは、請求項１乃至請求項３のいずれか１項の発明
において、前記マスタ局と前記スレーブ局との間でやり
取りされるデータ中にチェックコードを設けたことを特
徴とする。

【００１６】請求項４の発明に係わる昇降機制御伝送シ
ステムにおいては、請求項１乃至請求項３のいずれか１
項の発明の作用に加え、伝送アドレスを順次出力するマ
スター局とアドレス内容に応じデータ入出力を行うスレ
ーブ局の間でやり取りされるデータ中にチェックコード
を設けるので、多数の伝送データ化けが発生してもデー
タエラーを検出できる。

【００１７】請求項５の発明に係わる昇降機制御伝送シ
ステムは、請求項１の発明において、前記スレーブ局
は、前記テスト用アドレスを正常に受信したときフリッ
カ表示するようにしたことを特徴とする。

【００１８】請求項５の発明に係わる昇降機制御伝送シ
ステムにおいては、請求項１の発明の作用に加え、スレ
ーブ局においてテスト用アドレスの受信時にカウンタを
増加させて、そのデータを用いて情報を表示フリッカさ
せる。これにより簡単な構成でテスト用アドレスを正常
に受信したことを表示できる。

【００１９】

【発明の実施の形態】以下、本発明の実施の形態を説明
する。図１は、本発明の第１の実施の形態に係わる昇降
機制御伝送システムの構成図である。マスタ局１と複数
台のスレーブ局２は伝送路で接続され、基本的に同じ要
素で構成されている。例えば、昇降機の制御装置がマス
タ局１となり、各階床のホール操作盤やかご操作盤がス
レーブ局２となる。そして、マスタ局１から制御情報が
サイクリックにスレーブ局２に送信され、マスタ局１と
スレーブ局２との間で制御情報を交換するようにしてい
る。

【００２０】スレーブ局２は基本的にはマスタ局１と同
じ要素で構成されたものであるが、この第１の実施の形
態では、スレーブ局２は設定テーブル５ａを持たずに、
スレーブ局２の固有のアドレスを有し、マスタ局１はそ
のアドレスを指定して該当のスレーブ局２に昇降機用の
制御情報をサイクリックシリアルに伝送するものを示し
ている。

【００２１】マスタ局１の記憶手段４ａには、演算手段
３ａで作成された制御情報が設定テーブル５ａとして記
憶されている。また、設定テーブル５ａの特定のアドレ
スをスレーブ局２毎に予め割り振りテスト用アドレスと
している。伝送制御手段６ａは、設定テーブル５ａのア
ドレスを順次送信する。

【００２２】スレーブ局２の記憶手段４ｂには、自己が
管轄する昇降機の制御情報に対応して設定されたアドレ
スが記憶され、伝送入出力手段７は、マスタ局１の伝送
制御手段６ａから受信したアドレスが自己のアドレスで
ある場合には、そのアドレスの制御情報に基づいて応答
動作を行い、必要に応じてその結果を操作表示手段８に
表示出力する。また、伝送入出力手段７は、マスタ局１
からの指令に基づき操作表示手段８から入力された操作
情報をマスタ局１に送信する。

【００２３】ここで、マスタ局１とスレーブ局２との間
でやり取りされるデータ中にはチェックコードを付ける
ようにしている。このチェックコードは例えばＣＲＣ冗
長度符号であり、多数の伝送データ化けが発生してもデ
ータエラーを検出できるようにしている。

【００２４】上述のように、マスタ局１はスレーブ局２
に対し設定テーブル５ａのアドレスを順次送信するの
で、スレーブ局２は所定の周期で制御情報の書き込み伝
送が行われることになるが、スレーブ局２ではマスタ局
１からの制御情報の書き込み伝送が一定時間なかったと
きは、マスタ局１に自局番号を送信する。マスタ局１は
この情報に応じてそのスレーブ局２に書き込み情報の伝
送を行う。これにより、何らかの伝送異常で、その所定
の周期における書き込み要求が無視された場合の情報書
き込みの更新遅れを小さくできるようにしている。

【００２５】また、スレーブ局２ではデータ書き込み要
求信号を受け取った際には、書き込み完了信号をマスタ
局１に送り返すようにしている。マスタ局１側でこの書
き込み完了信号の有無を監視し、書き込み完了信号が来
ない場合には再度書き込み要求信号をそのスレーブ局２
に送る。これにより、何らかの伝送異常で書き込み要求
が無視された場合の信号書き込みの遅れを短くできるよ
うにしている。

【００２６】さらに、マスタ局１は、制御情報の送信の
合間にスレーブ局２毎に予め定められたテスト用アドレ
スをスレーブ局２に送信する。スレーブ局２では、テス
ト用アドレスを受信したときはテスト応答データをマス
タ局２に返信する。マスタ局２はスレーブ局２からのテ
スト応答データに基づいてスレーブ局の異常判定を行
う。そして、スレーブ局２では、テスト用アドレスを正
常に受信したときは操作表示手段８にその旨をフリッカ
表示するようにしている。

【００２７】次に、図２は、マスタ局１で使用される設
定テーブル５ａの説明図である。例えば、設定テーブル
５ａは、ｎ個の伝送テーブル１〜伝送テーブルｎを持
ち、各々の伝送テーブルは、それぞれ開始アドレス、終
了アドレス、伝送種別から構成されている。

【００２８】伝送種別は、“トーカ”、“リスナ”、
“設定・同報“、“テーブル終了”等からなり、後述の
テストモード動作では“トーカ”、“リスナ“設定のみ
のテストチェック伝送を行う。また、“設定・同報”設
定では、マスタ局１でトーカ動作を行う。“テーブル終
了”設定の場合は、伝送動作は実行せず、一定時間経過
後に先頭のテーブルから伝送動作を再度実行する。この
設定テーブル５ａに保管される送信アドレスは、あくま
で昇順にセットされ、重なることはないようになってい
る。

【００２９】図３は、マスタ局１とスレーブ局２との間
での伝送動作の説明図であり、図３（ａ）はマスタトー
カ伝送動作の説明図、図３（ｂ）はマスタリスナ伝送動
作の説明図、図３（ｃ）はテストモード伝送動作の説明
図、図３（ｄ）は以上極確認局伝送動作の説明図であ
る。

【００３０】図３（ａ）において、マスタトーカ伝送動
作は、マスタ局１からスレーブ局２に対して情報を伝達
する場合（データの書き込みを行う場合）に使用され
る。アドレスおよびデータにはチェックコード例えばＣ
ＲＣ冗長度符号が付けられている。まず、マスタ局１か
らアドレスを送信し（Ａ）、アドレスの送信完了後続い
てデータ（昇降機の制御情報）を送信する（Ｂ）。スレ
ーブ局２では、チェックコードでアドレスのデータエラ
ーのチェックを行い、アドレスが正しいと判定したとき
はアドレスが自分に割り当てられているか否かを判定し
（Ｃ）、アドレスが一致する場合は送られてきたデータ
を受け取り、チェックコードでデータエラーのチェック
を行い外部表示などに出力する（Ｄ）。その後、受け取
り応答（書き込み完了信号）を返す（Ｅ）。マスタ局１
では応答待ち処理し応答が来ない場合には異常発生とし
てデータを再送する（Ｆ）。

【００３１】図３（ｂ）において、マスタリスナ伝送動
作は、スレーブ局１からマスタ局２に対して情報を伝達
する場合に使用される。アドレスおよびデータにはチェ
ックコード例えばＣＲＣ冗長度符号が付けられている。
まず、マスタ局１からアドレスを送信し（Ａ）、送信完
了後続いてデータの受信待ちする。スレーブ局２では、
アドレス受信待ちし、受信したアドレスのチェックコー
ドでデータエラーのチェックを行う。そして、エラーが
ない場合にはアドレスが自分に割り当てられているか否
かを判定し（Ｂ）、アドレスが一致する場合は、外部か
らスイッチデータ入力などを行いデータを送信する
（Ｃ）。マスタ局１では送信された来たデータを受け取
り、受信したデータのチェックコードでデータエラーの
チェックを行い、受信応答データとして保管する
（Ｄ）。

【００３２】図３（ｃ）において、テストモード伝送動
作は、マスタ局１がスレーブ局２の動作をテストする場
合に使用される。テスト用アドレスおよびテスト局番号
データ（テスト応答データ）にはチェックコード例えば
ＣＲＣ冗長度符号が付けられている。このチェックコー
ドでテスト用アドレスおよびテスト局番号データ（テス
ト応答データ）のチェックを行う。

【００３３】テストモードが設定された場合は、マスタ
局１からテスト用アドレスを送信し（Ａ）、送信完了後
続いてデータを受信待ちする。スレーブ局２ではアドレ
ス受信待ちしテスト用アドレスが自分に割り当てられて
いるか否かを判定し（Ｂ）、アドレスが一致する場合は
テスト応答データ（テスト局番号データ）を送り返す
（Ｃ）。この実施の形態では、テスト局番号データをそ
のまま送り返す動作を行う。マスタ局１では送信された
来たテスト局番号データを受け取り、正常かどうかのチ
ェックを行う（Ｄ）。異常の場合は異常データとして情
報を保管する。

【００３４】図３（ｄ）において、異常局伝送動作は、
マスタ局１からスレーブ局２に異常確認アドレスを送出
することにより行われる。異常局確認アドレスおよび異
常局番号データ（応答データ）にはチェックコード例え
ばＣＲＣ冗長度符号が付けられている。このチェックコ
ードで異常局確認アドレスおよび異常局番号データ（応
答データ）のチェックを行う。

【００３５】まず、マスタ局１から異常局確認アドレス
を送信し（Ａ）、送信完了後にデータを受信待ちする。
スレーブ局２ではアドレス受信待ちし異常局確認アドレ
スが自分に割り当てられているか否かを判定し（Ｂ）、
自局番号を送り返す動作を行う（Ｃ）。マスタ局１では
送られてくるデータの有無を確認し（Ｄ）、異常有りの
場合は異常局に対しての書き込みデータを再送する
（Ｅ）。スレーブ局２ではそのデータの受け取り処理を
行う（Ｆ）。

【００３６】次に、本発明の第２の実施の形態を説明す
る。図４は本発明の第２の実施の形態に係わる昇降機制
御伝送システムの構成図である。この第２の実施の形態
は、第１の実施の形態のマスタ局１およびスレーブ局２
を昇降機の制御を行う制御装置に適用したものである。
すなわち、マスターステーション１１がマスタ局とな
り、ホールコントローラ１２およびかごコントローラ１
３がスレーブ局として機能するように構成されている。

【００３７】図４において、マスタステーンョン１１
は、ライン伝送系１４にて、エレベータホールでのスイ
ッチ入力や表示出力を行うホールコントローラ１２、お
よびエレベータかご内部のスイッチ入力や表示出力を行
うかごコントローラ１３と接続され、システム制御やか
ご動作制御を行う。この場合、マスタステーンョン１１
はマスタ局として動作し、ホールコントローラ１２やか
ごコントローラ１３はスレーブ局として動作する。

【００３８】図５は、マスタステーション１１の構成図
である。図５において、ホストＣＰＵ１７は図１の演算
手段３ａに相当し、共通ＲＡＭ１８は図１の記憶手段４
ａに相当し、マスタ伝送インタフェース回路１９および
ＲＳ４８５インタフェース２０は図１の伝送制御手段６
ａに相当する。

【００３９】ホストＣＰＵ１７は、マスタ伝送インタフ
ェース回路１９とＣＰＵ制御信号線２１およびローカル
バス２２で接続され、かご動作制御や伝送データ内容の
作成等を行う。マスタ伝送インタフェース回路１９は、
共通ＲＡＭ１８に対しＲＡＭ入出力信号により、伝送設
定データ（設定テーブル）や伝送入出力データの書き込
み読み出しを行う。すなわち、ホストＣＰＵ１７からは
マスタ伝送インタフェース回路１９に対し、共通ＲＡＭ
１８アクセス要求を出力し、マスタ伝送インタフェース
回路１９が共通ＲＡＭ１８に対してのデータ入出力を行
う。

【００４０】また、マスタ伝送インタフェース回路１９
は、ＲＳ４８５インタフェース２０を介しライン伝送系
１４に接続され信号を送受信する。マスタ伝送インタフ
ェース回路１９は、ホストＣＰＵ１７から伝送実施指令
を受け取ると、共通ＲＡＭ１８から設定テーブルの伝送
動作設定データを読み出し、データの内容に応じて送受
信処理を行う。

【００４１】図６は、図５に示したマスタ伝送インタフ
ェース回路１９の内部構成図である。マスタ伝送インタ
フェース回路１９のＣＰＵバスインタフェース２３は、
ホストＣＰＵ１７からのＣＰＵ制御信号線２１およびロ
ーカルバス２２に接続され、ＣＰＵバスインタフェース
２３ではホストＣＰＵ１７からの動作設定を内部の制御
レジスタに保管する。動作設定は、伝送開始、動作モー
ド、タイムアウト時間などとなる。

【００４２】また、伝送異常状態の発生回数などを内部
の制御レジスタに蓄え、ホストＣＰＵ１７から読み出し
を行えるようにする。動作設定および伝送異常情報は、
ラインＣＰＵ入出力信号ｓ１により、ラインマスタイン
タフェース回路２４とやり取りされる。共通ＲＡＭ１７
へのアクセス要求があった場合は、ＣＰＵバスインタフ
ェース２３は、ホストＣＰＵ１７とのやりとりをＣＰＵ
直接ＲＡＭ入出力信号ｓ３を用いてＲＡＭインタフェー
ス２６に入出力する。

【００４３】ラインマスタインタフェース回路２４で
は、ホストＣＰＵ１７からの動作設定をラインＣＰＵ入
出力信号ｓ１として受け取り伝送動作を開始する。この
場合、ＲＡＭインタフェース２６に対し設定データの読
み出し要求を行い、ラインＲＡＭ入出力信号ｓ４として
データを得る。その結果に基づきライン送信信号ｓ６お
よびライン受信信号ｓ７の入出力を実施する。

【００４４】ＲＡＭインタフェース２６では、ラインＲ
ＡＭ入出力信号ｓ４およびＣＰＵ直接ＲＡＭ入出力信号
ｓ３の２種類の要求を受け取り、そのうち一つを選択し
ＲＡＭ入出力信号ｓ１０を用いて共通ＲＡＭ１７とのデ
ータ入出力を行う。

【００４５】図７は、図６に示したマスタインタフェー
ス回路２４の構成図である。設定読み込み動作回路２７
は、ＣＰＵバスインタフェース２３からのラインＣＰＵ
入出力信号ｓ１上の動作設定信号を基に、動作許可が与
えられると伝送動作を開始する。まず、ＲＡＭインタフ
ェース２６からＲＡＭ読み込みデータｄ１を取り出し送
受信設定データｄ２として取り込み出力する。

【００４６】この送受信設定データｄ２を基にデータ内
のスタートアドレスを送信アドレスとし、データ送受信
制御部２８内のアドレスレジスタ２９に書き込み、これ
をアドレス送受信データｄ３とする。アドレス送受信デ
ータｄ３は、送信データ作成回路３０に出力されると共
に、ＲＡＭインタフェース２６に出力される。送信デー
タ作成回路３０ではアドレス送受信データｄ３が入力さ
れると、送受信制御回路３２から指令を受けて異常検出
部３６で作成したＣＲＣデータを付加したシリアル送信
データｄ４を作成し、シリアルデータ送受信回路３３に
出力する。

【００４７】また、送受信制御回路３２は送信要求信号
ｓ１１をシリアルデータ送受信回路３３に出力する。こ
れにより、シリアルデータ送受信回路３３は、受け取っ
たシリアル送信データｄ４をシリアル変換しライン送信
信号ｓ６として出力する。ここで異常検出部３６内のデ
ータ送受信時間監視タイマがセットされる。

【００４８】次に、送信設定内容がデータ送信である場
合（マスタトーカの場合）は、データ入出力動作回路３
４がＲＡＭインタフェース２６を介して共通ＲＡＭ１８
から送信データをＲＡＭ読み込みデータｄ１として取り
出し、送信データｄ５として送信データ作成回路３０に
出力する。

【００４９】送信データ作成回路３０では、アドレス送
信の場合と同様に、送受信制御回路３２から指令を受け
てシリアル送信データｄ４を作成しシリアルデータ送受
信回路３３に出力する。また、送受信制御回路３２では
送信要求信号ｓ１１をシリアルデータ送受信回路３３に
出力する。シリアルデータ送受信回路３３では、受け取
ったシリアル送信データｄ４をシリアル変換しライン送
信信号ｓ６として出力する。

【００５０】また、送信設定内容がデータ受信の場合
（マスタリスナの場合）は、送受信制御回路３２は受信
要求信号ｓ１２をシリアルデータ送受信回路３３に送
る。シリアルデータ送受信回路３３では、ライン受信信
号ｓ７中の受信データをシリアルパラレル変換し、シリ
アル受信データｄ６として取り出す。これを送受信制御
回路３２からの指令でデータレジスタ３５に書き込む。
データ入出力動作回路３４ではデータ受信が行われる
と、ラインＣＰＵ入出力信号ｓ１上にＲＡＭ書き込み要
求をセットし、共通ＲＡＭ１８へも保管を実行する。

【００５１】また、受信実行中は異常検出部３６にて読
み出しデータのチェック、読み出し時間のタイムアウト
チェックが行われ、異常発生時の伝送処理打ち切りや異
常データの保管処理指令の作成が行われる。異常検出部
３６内のデータ送受信時間監視タイマは、アドレスがラ
イン送信信号ｓ６として出力されたときにがセットされ
る。このタイムアウト時間はＣＰＵバスインタフェース
２３内部の制御レジスタに設定され、システムに応じて
変更することを可能とする。

【００５２】さらに、データ受信の監視タイマの動作中
に、アドレス受信が発生した場合には、伝送種別異常と
して異常を通知する。これらの異常情報はＣＰＵバスイ
ンタフェース２３に送られ、異常種別毎に発生の有無
と、発生回数がＣＰＵバスインタフェフェース２３内の
異常発生回数カウンタに蓄えられる。

【００５３】設定読み込み動作回路２７では、アドレス
送信あるいはデータ送受信が終わると、アドレスレジス
タ２９の値を一つ増やし、次のアドレスのデータの処理
を行う。また、アドレス値が設定テーブル内の終了アド
レス値となった場合は、設定読み込み動作回路２７は、
次の設定テーブルを読み込む動作を行い、伝送動作を続
けていく。

【００５４】設定テーブルが終了すると、異常処理回路
１６では受信応答時間のタイムアウト処理及びエラー処
理、再送要求処理等を実施する。異常局確認動作は以下
の手順で実施される。まず異常局確認アドレスが送付さ
れる。例えば、異常局確認アドレスとしてはアドレス最
大値を使用する。そして、異常局番号がスレーブ局から
送付されてくるのを待つ。一定時間経過しても、送付さ
れて来ない場合は異常局なしとして終了する。異常局番
号が送信されてきた場合には、異常局番号のスレーブ局
に対応したデータの再送を行う。

【００５５】この異常局確認動作を実施した後に、テス
ト局番号カウンタ１５に指令を与え、局カウンタ値ｄ９
をひとつ増やす。送信データ作成回路３０では特別なア
ドレス（例えばアドレス０）にてこのテスト局カウント
値を送信する動作（テスト局送信）を行う。この後にス
キャン時間待ちを実施し、時間経過後に再び先頭のＲＡ
Ｍを読み出し次のサイクルの伝送入出力を行っていく。

【００５６】すなわち、送信データ作成回路３０では特
別なアドレス（例えばアドレス“０“）にて、このテス
ト局カウント値を送信する動作（テスト局送信）を行
い、また、テスト確認アドレス（例えばアドレス
“１”）にてテスト応答要求送信を行いスレーブ局から
の応答を待つ。

【００５７】図８は、図４に示したホールコントローラ
１２の構成図である。図８において、ＲＳ４８５インタ
フェース２０、シリアルデータ送受信回路３３、伝送入
出力回路３８が図１の伝送入出力手段７に相当し、押し
ボタン・表示部４１およびアドレス指定ＳＷが図１の操
作表示手段８に相当する。

【００５８】ホールコントローラ１２では、アドレス設
定スイッチ４８から設定アドレスｓ１６を読み出す。こ
れが伝送入出力回路３８内のアドレス一致検出回路３１
に与えられ、マスタ局から送られてきたデータに対する
アドレスチェックデータとして使用される。伝送入出力
回路３８内の入出力制御回路４３では上記アドレス取り
出し動作終了後に伝送を開始する。

【００５９】この場合、入出力制御回路４３から送信許
可を与えシリアルデータ送受信回路３３を通じ伝送ライ
ン受信信号ｓ７中の受信データをシリアルパラレル変換
しシリアル受信データｄ６として取り出す。

【００６０】シリアルデータ送受信回路３３はＲＳ４８
５インタフエース２０を通じライン伝送系１４と接続し
ている。データ受信が有る場合は、ＲＳ４８５インタフ
ェース２０から伝送ライン受信信号ｓ７が受け取られ
る。また伝送ライン送信信号ｓ６がシリアルデータ送受
信回路３３から送られるとＲＳ４８５インタフェース２
０はデータを送信する。

【００６１】受け取られたシリアル受信データｄ６は入
出力レジスタ４４に与えられ読み出しデータｄ１０とし
て蓄えられる。またアドレス一致検出回路３１に与えら
れ、使用するアドレスかどうかの判定が与えられる。判
定結果は伝送入出力制御信号ｓ１４として入出力制御回
路４３に与えられる。

【００６２】受け取ったアドレスがアドレスデータから
与えられる入力用アドレスの場合は送信動作モードとな
り、押しボタン・表示部４１から入力されるボタン入力
情報を取り出し、入出力レジスタ４４を介しシリアル送
信データｄ８としてシリアルデータ送受信回路３３に送
る。

【００６３】受け取ったアドレスがアドレスデータから
与えられる出力用アドレスの場合は受信動作モードとな
りシリアルデータ送受信回路３３から受け取ったシリア
ル受信データｄ６を入出力レジスタ４４に保管後、出力
バッファ４６を介して押しボタン・表示部４１に対し出
力する。

【００６４】また、テスト局番号設定値（例えば先頭ア
ドレスを用いる）が送られてくると、テスト局番号レジ
スタ２５にデータを保存する。テスト局番号レジスタ２
５では設定アドレスｓ１６と保存されたテスト局番号値
とを比較し自局がテスト中と判断したら伝送入出力制御
信号ｓ１４に自局テスト中である信号をのせ、入出力制
御回路４３に通知する。

【００６５】このテスト局番号設定は開始、定期的に送
られてくるので、このアドレスでの受信が有るたびに受
信回数カウンタ４７を１増加させる。受信回数カウンタ
４７の最上位桁をフリッカ表示カウントフラグｆとして
使用する。また、アドレス受信監視回路３７では、自局
向けの情報設定が行われるかどうかアドレス一致検出回
路３１の出力内容を監視し、一定時間発生しない場合は
異常検出し、再送要求動作を入出力制御回路４３を送
る。

【００６６】

【発明の効果】以上説明したように、発明によれば、昇
降機の制御情報をサイクリックにシリアル伝送する場合
に、マスタ局からテスト局用アドレスを受け取ったスレ
ーブ局が正常動作中応答を返すことにより、簡単にシス
テム動作診断を行うことができる。従って、システム全
体の伝送効率を高め、かつ複雑な構成を取ることを避け
ることが可能である。

【００６７】また、スレーブ局において自局への情報書
き込み設定が一定時間なされなかったときに再送要求ア
ドレス受信時に自局番号を返答し、再送データを受信す
るので情報書き込み更新遅れを小さくできる。また、ス
レープ局において、スレーブ局がデータ書き込み要求情
報を受け取った際に、書き込み完了信号を送り返し、マ
スタ局側でこの完了信号の有無を監視し、完了信号が来
ない場合に再度書き込み要求信号を送るので、信号書き
込みの遅れを短くできる。

【００６８】一方、伝送アドレスを順次出力するマスタ
ー局とアドレス内容に応じデータ入出力を行うスレーブ
局の間でやり取りされるデータ中にチェックコードを設
けるので、多数の伝送データ化けが発生してもエラーを
検出できる。さらに、スレーブ局において固定アドレス
受信時にカウンタを増加させ、そのデータを用いて情報
を表示フリッカさせるので、テスト用アドレスを正常に
受信したことを表示できる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係わる昇降機制御
伝送システムの構成図。

【図２】本発明の第１の実施の形態のマスタ局で使用さ
れる設定テーブルの説明図。

【図３】本発明の第１の実施の形態のマスタ局とスレー
ブ局との間での伝送動作の説明図。

【図４】本発明の第２の実施の形態に係わる昇降機制御
伝送システムの構成図。

【図５】本発明の第２の実施の形態のマスタステーショ
ンの構成図。

【図６】本発明の第２の実施の形態のマスタ伝送インタ
フェース回路の内部構成図。

【図７】本発明の第２の実施の形態の縦マスタインタフ
ェース回路の構成図。

【図８】本発明の第２の実施の形態のホールコントロー
ラの構成図。

【符号の説明】

１…マスタ局、２…スレーブ局、３…演算手段、４…記
憶手段、５…設定テーブル、６…伝送制御手段、７…伝
送入出力手段、８…操作表示手段、１１…マスタステー
ション、１２…ホールコントローラ、１３…かごコント
ローラ、１４…ライン伝送系、１５…テスト局番号カウ
ンタ、１６…異常処理回路、１７…ホストＣＰＵ、１８
…共通ＲＡＭ１８、１９…マスタ伝送インタフェース回
路、２０…ＲＳ４８５インタフェース、２１…ＣＰＵ制
御信号線、２２…ローカルバス、２３…ＣＰＵバスイン
タフェース、２４…ラインマスタインタフェース回路、
２５…テスト局番号レジスタ、２６…ＲＡＭインタフェ
ース、２７…設定読み込み動作回路、２８…データ送受
信制御部、２９…アドレスレジスタ、３０…送信データ
作成回路、３１…アドレス一致回路、３２…送受信制御
回路、３３…シリアルデータ送受信回路、３４…データ
入出力動作回路、３５…データレジスタ、３６…異常検
出部、３７…アドレス受信監視回路、３８…伝送入出力
回路、４１…押しボタン・表示部、４３…入出力制御回
路、４４…入出力レジスタ、４６…出力バッファ、４７
…カウンタ、４８…アドレス設定スイッチ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 昇降機用の制御情報をアドレスを指定し
   てマスタ局からスレーブ局にサイクリックシリアル伝送
   する昇降機制御伝送システムにおいて、前記マスタ局
   は、前記制御情報の送信の合間に前記スレーブ局毎に予
   め定められたテスト用アドレスを前記スレーブ局に送信
   し、前記スレーブ局は、テスト用アドレスを受信したと
   きはテスト応答データを前記マスタ局に返信し、前記マ
   スタ局は前記スレーブ局からのテスト応答データに基づ
   いて前記スレーブ局の異常判定を行うことを特徴とする
   昇降機制御伝送システム。
2. 【請求項２】 昇降機用の制御情報をアドレスを指定し
   てマスタ局からスレーブ局にサイクリックシリアル伝送
   する昇降機制御伝送システムにおいて、前記スレーブ局
   は、前記マスタ局からの制御情報の書き込み伝送が一定
   時間なかったときは前記マスタ局に自局番号を送信し、
   前記マスタ局はこの情報に応じてそのスレーブ局に書き
   込み情報の伝送を行うことを特徴とする昇降機制御伝送
   システム。
3. 【請求項３】 昇降機用の制御情報をアドレスを指定し
   てマスタ局からスレーブ局にサイクリックシリアル伝送
   する昇降機制御伝送システムにおいて、前記スレーブ局
   は、前記マスタ局からデータ書き込み要求信号を受け取
   った際には書き込み完了信号を送り返し、前記マスタ局
   は、この書き込み完了信号の有無を監視し書き込み完了
   信号が送信されて来ない場合には再度書き込み要求信号
   を前記スレーブ局に送信することを特徴とする昇降機制
   御伝送システム。
4. 【請求項４】 前記マスタ局と前記スレーブ局との間で
   やり取りされるデータ中にチェックコードを設けたこと
   を特徴とする請求項１乃至請求項３のいずれか１項に記
   載の昇降機制御伝送システム。
5. 【請求項５】 前記スレーブ局は、前記テスト用アドレ
   スを正常に受信したときフリッカ表示するようにしたこ
   とを特徴とする請求項１に記載の昇降機制御伝送システ
   ム。