JP4493147B2 - 昇降機制御伝送システム - Google Patents
昇降機制御伝送システム Download PDFInfo
- Publication number
- JP4493147B2 JP4493147B2 JP2000062903A JP2000062903A JP4493147B2 JP 4493147 B2 JP4493147 B2 JP 4493147B2 JP 2000062903 A JP2000062903 A JP 2000062903A JP 2000062903 A JP2000062903 A JP 2000062903A JP 4493147 B2 JP4493147 B2 JP 4493147B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- address
- master station
- data
- setting table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
- Indicating And Signalling Devices For Elevators (AREA)
Description
【発明の属する技術分野】
本発明は、昇降機の制御情報をマスタ局とスレーブ局との間で伝送し昇降機を制御する昇降機制御伝送システムに関するものである。
【0002】
【従来の技術】
一般に、昇降機の制御は複数の制御装置が設けられ、そのうちのマスタ局からスレーブ局に指令を出力して昇降機を制御するようにしている。例えば、複数台の昇降機を制御する場合に、各々の昇降機ごとに制御装置を設け、これらを伝送路で接続し、そのうちの1台の制御装置をマスタ局とし、他の制御装置をスレーブ局として構成した昇降機制御伝送システムがある。このような昇降機制御伝送システムでは、制御情報をサイクリックにマスタ局とスレーブ局との間で交換するようにしている。
【0003】
この場合、マスタ局から伝送路にアドレス情報を送り、そのアドレスに対応したスレーブ局が入出力の応答することになる。すなわち、スレーブ局では、アドレス情報を受信すると、予め記憶された設定テーブルから順次アドレスを読み出し、受け取ったアドレスが自己の設定テーブルの割り当て範囲内にあるかの判断を行い、割り当て範囲にある場合には、そのアドレスの内容に従って応答する。なお、設定テーブルには、アドレスの開始、終了、入出力設定等の内容が記憶されている。
【0004】
【発明が解決しようとする裏頚】
しかし、スレーブ局では受信したアドレスが自己の設定テーブルの割り当て範囲であるか否かについて、設定テーブルの先頭のアドレスから順次アドレスを読み出して判断しているので、設定テーブルの最後に読み出されるアドレスが送られてきた場合には、応答に時間がかかっている。このため、システム全体の伝送効率が大きく低下する恐れがある。
【0005】
そこで、設定テーブルを複数個の設定テーブルに分割し、各々の設定テーブルごとに比較手段を設け、受け取ったアドレスが自己の設定テーブルの割り当て範囲内に有るか否かを判断することも考えられる。この場合には、並列処理で割り当て範囲であるか否かの判断ができるが、比較手段が設定テーブル数だけ必要となり、回路構成が複雑となりコスト的にも不利となる。
【0006】
本発明の目的は、複雑な構成となることが避けられ、システム全体の伝送効率を高めることができる昇降機制御伝送システムを提供することである。
【0007】
【課題を解決するための手段】
請求項1の発明に係わる昇降機制御伝送システムは、昇降機用の制御情報をアドレスを指定してマスタ局からスレーブ局にサイクリックシリアル伝送する昇降機制御伝送システムにおいて、前記マスタ局は、前記制御情報を作成する演算手段と、前記演算手段で作成された制御情報がアドレスに対応して設定された設定テーブルを記憶する記憶手段と、前記設定テーブルの小さい値のアドレスから順次大きい値のアドレスを送信する伝送制御手段とを備え、前記スレーブ局は、自己が管轄する昇降機の制御情報がアドレスに対応して設定された複数個の設定テーブルを記憶する記憶手段と、前記マスタ局から受信したアドレスが設定テーブル内の最大値より小さい場合はその設定テーブル内の該当のアドレスで指定された応答動作を行い、設定テーブル内の最大値より大きい場合は次の設定テーブルを順次読み出していく伝送制御手段とを備えたことを特徴とする。
【0008】
請求項1の発明に係わる昇降機制御伝送システムにおいては、マスタ局の伝送制御手段は、記憶手段に記憶された設定テーブルの小さい値のアドレスから順次大きい値のアドレスを送信する。スレーブ局の伝送制御手段は、マスタ局から受信したアドレスがスレーブ局の記憶手段に記憶された設定テーブル内の最大値より大きいか否かを判定し、小さい場合はその設定テーブル内の該当のアドレスで指定された応答動作を行い、設定テーブル内の最大値より大きい場合は次の設定テーブルを順次読み出していく。これにより、設定テーブル単位で受信したアドレスが割り当てられているか否かを判定するので、スレーブ局の応答動作時間を短くでき、システム全体の伝送効率を高めることができる。
【0009】
請求項2の発明に係わる昇降機制御伝送システムは、請求項1の発明において、前記マスタ局の伝送制御手段は、一つのアドレスの送信を終えてから前記スレーブ局からの応答データが戻るまでの時間を監視し、その時間が予め設定されたタイムアウト時間を越えた場合は、伝送異常と判断しそのアドレスに関する処理を終了することを特徴とする。
【0010】
請求項2の発明に係わる昇降機制御伝送システムにおいては、請求項1の発明の作用に加え、マスタ局で一つのアドレスの送信を終えてから、スレーブ局からの応答データが戻るまでの時間を監視し、時間オーバーの場合は伝送異常としてそのアドレスに対する処理を打ち切る。これにより、動作進行停止が発生することを防止できる。
【0011】
請求項3の発明に係わる昇降機制御伝送システムは、請求項2の発明において、前記タイムアウト時間は、前記マスタ局の演算手段により可変に設定されることを特徴とする。
【0012】
請求項3の発明に係わる昇降機制御伝送システムにおいては、請求項2の発明の作用に加え、タイムアウト時間はマスタ局の演算手段で変更可能とする。これにより、伝送路距離が延びた場合にその伝送路距離に適切なタイムアウト時間が設定でき、誤ったタイムアウト異常を防止できる。
【0013】
請求項4の発明に係わる昇降機制御伝送システムは、請求項2の発明において、前記マスタ局の伝送制御手段は、一つのアドレスを送信後、前記タイムアウト時間が経過するまでは次のアドレスを送信しないようにし、前記スレーブ局の伝送制御手段は、前記タイムアウト時間範囲内に複数個のアドレスを受信した場合は伝送異常と判断することを特徴とする。
【0014】
請求項4の発明に係わる昇降機制御伝送システムにおいては、請求項2の発明の作用に加え、マスタ局の伝送制御手段は、アドレスの伝送路への送信後、タイムアウト時間経過するまでは、次のアドレスを送信しない。これにより、スレーブ局にてアドレス受信後タイムアウト時間範囲内にアドレスデータを受信した場合は、伝送異常と判断するので、受信異常の判別能力が強化できる。
【0015】
請求項5の発明に係わる昇降機制御伝送システムは、請求項2または請求項4の発明において、前記マスタ局の伝送制御手段は、伝送異常の検出回数をカウントすることを特徴とする。
【0016】
請求項5の発明に係わる昇降機制御伝送システムにおいては、請求項2または請求項4の発明の作用に加え、伝送異常の検出回数をカウントして保持しておくので、異常発生解析の切り分けを容易にすることができる。
【0019】
請求項6の発明に係わる昇降機制御伝送システムは、請求項1の発明において、前記マスタ局の伝送制御手段は、前記スレーブ局にテストモード指令を送り、前記スレーブ局からのテスト応答データに基づいて伝送異常の発生の有無を判定することを特徴とする。
【0020】
請求項6の発明に係わる昇降機制御伝送システムにおいては、請求項1の発明の作用に加え、マスタ局の伝送制御手段からテストモード指令を送り、スレーブ局では自己のアドレスが来た場合にはテスト応答データを送り返し、マスタ局で伝送が正しいか否かを判別する。これにより、伝送機能が正常であるか否かの判別ができる。
【0021】
請求項7の発明に係わる昇降機制御伝送システムは、請求項1の発明において、前記スレーブ局は、前記マスタ局の伝送制御手段から伝送確認信号を受信したときフリッカ表示する伝送正常表示手段を備えたことを特徴とする。
【0022】
請求項7の発明に係わる昇降機制御伝送システムにおいては、請求項1の発明の作用に加え、スレーブ局は伝送確認信号の受信時にフリッカ表示する。これにより伝送状態を表示することができる。
【0023】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。図1は本発明の第1の実施の形態に係わる昇降機制御伝送システムの構成図である。
【0024】
図1において、マスタ局1と複数台のスレーブ局2は伝送路で接続され、基本的に同じ要素で構成されている。すなわち、マスタ局1およびスレーブ局2は、複数台の昇降機に対してそれぞれ1台づつ設けられた制御装置に対応し、いずれか1台の制御装置がマスタ局1となっている。
【0025】
例えば、ビルの各階床に4台の昇降機が設けられ群管理制御を行う場合には、そのうちの1台の制御装置がマスタ局1となり、そのマスタ局1から制御情報がサイクリックにスレーブ局2に送信され、マスタ局1とスレーブ局2との間で制御情報を交換するようにしている。
【0026】
マスタ局1は、昇降機の制御情報を作成すると共に各種演算を行う演算手段3aと、演算手段3aで作成された制御情報が格納された設定テーブル5aを記憶する記憶手段4aと、設定テーブル5aの小さい値のアドレスから順次大きい値のアドレスを送信する伝送制御手段6aとを備えている。そして、アドレスを指定してマスタ局1からスレーブ局2にサイクリックシリアル制御情報を伝送する。
【0027】
一方、スレーブ局2は、自己が管轄する昇降機の制御情報を作成すると共に各種演算を行う演算手段3bと、自己が管轄する昇降機の制御情報がアドレスに対応して設定された複数個の設定テーブル5bを記憶する記憶手段4bと、マスタ局1から受信したアドレスが設定テーブル内の最大値より小さい場合はその設定テーブル5b内の該当のアドレスで指定された応答動作を行い、設定テーブル5b内の最大値より大きい場合は次の設定テーブルを順次読み出していく伝送制御手段6bとを備えている。
【0028】
ここで、設定テーブル5aに保管される送信アドレスは、あくまで昇順にセットされ、重なることはないようになっている。そこで、マスタ局1の伝送制御手段6aは、昇順でアドレスを伝送路に送信する。
【0029】
スレーブ局2の伝送制御手段6bでは、伝送路からアドレスを取り込み、自己の設定テーブル5bのうち最初に取り出した設定テーブル5b内の最終アドレスと比較して、伝送路から受信したアドレスが最終アドレスより大きいか否かを判定する。受信したアドレスが最終アドレスより大きい場合には、順次、次の設定テーブルを読み出して行く。一方、受信したアドレスが最終アドレスより小さい場合には、その設定テーブル5bに割り当てのアドレスがあると判断して、そのアドレスの内容に従って応答動作を行う。これにより、すべての設定テーブル5bを先頭から順次読み出して行く方式に比べ応答を短時間とすることができ、また、各々の設定テーブル5bを同時に処理する方式に比べ、演算処理を簡単にすることが可能となる。
【0030】
また、マスタ局の伝送制御手段では、設定テーブル5aのアドレスを送信するに当たり、一つのアドレスの送信を終えてからスレーブ局からの応答データが戻るまでの時間を監視する。そして、その時間が予め設定されたタイムアウト時間を越えた場合は、伝送異常と判断しそのアドレスに関する処理を終了する。つまり、そのアドレスに関する伝送処理を途中で打ち切る。そして、次のアドレスを送信することになる。これにより、一つのアドレスの伝送異常の発生によりシステム全体の動作が停止してしまうことを防止できるようにしている。
【0031】
この場合のタイムアウト時間は、マスタ局1の演算手段3aにより可変に設定できるようにしており、伝送路距離が延びた場合にその伝送路距離に適切なタイムアウト時間が設定できるようにしている。これにより、適応範囲の広いシステムの構築が可能となり、また、誤ったタイムアウト異常を防止できる。
【0032】
また、マスタ局1の伝送制御手段6aでは、一つのアドレスを送信後、タイムアウト時間が経過するまでは次のアドレスを送信しないようにしている。これは、スレーブ局2の伝送制御手段6bにおいて、タイムアウト時間範囲内に複数個のアドレスを受信した場合は伝送異常と判断できるようにするためである。つまり一つのアドレスが来るべき時間の範囲で、複数個のアドレスが来る場合の異常検出が可能となり、通常の異常検出レベルをより強化できる。また、マスタ局1の伝送制御手段6aでは、伝送異常の検出回数をカウントし、後の異常解析に使用する。つまり、特別な異常発生対応メッセージの通信を行う必要がなく、伝送異常の解析を可能としている。
【0033】
また、マスタ局1はテストモードにてスレーブ局2が正常に動作するか否かを判断できるようにしている。すなわちマスタ局1の伝送制御手段6aは、スレーブ局2にテストモード指令を送り、スレーブ局2からのテスト応答データに基づいて伝送異常の発生の有無を判定する。スレーブ局2では、マスタ局1から自己のアドレスが来た場合には、テスト応答データを送り返し、マスタ局1の伝送制御手段2では、そのテスト応答データに基づき伝送が正しいか否かを判別する。これにより、伝送機能が正常であるか否かの判別ができる。
【0034】
テストモード指令に代えて、マスタ局1の伝送制御手段6aから伝送確認信号を送信し、スレーブ局において、マスタ局1の伝送制御手段6aから伝送確認信号を受信したとき、つまり正常に伝送確認信号を受信したときは、スレーブ局2の伝送正常表示手段(図示省略)にフリッカ表示することも可能である。この場合には、スレーブ局2において容易に伝送状態を把握することができる。
【0035】
次に、図2は、マスタ局1で使用される設定テーブル5aの説明図である。例えば、設定テーブル5aは、n個の伝送テーブル1〜伝送テーブルnを持ち、各々の伝送テーブルは、それぞれ開始アドレス、終了アドレス、伝送種別から構成されている。
【0036】
伝送種別は、“トーカ”、“リスナ”、“設定・同報“、“テーブル終了”等からなり、後述のテストモード動作では“トーカ”、“リスナ“設定のみのテストチェック伝送を行う。また、“設定・同報”設定では、マスタ局1でトーカ動作を行う。“テーブル終了”設定の場合は、伝送動作は実行せず、一定時間経過後に先頭のテーブルから伝送動作を再度実行する。この設定テーブル5aに保管される送信アドレスは、あくまで昇順にセットされ、重なることはないようになっている。
【0037】
図3は、マスタ局1とスレーブ局2との間での伝送動作の説明図であり、図3(a)はマスタトーカ伝送動作の説明図、図3(b)はマスタリスナ伝送動作の説明図、図3(c)はテストモード伝送動作の説明図である。
【0038】
図3(a)において、マスタトーカ伝送動作は、マスタ局1からスレーブ局2に対して情報を伝達する場合に使用される。まず、マスタ局1からアドレスを送信し(A)、アドレスの送信完了後続いてデータ(昇降機の制御情報)を送信する(B)。スレーブ局2ではアドレスが自分に割り当てられているか否かを判定し(C)、アドレスが一致する場合は送られてきたデータを受け取り、外部表示などに出力する(D)。
【0039】
図3(b)において、マスタリスナ伝送動作は、スレーブ局1からマスタ局2に対して情報を伝達する場合に使用される。まず、マスタ局1からアドレスを送信し(A)、送信完了後続いてデータの受信待ちする。スレーブ局2では、アドレス受信待ちしアドレスが自分に割り当てられているか否かを判定し(B)、アドレスが一致する場合は、外部からスイッチデータ入力などを行いデータを送信する(C)。マスタ局1では送信された来たデータを受け取り、受信応答データとして保管する(D)。
【0040】
図3(c)において、テストモード伝送動作は、マスタ局1がスレーブ局2の動作をテストする場合に使用される。テストモードが設定された場合は、マスタ局1からアドレスを送信し(A)、送信完了後続いてデータを受信待ちする。スレーブ局2ではアドレス受信待ちしアドレスが自分に割り当てられているか否かを判定し(B)、アドレスが一致する場合はテスト応答データを送り返す(C)。この第1の実施の形態では、送信アドレス値をそのまま送り返す動作を行う。マスタ局1では送信された来たデータを受け取り、正常かどうかのチェックを行う(D)。異常の場合は異常データとして情報を保管する。
【0041】
図4はマスタ局1の伝送動作を示すフローチャートである。まず、初期化処理により、スキャン時間タイマおよび設定テーブル5aのアドレスが初期化され(S1)、設定テーブル5aのうちの最初の設定テーブルを読み出す(S2)。次に、設定テーブル5aのすべての設定テーブルについて、一巡の送信処理が行われた否かの確認が行われる(S3)。一巡の送信処理が行われている場合には、スキャン時間待ちをし(S4)、ステップS1の初期化処理に戻る。
【0042】
一方、一巡の送信処理が行われていない場合には、取り出した設定テーブルの最初のアドレスをセットすると共に(S5)、タイムアウト時間をタイマにセットし(S6)、伝送路にセットされたアドレスを送信する(S7)。
【0043】
そして、マスタ局1の動作モードがテストモードでないことを確認すると共に、トーカ設定かリスナ設定かを判定する(S8)。トーカ設定の場合にはトーカ処理を行い(S9)、タイマにセットされたタイムアウト時間だけ待ち(S10)、処理したアドレスが、取り出した設定テーブル内の最終アドレスか否かを判定し(S11)、最終アドレスでない場合にはアドレスを増加して(S12)、ステップS5に戻り次のアドレスの処理を行う。一方、ステップS11の判定で、取り出した設定テーブルの最終アドレスである場合には、ステップS2に戻り次の設定テーブルの処理を行う。
【0044】
ステップS8の判定で、リスナ設定であると判定されたときは、スレーブ局2からデータを受信したか否かを判定し(S13)、スレーブ局2からデータを受信完了しているときは、その受信したデータを保存し(S14)、ステップS11の処理に移行する。一方、ステップS13の判定でスレーブ局2からデータの受信が完了していないときは、タイムアウト時間を経過したか否かを判定し(S15)、タイムアップしていないときはステップS13に戻る。データの受信が完了していない状態でタイムアウト時間が経過したときは、伝送異常と判断しエラー処理を行い(S16)、ステップS11の処理に移行する。これにより、そのアドレスに関する処理を終了し、次のアドレスの処理に移行することになる。
【0045】
図5はスレーブ局2の伝送動作を示すフローチャートである。まず、初期化処理が行われ(S1)、設定テーブル5bのうちの最初の設定テーブルを読み出し(S2)、マスタ局1からのアドレス受信待ちとなる(S3)。
【0046】
アドレスが受信されると、受信したアドレスが設定テーブル内の最大値より大きいか否か否かが判定され(S4)、設定テーブル内の最大値より大きい場合は次の設定テーブルを読み出す(S5)。そして、読み出した設定テーブルが設定テーブル5bのうちの最後の設定テーブルであるか否かを判定し(S6)、最後の設定テーブルでない場合にはステップS4に戻り、ステップS4、S5の処理を繰り返し行う。一方、最後の設定テーブルである場合には、受信アドレスが最も小さい値(例えば0)であるか否かを確認してから(S7)、ステップS2に戻る。
【0047】
一方、ステップS4の判定で、受信したアドレスが設定テーブル内の最大値より小さい場合は、その設定テーブル内の範囲内にあるか否かを確認し(S8)、そのアドレスが設定テーブル内にあると判定されたときは、テストモードが否かを判定する(S9)。
【0048】
テストモードでない場合にはトーカ設定であるかリスナ設定であるかを判定し(S10)、トーカ設定である場合にはトーカ処理を行い(S11)、リスナ設定である場合にはリスナ処理を行う(S12)。一方、テストモードである場合には、トーカ設定のテストモードであるかリスナ設定のテストモードであるかを判定し(S13)、トーカ設定のテストモードである場合にはトーカ処理(テスト)を行い(S14)、リスナ設定のテストモードである場合にはリスナ処理(テスト)を行う(S15)。つまり、マスタ局にテストのチェック用データを送り返す。
【0049】
以上述べたように、第1の実施の形態によれば、マスタ局からは小さいアドレスから順次アドレスを出し、スレーブ局ではアドレスが設定テーブル内の最大値より大きいか否かを判定し、大きい場合には次の設定テーブルを読み出すので、アドレスごとに受信の判定を行う必要がなくシステム全体の伝送効率を高めることができる。
【0050】
次に、本発明の第2の実施の形態を説明する。図4は、本発明の第2の実施の形態に係わる昇降機制御伝送システムの構成図である。この第2の実施の形態は、図1に示した第1の実施の形態に対し、スレーブ局2が昇降機の各階床に設けられるホールコントローラに対応して設けられたものを示している。すなわち、第1の実施の形態では、スレーブ局2は基本的にはマスタ局1と同じ要素で構成されたものであるが、第2の実施の形態では、スレーブ局2は設定テーブルを持たずに、スレーブ局2の固有のアドレスを有し、マスタ局1はそのアドレスを指定して該当のスレーブ局に昇降機用の制御情報をサイクリックシリアルに伝送するものを示している。
【0051】
マスタ局1の記憶手段4aには、第1の実施の形態と同様に、演算手段3aで作成された制御情報が設定テーブル5aとして記憶されている。この設定テーブル5aには、スレーブ局2に対応したアドレスに制御情報が設定されている。伝送制御手段6aは、設定テーブル4aのアドレスを順次送信する。
【0052】
スレーブ局2の記憶手段4bには、自己が管轄する昇降機の制御情報に対応して設定されたアドレスが記憶され、伝送入出力手段7は、マスタ局1の伝送制御手段6aから受信したアドレスが自己のアドレスである場合には、そのアドレスの制御情報に基づいて応答動作を行い、必要に応じてその結果を操作表示手段8に表示出力する。また、伝送入出力手段7は、マスタ局1からの指令に基づき操作表示手段8から入力された操作情報をマスタ局1に送信する。
【0053】
一方、スレーブ局1のアドレス設定時には、マスタ局1の伝送制御手段6aから、そのスレーブ局アドレス設定動作指令およびスレーブ局アドレスデータが送信される。スレーブ局2の伝送入出力手段7は、自己のスレーブ局アドレス設定動作指令およびスレーブ局アドレスデータを受信したときは、操作表示手段8からアドレス設定許可入力が与えられているか否かを判断し、アドレス設定許可入力が与えられているときは、そのスレーブ局アドレスデータを記憶手段4bに自己のアドレスとして記憶させる。従って、特別な設定スイッチを設けなくてもスレーブ局側で伝送アドレスを設定できる。
【0054】
この第2の実施の形態においても、第1の実施の形態と同様に、スレーブ局にテストモード指令を送り、前記スレーブ局からのテスト応答データに基づいて伝送異常の発生の有無を判定することが可能であり、また、マスタ局の伝送制御手段から伝送確認信号を受信したときにスレーブ局でフリッカ表示することも可能である。
【0055】
次に、本発明の第3の実施の形態を説明する。図7は本発明の第3の実施の形態に係わる昇降機制御伝送システムの構成図である。この第3の実施の形態は、第1の実施の形態のマスタ局1およびスレーブ局2、第2の実施の形態のマスタ局1およびスレーブ局2の双方を、複数台の昇降機の制御を行う制御装置に適用したものである。
【0056】
すなわち、マスターステーション11a、11b、11cは、基本的に同じ要素で構成されており、マスターステーション11aとマスターステーション11b、11cとの関係においては、マスターステーション11aがマスタ局となり、マスタステーション11b、11cはスレーブ局として機能するようになっている(第1の実施の形態)。
【0057】
また、マスターステーション11a、11b、11cと、ホールコントローラ12およびかごコントローラ13との関係においては、マスターステーション11a、11b、11cがマスタ局となり、ホールコントローラ12およびかごコントローラ13がスレーブ局として機能するようになっている(第2の実施の形態)。
【0058】
図7において、マスタステーンョン11a、11b、11cは、縦ライン伝送系14にて、エレベータホールでのスイッチ入力や表示出力を行うホールコントローラ12、およびエレベータかご内部のスイッチ入力や表示出力を行うかごコントローラ13と接続され、システム制御やかご動作制御を行う。この場合、マスタステーンョン11a、11b、11cは、マスタ局として動作し、ホールコントローラ12やかごコントローラ13は、スレーブ局として動作する。
【0059】
また、横ライン伝送系15には、マスタステーンョン11a、11b、11cが接続されると共に、複数個のエレベータ運転状態を表示監視する監視盤16が接続される。横ライン伝送系15に接続された複数個のマスタステーション11a、11b、11cのうちの1台(例えば、マスタステーンョン11a)がマスタ局となり伝送状態の制御を行う。他のマスタステーンョン11b、11cはスレーブ動作をし、マスタ局から送られる伝送アドレスに応じてデータ入出力を行う。
【0060】
図8は、マスタステーション11の構成図である。図8において、ホストCPU17は図1の演算手段3aに相当し、共通RAM18は図1の記憶手段4aに相当し、マスタ伝送インタフェース回路19およびRS485インタフェース20は図1の伝送制御手段6aに相当する。
【0061】
ホストCPU17は、マスタ伝送インタフェース回路19とCPU制御信号線21およびローカルバス22で接続され、かご動作制御や伝送データ内容の作成等を行う。マスタ伝送インタフェース回路19は、共通RAM18に対しRAM入出力信号により、伝送設定データ(設定テーブル)や伝送入出力データの書き込み読み出しを行う。すなわち、ホストCPU17からはマスタ伝送インタフェース回路19に対し、共通RAM18アクセス要求を出力し、マスタ伝送インタフェース回路19が共通RAM18に対してのデータ入出力を行う。
【0062】
また、マスタ伝送インタフェース回路19は、RS485インタフェース20を介し縦ライン伝送系14および横ライン伝送系16に接続され信号を送受信する。すなわち、縦ライン伝送系14に対しては縦ライン送信信号を送り縦ライン受信信号s7を受け取り、横ライン伝送系16に対しては、横ライン送信信号を送り横ライン受信信号を受け取る。
【0063】
マスタ伝送インタフェース回路19は、ホストCPU17から伝送実施指令を受け取ると、共通RAM18から設定テーブルの伝送動作設定データを読み出し、データの内容に応じて送受信処理を行う。
【0064】
図9は、図8に示したマスタ伝送インタフェース回路19の内部構成図である。
【0065】
マスタ伝送インタフェース回路19のCPUバスインタフェース23は、ホストCPU17からのCPU制御信号線21およびローカルバス22に接続され、CPUバスインタフェース23ではホストCPU17からの動作設定を内部の制御レジスタに保管する。動作設定は、伝送開始、動作モード、タイムアウト時間などとなる。
【0066】
また、伝送異常状態の発生回数などを内部の制御レジスタに蓄え、ホストCPU17から読み出しを行えるようにする。動作設定および伝送異常情報は、縦ラインCPU入出力信号s1および横ラインCPU入出力信号s2により、縦ラインマスタインタフェース回路24および横ラインマスタインタフェース回路25とやり取りされる。
【0067】
共通RAM17へのアクセス要求があった場合は、CPUバスインタフェース23は、ホストCPU17とのやりとりをCPU直接RAM入出力信号s3を用いてRAMインタフェース26に入出力する。
【0068】
縦ラインマスタインタフェース回路24では、ホストCPU17からの動作設定を縦ラインCPU入出力信号s1として受け取り伝送動作を開始する。この場合、RAMインタフェース26に対し設定データの読み出し要求を行い、縦ラインRAM入出力信号s4としてデータを得る。その結果に基づき縦ライン送信信号s6および縦ライン受信信号s7の入出力を実施する。
【0069】
横ラインマスタインタフェース回路25でも同様に、ホストCPU17からの動作設定を横ラインCPU入出力信号s2として受け取り伝送動作を開始する。この場合も、RAMインタフェース26に対し設定データの読み出し要求を行い、横ラインRAM入出力信号s5を通じデータを得る。その結果に基づき横ライン送信信号s8および横ライン受信信号s9を入出力する。
【0070】
RAMインタフェース26では、縦ラインRAM入出力信号s4、横ラインRAM入出力信号s5、CPU直接RAM入出力信号s3の3種類の要求を受け取り、そのうち一つを選択しRAM入出力信号s10を用いて共通RAM17とのデータ入出力を行う。
【0071】
図10は、図9に示した縦マスタインタフェース回路24の構成図である。縦マスタインタフェース回路24および横マスタインタフェース回路25は同じ構成であるので、縦ラインマスタインタフェース回路24について説明する。
【0072】
設定読み込み動作回路27は、CPUバスインタフェース23からの縦ラインCPU入出力信号s1上の動作設定信号を基に、自己がマスタ動作かスレーブ動作かを判定して伝送動作を開始する。マスタステーション11aの場合はマスタ動作となり、マスタステーション11b、11cの場合はスレーブ動作となる。いずれの場合もRAMインタフェース26からRAM読み込みデータd1を取り出し送受信設定データd2として取り込み出力する。
【0073】
マスタ動作の場合は、この送受信設定データd2を基にデータ内のスタートアドレスを送信アドレスとし、データ送受信制御部28内のアドレスレジスタ29に書き込み、これをアドレス送受信データd3とする。
【0074】
アドレス送受信データd3は、送信データ作成回路30に出力されると共に、RAMインタフェース26およびアドレス一致検出回路31に出力される。後述するように、アドレス一致回路31はスレーブ動作をする場合に使用される。
【0075】
送信データ作成回路30ではアドレス送受信データd3が入力されると、送受信制御回路32から指令を受けてシリアル送信データd4を作成し、シリアルデータ送受信回路33に出力する。また、送受信制御回路32は送信要求信号s11をシリアルデータ送受信回路33に出力する。これにより、シリアルデータ送受信回路33は、受け取ったシリアル送信データd4をシリアル変換し縦ライン送信信号s6として出力する。
【0076】
次に、送信設定内容がデータ送信である場合(マスタトーカの場合)は、データ入出力動作回路34がRAMインタフェース26を介して共通RAM18から送信データをRAM読み込みデータd1として取り出し、送信データd5として送信データ作成回路30に出力する。
【0077】
送信データ作成回路30では、アドレス送信の場合と同様に、送受信制御回路32から指令を受けてシリアル送信データd4を作成しシリアルデータ送受信回路33に出力する。また、送受信制御回路32では送信要求信号s11をシリアルデータ送受信回路33に出力する。シリアルデータ送受信回路33では、受け取ったシリアル送信データd4をシリアル変換し縦ライン送信信号s6として出力する。
【0078】
また、送信設定内容がデータ受信の場合(マスタリスナの場合)は、送受信制御回路32は受信要求信号s12をシリアルデータ送受信回路33に送る。シリアルデータ送受信回路33では、縦ライン受信信号s7中の受信データをシリアルパラレル変換し、シリアル受信データd6として取り出す。これを送受信制御回路32からの指令でデータレジスタ35に書き込む。データ入出力動作回路34ではデータ受信が行われると、縦ラインCPU入出力信号s1上にRAM書き込み要求をセットし、共通RAM18へも保管を実行する。
【0079】
また、受信実行中は異常検出部36にて読み出しデータのチェック、読み出し時間のタイムアウトチェックが行われ、異常発生時の伝送処理打ち切りや異常データの保管処理指令の作成が行われる。異常検出部36内のデータ送受信時間監視タイマは、アドレスが縦ライン送信信号s6として出力されたときにがセットされる。このタイムアウト時間はCPUバスインタフェース23内部の制御レジスタに設定され、システムに応じて変更することを可能とする。
【0080】
さらに、データ受信の監視タイマの動作中に、アドレス受信が発生した場合には、伝送種別異常として異常を通知する。これらの異常情報はCPUバスインタフェース23に送られ、異常種別毎に発生の有無と、発生回数がCPUバスインタフェフェース23内の異常発生回数カウンタに蓄えられる。
【0081】
また、テストモード設定回路37では特別なアドレス(例えば最終アドレス)を伝送動作設定アドレスと設定し、そこに割り振られたデータの内容に応じてテストモード動作中で有るか否かの判別を行う。テストモードの場合は“マスタトーカ送信設定“でも受信待ちとなり、スレーブ局からデータが送られてくるか否かのチェックを行う。この場合、異常検出部36では送られてくるデータの一致チェックを行い、一致しない場合も異常信号としてCPUバスインタフェース23に伝達する。
【0082】
設定読み込み動作回路27では、アドレス送信あるいはデータ送受信が終わると、アドレスレジスタ29の値を一つ増やし、次のアドレスのデータの処理を行う。また、アドレス値が設定テーブル内の終了アドレス値となった場合は、設定読み込み動作回路27は、次の設定テーブルを読み込む動作を行い、伝送動作を続けていく。
【0083】
次に、スレーブ動作の場合は送受信設定データd2を読み出した後で、アドレス受信待ちとなる。読み出したデータがアドレスの場合はアドレスレジスタ29にアドレス受信データを保管し、アドレス一致検出回路31に送り、送受信設定テーブルのアドレス範囲内であるか否かを判断する。
【0084】
範囲内である場合は設定テーブルのデータ種別に応じ、データ返答かデータ受信かを行う。受け取りアドレスが設定最大値より大きい場合は、次のテーブルを読み出す。テーブルが最終の場合には先頭のテーブルを読み出す。
【0085】
マスタリスナ動作の場合は、データを共通RAM18から読み出し送信データとしてシリアルデータ送受信回路33に渡しデータ送信を行う。マスタトーカ動作の場合は受信待ちとなり、データ受信完了後データを共通RAMに書き込む。
【0086】
また、テストモード設定がマスタ局より送られてきた場合には、テストモードとなり、トーカ動作、リスナ動作の登録の場合は、チェック用データを送り返す。そうでない場合はマスタ局から送られてきたデータを受け取る。
【0087】
図11は、図7に示したホールコントローラ12の構成図である。図11において、RS485インタフェース20、シリアルデータ送受信回路33、伝送入出力回路38が図6の伝送入出力手段7に相当し、EEPROM39、ROMインタフェース回路40が図6記憶手段4bに相当し、押しボタン・表示部41が図6の操作表示手段8に相当する。
【0088】
ホールコントローラ12では、電源立ち上げ時にEEPROM39からアドレス設定データを読み出す。EEPROM39には、自己が管轄する昇降機の制御情報に対応して設定されたアドレスが記憶されている。マスタ局からはそのアドレスが指定されて制御情報が送信されて来ることになる。
【0089】
すなわち、電源立ち上げ時には、ROMインタフェース回路40内のROM制御回路42がROM制御信号s13をEEPROM39に与え、アドレスレジスタ29にROMデータd7を取り込む。これが伝送入出力回路38内のアドレス一致検出回路31に与えられマスタ局から送られてきたデータに対するアドレスチェックデータとして使用される。伝送入出力回路38内の入出力制御回路43では、アドレスの取り出し動作終了後伝送を開始する。
【0090】
この場合、マスタステーション11のスレーブ動作と同様に、入出力制御回路43から送受信許可を与え、シリアルデータ送受信回路33を通じ縦ライン受信信号s7中の受信データをシリアルパラレル変換しシリアル受信データd6として取り出す。
【0091】
すなわち、シリアルデータ送受信回路33は RS485インタフェース20を通じ縦ライン伝送系14と接続されており、データ受信が有る場合は、RS485インタフェース20から縦ライン受信信号s7を受け取る。また、縦ライン送信信号s6がシリアルデータ送受信回路33から送られるとRS485インタフェース20は伝送路にデータを送信する。
【0092】
受け取られたシリアル受信データd6は、入出力レジスタ44に与えられ保存される。入出力レジスタ44に保存されたデータd6は、アドレス一致検出回路31に与えられ、使用するアドレスかどうかの判定が与えられる。判定結果は伝送入出力制御信号s14として入出力制御回路43に与えられる。
【0093】
入出力制御回路43では、アドレスが特別なアドレス設定エリアを示していた場合には、アドレス書き込みが指定されたとして、アドレスレジスタ29にアドレス情報を入れる。そして、アドレス書き込み許可信号が押しボタン・表示部41から入力されたか否かを確認し、押しボタンが押された場合には、ROMインタフェース回路40内のコマンドインタフェース45にコマンド受信信号s15を与える。ROM制御回路42はコマンドインタフェース45からコマンド受信信号s15を入力すると、ROM制御信号s13をEEPROM39に与え、アドレスレジスタ29に入れられたアドレス情報をROMデータd7としてデータ保存を実施する。つまり、マスタ局から送信されてきたアドレスデータをスレーブ局アドレスデータとして記憶する。
【0094】
一方、受け取ったアドレスがアドレスデータから与えられる入力用アドレスの場合は、送信動作モードとなり、押しボタン・表示部41から入力されるボタン入力情報を取り出し、入出力レジスタ44を介しシリアル送信データd8としてシリアルデータ送受信回路33に送信する。
【0095】
受け取ったアドレスがアドレスデータから与えられる出力用アドレスの場合は受信動作モードとなり、シリアルデータ送受信回路33から受け取ったシリアル受信データd6を入出力レジスタ44に保管後出力バッファ46を介して押しボタン・表示部41に対し出力する。
【0096】
さらに、マスタステーション11でのスレーブ動作時と同様にテストモード指令が送られてきた場合には、上記の両方の場合ともテストモード応答動作を行う。マスタ局側からテストモード指令を送り、スレーブ局側では自分の局に対するアドレスがきた場合には、テスト応答データを送り返し、マスタ局側で正しいかどうかを判別する。
【0097】
また、マスタ局から伝送確認信号(固定アドレス)を受信時したときにはカウンタ47を増加させて、その最上位データを用いて伝送正常であることをフリッカ表示させる。つまり、この固定アドレスでの受信が有るたびにカウントし、受信回数カウンタ47の最上位桁を受信表示として使用する。これにより、伝送確認用の特別なメッセージを送る必要がないのでシステム全体の伝送効率を高め、かつ単純なカウンタを使用するだけなので複雑な構成を取ることを避けることが可能である。
【0098】
図12は、図6に示すかごコントローラ13の構成図である。かごコントローラ13の場合は、送受信アドレスはアドレス設定スイッチ48から入力されるアドレス設定信号s16を基にアドレス一致検出回路31で作成される。他の要素はホールコントローラ12からROM周辺回路(EEPROM39、ROMインタフェース回路40)を取り除いたものと一致するので、説明は省略する。
【0099】
【発明の効果】
以上説明したように、請求項1の発明によれば、マスタ局からは小さい方から順次アドレスを出し、スレーブ局では、アドレスが設定テーブル内の最大値より大きい場合は次の設定テーブルを読み出し、小さい場合はその設定テーブル内のアドレスの入出力動作を行う。従って、送信されてきたアドレスが自己のアドレスであることの判定が容易に行えるので、複雑な構成を採ることなく、システム全体の伝送効率を高めることができる。
【0100】
また、請求項2、請求項3、請求項4、請求項5の発明によれば、マスタ局でデータを送信終えてからスレーブ局からの応答データが戻るまでの時間を監視し伝送異常を検出可能とすると共に伝送異常を記憶するので、伝送異常を容易に検出解析でき、また無駄な伝送動作を抑制できる。
【0101】
請求項6の発明によれば、マスタ局からスレーブ局アドレス設定動作指令とスレーブ局アドレスデータとを送信して、スレーブ局のアドレスを設定できるようにしているので、特別なアドレス設定手段を設けることなく容易にスレーブ局のアドレス設定が行える。
【0102】
また、請求項7、請求項8の発明によれば、マスタ局からスレーブ局が正常であるか否かの判定を行えるので、伝送異常の検出が容易に行える。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係わる昇降機制御伝送システムの構成図。
【図2】本発明の第1の実施の形態のマスタ局で使用される設定テーブルの説明図。
【図3】本発明の第1の実施の形態のマスタ局とスレーブ局との間での伝送動作の説明図。
【図4】本発明の第1の実施の形態のマスタ局の伝送動作を示すフローチャート。
【図5】本発明の第1の実施の形態のスレーブ局の伝送動作を示すフローチャート。
【図6】本発明の第2の実施の形態に係わる昇降機制御伝送システムの構成図。
【図7】本発明の第3の実施の形態に係わる昇降機制御伝送システムの構成図。
【図8】本発明の第3の実施の形態のマスタステーションの構成図。
【図9】本発明の第3の実施の形態のマスタ伝送インタフェース回路の内部構成図。
【図10】本発明の第3の実施の形態の縦マスタインタフェース回路の構成図。
【図11】本発明の第3の実施の形態のホールコントローラの構成図。
【図12】本発明の第3の実施の形態のかごコントローラの構成図。
【符号の説明】
1…マスタ局、2…スレーブ局、3…演算手段、4…記憶手段、5…設定テーブル、6…伝送制御手段、7…伝送入出力手段、8…操作表示手段、11…マスタステーション、12…ホールコントローラ、13…かごコントローラ、14…縦ライン伝送系、15…横ライン伝送系、16…監視盤、17…ホストCPU、18…共通RAM18、19…マスタ伝送インタフェース回路、20…RS485インタフェース、21…CPU制御信号線、22…ローカルバス、23…CPUバスインタフェース、24…横ラインマスタインタフェース回路、25…横ラインマスタインタフェース回路、26…RAMインタフェース、27…設定読み込み動作回路、28…データ送受信制御部、29…アドレスレジスタ、30…送信データ作成回路、31…アドレス一致回路、32…送受信制御回路、33…シリアルデータ送受信回路、34…データ入出力動作回路、35…データレジスタ、36…異常検出部、37…テストモード設定回路、38…、39…EEPROM、40…ROMインタフェース回路、41…押しボタン・表示部、42…ROM制御回路、43…入出力制御回路、44…入出力レジスタ、45…コマンドインタフェース、46…出力バッファ、47…カウンタ、48…アドレス設定スイッチ
Claims (7)
- 昇降機用の制御情報をアドレスを指定してマスタ局からスレーブ局にサイクリックシリアル伝送する昇降機制御伝送システムにおいて、前記マスタ局は、前記制御情報を作成する演算手段と、前記演算手段で作成された制御情報がアドレスに対応して設定された設定テーブルを記憶する記憶手段と、前記設定テーブルの小さい値のアドレスから順次大きい値のアドレスを送信する伝送制御手段とを備え、前記スレーブ局は、自己が管轄する昇降機の制御情報がアドレスに対応して設定された複数個の設定テーブルを記憶する記憶手段と、前記マスタ局から受信したアドレスが設定テーブル内の最大値より小さい場合はその設定テーブル内の該当のアドレスで指定された応答動作を行い、設定テーブル内の最大値より大きい場合は次の設定テーブルを順次読み出していく伝送制御手段とを備えたことを特徴とする昇降機制御伝送システム。
- 前記マスタ局の伝送制御手段は、一つのアドレスの送信を終えてから前記スレーブ局からの応答データが戻るまでの時間を監視し、その時間が予め設定されたタイムアウト時間を越えた場合は、伝送異常と判断しそのアドレスに関する処理を終了することを特徴とする請求項1に記載のことを特徴とする昇降機制御伝送システム。
- 前記タイムアウト時間は、前記マスタ局の演算手段により可変に設定されることを特徴とする請求項2に記載の昇降機制御伝送システム。
- 前記マスタ局の伝送制御手段は、一つのアドレスを送信後、前記タイムアウト時間が経過するまでは次のアドレスを送信しないようにし、前記スレーブ局の伝送制御手段は、前記タイムアウト時間範囲内に複数個のアドレスを受信した場合は伝送異常と判断することを特徴とする請求項2に記載の昇降機制御伝送システム。
- 前記マスタ局の伝送制御手段は、伝送異常の検出回数をカウントすることを特徴とする請求項2または請求項4に記載の昇降機制御伝送システム。
- 前記マスタ局の伝送制御手段は、前記スレーブ局にテストモード指令を送り、前記スレーブ局からのテスト応答データに基づいて伝送異常の発生の有無を判定することを特徴とする請求項1に記載の昇降機制御伝送システム。
- 前記スレーブ局は、前記マスタ局の伝送制御手段から伝送確認信号を受信したときフリッカ表示する伝送正常表示手段を備えたことを特徴とする請求項1に記載の昇降機制御伝送システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000062903A JP4493147B2 (ja) | 2000-03-08 | 2000-03-08 | 昇降機制御伝送システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000062903A JP4493147B2 (ja) | 2000-03-08 | 2000-03-08 | 昇降機制御伝送システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001247269A JP2001247269A (ja) | 2001-09-11 |
JP4493147B2 true JP4493147B2 (ja) | 2010-06-30 |
Family
ID=18582854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000062903A Expired - Fee Related JP4493147B2 (ja) | 2000-03-08 | 2000-03-08 | 昇降機制御伝送システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4493147B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4938944B2 (ja) * | 2001-09-12 | 2012-05-23 | 東芝エレベータ株式会社 | エレベータの情報伝送制御装置 |
JP4633378B2 (ja) * | 2004-03-29 | 2011-02-16 | 東芝エレベータ株式会社 | 昇降機制御情報伝送制御回路 |
JP4828319B2 (ja) * | 2006-06-14 | 2011-11-30 | 三菱電機株式会社 | エレベータ信号伝送装置 |
EP2243084B1 (en) * | 2008-01-25 | 2014-04-16 | Global Infinipool GMBH | Method for coordinating processing in a distributed system |
JP5532884B2 (ja) * | 2009-12-09 | 2014-06-25 | 東芝ライテック株式会社 | 照明装置 |
CN113392922B (zh) * | 2021-06-29 | 2024-03-19 | 苏州汇川控制技术有限公司 | 主副设备自动识别方法、梯控设备及存储介质 |
CN113788375A (zh) * | 2021-09-15 | 2021-12-14 | 云茂互联智能科技(厦门)有限公司 | 获取呼叫信息的方法、装置、存储介质及电子装置 |
CN114500469B (zh) * | 2022-04-15 | 2022-07-08 | 深圳曼顿科技有限公司 | 智慧用电设备自动识别与地址分配方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6162142A (ja) * | 1984-09-03 | 1986-03-31 | Nec Corp | 入出力制御装置 |
JPH01288585A (ja) * | 1988-05-13 | 1989-11-20 | Mitsubishi Electric Corp | エレベーターの信号伝送装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0613391B2 (ja) * | 1985-02-25 | 1994-02-23 | 株式会社東芝 | エレベ−タの信号伝送装置 |
JPH01141440A (ja) * | 1987-11-27 | 1989-06-02 | Mitsubishi Electric Corp | 伝送装置におけるアドレス設定装置 |
JPH024047A (ja) * | 1988-06-22 | 1990-01-09 | Mitsubishi Electric Corp | アドレス設定方法 |
JP2700404B2 (ja) * | 1989-03-09 | 1998-01-21 | 株式会社日立製作所 | エレベータの情報伝送装置 |
JP2869142B2 (ja) * | 1990-05-18 | 1999-03-10 | 沖電気工業株式会社 | 画像の動き検出方法 |
JPH04344738A (ja) * | 1991-05-21 | 1992-12-01 | Furukawa Electric Co Ltd:The | 多重伝送方式 |
JPH0528153U (ja) * | 1991-09-17 | 1993-04-09 | 矢崎総業株式会社 | 携帯用会議統計装置 |
JPH06311165A (ja) * | 1993-04-23 | 1994-11-04 | Daikin Ind Ltd | 伝送装置 |
JPH1079752A (ja) * | 1996-09-03 | 1998-03-24 | Toshiba Corp | 通信ネットワーク及びその保護方法 |
JPH10107821A (ja) * | 1996-09-30 | 1998-04-24 | Mazda Motor Corp | 多重伝送装置 |
-
2000
- 2000-03-08 JP JP2000062903A patent/JP4493147B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6162142A (ja) * | 1984-09-03 | 1986-03-31 | Nec Corp | 入出力制御装置 |
JPH01288585A (ja) * | 1988-05-13 | 1989-11-20 | Mitsubishi Electric Corp | エレベーターの信号伝送装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2001247269A (ja) | 2001-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9251632B2 (en) | Vehicle diagnostic system | |
US4322793A (en) | Communication controller transparently integrated into a host CPU | |
US3961139A (en) | Time division multiplexed loop communication system with dynamic allocation of channels | |
JP4493147B2 (ja) | 昇降機制御伝送システム | |
CN103412519B (zh) | 远端周边的控制系统、方法及其远端服务器 | |
WO2018018853A1 (zh) | 外设总线的控制装置及方法 | |
JPS634209B2 (ja) | ||
JP2002029126A (ja) | 画像形成装置及びそのシリアル通信制御方法、並びに記憶媒体 | |
JP4938944B2 (ja) | エレベータの情報伝送制御装置 | |
JP2002064520A (ja) | 昇降機制御伝送システム | |
US7076585B2 (en) | System bus controller and the method thereof | |
JP3815103B2 (ja) | 空調制御システムおよびその通信処理方法 | |
JP2002193561A (ja) | 昇降機制御伝送システム | |
JP2800540B2 (ja) | パネル監視方式 | |
JP3090816B2 (ja) | 二重化制御システム | |
JPS6153992B2 (ja) | ||
JPH02146449A (ja) | 空気調和装置の検査方法 | |
JPH11110333A (ja) | 中央監視システム | |
JP2809164B2 (ja) | 双方向データ通信システム | |
JP2009215052A (ja) | エレベータ用データ伝送システム | |
JP2001157276A (ja) | 制御システムにおける通信処理方法 | |
JP2563653B2 (ja) | 通信制御装置 | |
JPH0295685A (ja) | エレベータの信号伝送装置 | |
JPH02289020A (ja) | 情報処理装置のタイムアウト処理方式 | |
CN116795761A (zh) | I2c总线复用器的控制方法、装置与电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100406 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |