JP4633378B2 - 昇降機制御情報伝送制御回路 - Google Patents

Description

本発明は昇降機（エレベータ）の制御伝送を行うシステムに関するもので、特に情報をサイクリックにマスタ局とスレーブ局の間で交換するシステムで使用される伝送制御回路に関する。

従来、昇降機制御システム内でサイクリックに制御伝送を行う制御伝送システムにおいて、マスタ局からアドレス情報を送りそのアドレスに対応したスレーブ局がデータ入出力の応答をしており、アドレス情報が正しく受け取れた場合に読み出しデータ伝送応答やデータ書き込み処理を行っていた。

これを行わせるのに、マイクロコンピュータを使用し、自局向けの伝送が行われたかの判断はマイクロコンピュータプログラム中のデータを使用して実施されていた。

また、いろいろな機能を持った伝送局に合わせて、専用のプログラムを作成していた。このため伝送局の種類毎にプログラムの管理・メンテナンスを行う必要があった。

これに対応する為に提案者らは、特許文献１の「昇降機制御伝送システム」及び特許文献２の「エレベータの情報伝送制御装置」においてシステム全体の伝送効率を高め、かつ複雑な構成を取ることを避けるような、昇降機制御伝送システムを提供することを目的とする発明を提案している。
特開２００１−２４７２６９号公報 特開２００３−８１５４６号公報

しかし、上記発明にて提案した方法ではマスタ局からのデータのアドレスが昇順に送られて着ており、且つ誤り無く伝送されてくること前提としているため、誤りが生じるとスレーブ局での受け取り動作に抜け等が発生する欠点が有った。またアドレス順番に対しての自由度がなく、同じ伝送サイクル中に同一のアドレスが複数存在することが許されていなかった。

本発明の目的は、従来のこのような点に鑑みなされたもので、アドレスデータの変更が容易であり、また多くの種類の伝送局に対して対応することが可能で、さらに伝送アドレスの順番に左右されることなく、また伝送アドレス誤りが生じても、その後の動作で受け取り抜け等が発生しないような昇降機制御情報伝送制御回路を提供することである。

上記課題を解決するため、請求項１に係る発明では、昇降機の制御情報をサイクリックにシリアル伝送するシステムで使用される伝送制御回路において、与えられた複数の伝送アドレスについての伝送動作の種別を示す伝送制御設定テーブルを初期化動作時に全ての伝送アドレスのアドレス順に並べ替え、全てのアドレスについて各アドレスに一対一に対応した伝送種別を示す処理テーブルを作成することにより、受け取る伝送アドレスの順番が昇順でなくても高速に伝送応答処理を行うことが可能となることを特徴とする。

請求項２に係る発明では、請求項１に記載の昇降機制御情報伝送制御回路において、あるグループの伝送アドレスのみ同一スキャン時間内に繰り返し発生させ、受け取るステーションでのそのアドレスに対する入出力処理を即座に行わせることにより、対象グループに対して伝送サイクル時間よりも短いサイクルでの入出力データ更新を行わせることを可能とすることを特徴とする。

請求項３に係る発明では、請求項１に記載の昇降機制御情報伝送制御回路において、あるグループの伝送アドレスのみ同一スキャン時間内に繰り返し発生させ、その中の特定アドレスに出力グループ番号をいれ込み、受け取るステーションでそのグループ番号内でのアドレスに対応する入出力処理を即座に行わせることにより、伝送アドレス値の上限よりも多い入出力データ更新を行わせることを可能とすることを特徴とする。

請求項４に係る発明では、請求項１に記載の昇降機制御情報伝送制御回路において、マスタステーションにてデータ内容の変化のあったアドレス値のデータ部分のみ伝送を行い、受け取るステーションでそのアドレスに対応する出力処理を行わせることにより、変化の無いアドレスでの伝送を無くすことにより伝送サイクル時間を小さくすることを特徴とする。

請求項５に係る発明では、請求項１に記載の昇降機制御情報伝送制御回路において、応答判断用指定アドレスに対してのスレーブステーションからの応答内容に応じ送信アドレス内容を変化させることにより、スレーブステーションから送る情報の無い場合に伝送回数を減らすことにより、伝送サイクル時間を小さくすることを可能とすることを特徴とする。

請求項６に係る発明では、請求項５に記載の昇降機制御情報伝送制御回路において、応答判断指定アドレスをサイクル最中に複数回もたせることにより、スレーブステーションから発生する緊急情報の取り込み可能時間間隔を伝送サイクル時間より短くし、緊急情報処理遅れ時間を短くすることが可能となることを特徴とする。

請求項７に係る発明では、請求項５に記載の昇降機制御情報伝送制御回路において、指定アドレスに対してのスレーブステーションからの応答内容に含まれるデータ数量に応じ送信アドレス内容を変化させることにより、スレーブステーションの持つ情報量に応じて伝送動作数を最適化することを可能とすることを特徴とする。

請求項１に係る発明によれば、アドレスデータの変更が容易でありまた多くの種類の伝送局に対して対応することが可能で、さらに伝送アドレスの順番に左右されることなく、また伝送アドレス誤りが生じても、その後の動作で受け取り抜け等が発生しないような昇降機制御情報伝送制御回路を提供することが可能となる。

請求項２に係る発明によれば、伝送アドレスの順番に左右されることなく、また伝送アドレス誤りが生じても、その後の動作で受受け取り抜け等が発生しないことに加え、データ変更に対する出力遅延時間を小さくすることができる昇降機制御情報伝送制御回路を提供することが可能となる。

請求項３に係る発明によれば、伝送アドレスの順番に左右されることなく、また伝送アドレス誤りが生じても、その後の動作で受け取り抜け等が発生しないことに加え、伝送アドレス総数よりも大きな範囲のデータの伝送ができる昇降機制御情報伝送制御回路を提供することが可能となる。

請求項４に係る発明によれば、伝送アドレスの順番に左右されることなく、また伝送アドレス誤りが生じても、その後の動作で受け取り抜け等が発生しないことに加え、データ更新の無い場合のデータ送受信数量を減らし、省電力化できる昇降機制御情報伝送制御回路を提供することが可能となる。

請求項５に係る発明によれば、伝送アドレスの順番に左右されることなく、また伝送アドレス誤りが生じても、その後の動作で受け取り抜け等が発生しないことに加え、データ更新の無い場合のデータ送受信数量を減らし、省電力化できる昇降機制御情報伝送制御回路を提供することが可能となる。

請求項６に係る発明によれば、伝送アドレスの順番に左右されることなく、また伝送アドレス誤りが生じても、その後の動作で受け取り抜け等が発生しないことに加え、データ更新の無い場合のデータ送受信数量を減らし、省電力化できたうえにさらに情報応答性を向上することが可能となる。

請求項７に係る発明によれば、伝送アドレスの順番に左右されることなく、また伝送アドレス誤りが生じても、その後の動作で受け取り抜け等が発生しないことに加え、データ更新の無い場合のデータ送受信数量を減らし、省電力化できたうえにさらに必要なデータ転送点数を確保することができる。

以下、図面を参照して本発明の実施形態について詳細に説明する。

（実施形態の構成）
まず、本発明の一実施形態の構成について説明する。

＜エレベータ伝送制御システムの構成＞
図１は、本発明の一実施形態におけるエレベータ伝送制御システムの構成を示す図である。

マスタコントローラ１でシステム制御・かご動作制御を行い、伝送ライン５にて、エレベータホールでのスイッチ入力、表示出力を行うホールコントローラ３及びエレベータかご内部のスイッチ入力・表示出力を行うかごコントローラ４と接続している。この場合マスタコントローラ１は伝送マスタステーションとして動作し、ホールコントローラ３及びかごコントローラ４はローカル局として伝送スレーブステーションとして動作する。

＜マスタコントローラの構成＞
図２は、マスタコントローラ１の構成を示す図である。

ホストＣＰＵ１１にてかご動作制御・伝送データ内容の作成などを行い、伝送制御回路１２と、バス制御信号１５及びローカルバス２０で接続する。伝送制御回路１２は、伝送設定データや伝送入出力データが蓄えられる共通ＲＡＭ１４と、ＲＡＭ入出力２１で接続する。

ホストＣＰＵ１１からは伝送制御回路１２に対し、共通ＲＡＭ１４アクセス要求を出力し、伝送制御回路１２がＲＡＭに対してのデータ入出力を行う。

また、伝送制御回路１２は、ＲＳ４８５インタフェース１３を介し伝送ライン５と接続する。

伝送制御回路１２は、ホストＣＰＵ１１から伝送実施指令を受け取ると、共通ＲＡＭ１４から伝送動作設定データを読み出し、データの内容に応じて送受信処理を行う。

さらに、伝送制御回路１２は、設定ＲＯＭ１８と、ＲＯＭ入出力１９を通じ接続し、初期化時にＲＯＭから種別データ・伝送動作設定データを取り出して、共通ＲＡＭ１４に伝送動作設定データを保存する。また、伝送制御回路１２では、ホストＣＰＵ１１からの指定により、共通ＲＡＭ１４に蓄えられた伝送動作設定データを設定ＲＯＭ１８に書き込む。

＜ホールコントローラの構成＞
図３は、ホールコントローラ３の構成を示す図である。

伝送制御回路１２は、ローカルバス２０で押しボタン・表示ＬＥＤ２２と接続する。伝送制御回路１２は、伝送設定データや伝送入出力データが蓄えられる共通ＲＡＭ１４とＲＡＭ入出力２１で接続する。

また、伝送制御回路１２は、ＲＳ４８５インタフェース１３を介し伝送ライン５と接続する。

さらに、伝送制御回路１２は、設定ＲＯＭ１８と、ＲＯＭ入出力１９を通じ接続し、初期化時に、ＲＯＭから種別データ・伝送動作設定データ・入出力動作設定データを取り出して、共通ＲＡＭ１４に伝送動作設定データ・入出力動作設定データを保存する。その後、共通ＲＡＭ１４から伝送動作設定データを読み出し、データの内容に応じて送受信処理を行う。

また、伝送制御回路１２では、マスタコントローラ１からの伝送設定により、共通ＲＡＭ１４に蓄えられた伝送動作設定データ・入出力動作設定データの変更と設定設定ＲＯＭ１８への書き込みを実施する。また、アドレス指定スイッチ２３からのアドレス情報を受け取り、伝送応答アドレスとの比較を行う。

＜かごコントローラの構成＞
図４は、かごコントローラ４の構成を示す図である。

伝送制御回路１２は、ローカルバス２０及びバス制御信号１５で、押しボタン・表示ＬＥＤ２２と接続する。伝送制御回路１２は、伝送設定データや伝送入出力データが蓄えられる共通ＲＡＭ１４と、ＲＡＭ入出力２１で接続する。

また、伝送制御回路１２は、ＲＳ４８５インタフェース１３を介し伝送ライン５と接続する。

さらに、伝送制御回路１２は、設定ＲＯＭ１８と、ＲＯＭ入出力１９を通じ接続し、初期化時に、ＲＯＭから種別データ・伝送動作設定データ・入出力動作設定データを取り出して、共通ＲＡＭ１４に設定データを保存する。その後、共通ＲＡＭ１４から伝送動作設定データを読み出し、データの内容に応じて送受信処理を行う。また、入出力動作設定データ内容に応じてデータの入出力を行う。

また、装置指定スイッチ２８から装置番号情報を受け取り、伝送応答アドレスを変化させる。

＜伝送制御回路内部の構成＞
図５は、各コントローラで使用される伝送制御回路１２の内部構成を示す図である。

バス制御信号１５及びローカルバス２０は、バスインタフェース３１に接続する。マスタコントローラ１の構成のようにホストＣＰＵ１１と接続した構成の場合は、バスインタフェース３１ではホストＣＰＵ１１からの動作設定を内部レジスタに保管する。動作設定は伝送開始、動作モード、タイムアウト時間などとなる。

また、伝送異常発生状態・回数などを内部レジスタに蓄え、ホストＣＰＵ１１から読み出しを行えるようにする。動作設定及び伝送異常情報は、伝送ＩＦ・バスＩＦ入出力信号３５を通じ伝送インタフェース回路３２とやり取りされる。

他の、ホストＣＰＵ１１と接続しない構成では、バスインタフェース３１から初期設定完了後、定期的にデータ入出力動作を実施する。

共通ＲＡＭ１４へのアクセス要求があった場合は、バスインタフェース３１からはバスＩＦ・ＲＡＭ入出力信号３６を用いＲＡＭインタフェース３３と接続する。

伝送インタフェース回路３２では、バスインタフェース３１からの動作設定信号を伝送ＩＦ・バスＩＦ入出力信号３５を通じて受け取り伝送動作を開始する。

この場合、ＲＡＭインタフェース３３に対し設定データの読み出し要求を行い伝送ＩＦ・ＲＡＭ入出力信号３８を通じデータを得る。その結果に基づき伝送ライン送信信号１６、伝送ライン受信信号１７の入出力を実施する。

ＲＡＭインタフェース３３では、伝送ＩＦ・ＲＡＭ入出力信号３８、バスＩＦ・ＲＡＭ入出力信号３６の２種類の要求を受け取り、そのうちひとつを選択しＲＡＭ入出力２１を用いて共通ＲＡＭ１４とのデータ入出力を行う。

バスインタフェース回路３１では、初期化時にＲＯＭインタフェース３４にＲＯＭ読み出し要求を出し、バスＩＦ・ＲＯＭ入出力信号３９経由で機種設定データ・伝送動作設定データ・入出力動作設定データを読み出し、内容を共通ＲＡＭ１４に転送する動作を実行する。

ホストＣＰＵ１１と接続する構成の場合で設定データの変更が生じた場合は、ホストＣＰＵ１１からの要求により、バスインタフェース回路３１はＲＯＭインタフェース３４に対し書き込み要求を出し、設定ＲＯＭ１８に対しての設定データの書き込みを行う。

ホールコントローラ３などの、ホストＣＰＵ１１と接続しない構成の場合は、マスタコントローラ１からの伝送データ中に含まれる書き込み指令に従い設定ＲＯＭ１８に対してのデータ書き込みを実施する。スイッチ入力情報２７は、バスインタフェース３１、伝送インタフェース回路３２の両方に入力される。

＜伝送インタフェース回路の詳細な構成＞
図６は、伝送インタフェース回路３２の詳細な構成を示す図である。

伝送ＩＦ・バス入出力信号に含まれる動作設定信号をもとに、設定読み込み動作回路６０はマスタ動作かスレーブ動作かを判定して伝送動作を開始する。どちらの場合もバスインタフェース３１からＲＡＭ読み込みデータ５８信号を取り出し、送受信設定データ５６として取り込む。

マスタコントローラ１で実行されるマスタ動作の場合は、このデータをもとにデータ内のスタートアドレスを送信アドレスとし、アドレスレジスタ４７に書き込み、これをアドレス送受信データ５７とする。データ送受信制御部４２内の送信データ作成回路４５では、送受信制御回路４３から指令を受けてシリアル送信データ５３を作成し、シリアルデータ送受信回路４１に渡す。また送受信制御回路４３では、送信要求信号５１をシリアルデータ送受信回路４１に出力し、シリアル伝送を行う。

シリアルデータ送受信回路４１では、受け取ったシリアル送信データ５３をシリアル変換し、ライン送信信号１６として出力する。

次に、送信設定内容がデータ送信の場合は、データ入出力動作回路５０が、ＲＡＭから送信データをＲＡＭ読み込みデータ５８信号として取り出し、送信データ５９として送信データ作成回路４５に渡し合わせて、送受信制御回路４３から指令を受けてシリアル送信データ５３を作成し、シリアルデータ送受信回路４１に渡す。また送受信制御回路４３では、送信要求信号５１をシリアルデータ送受信回路４１に出力しシリアル伝送を行う。シリアルデータ送受信回路４１では、受け取ったシリアル送信データ５３をシリアル変換しライン送信信号１６として出力する。

また、送信設定内容がデータ受信の場合は、送受信制御回路４３では、受信要求信号５２をシリアルデータ送受信回路４１に送る。シリアルデータ送受信回路４１では、ライン受信信号１７中の受信データをシリアル→パラレル変換し、シリアル受信データ５４として取り出す。これを送受信制御回路４３からの指令でデータレジスタ４６に書き込む。

データ入出力動作回路５０では、データ受信が行われると、伝送ＩＦ・ＲＡＭ入出力信号３８上にＲＡＭ書き込み要求をセットし、ＲＡＭへも保管を実行する。また、受信実行中は異常検出部４４にて読み出しデータのチェック・読み出し時間のタイムアウトチェックが行われ、異常発生時の伝送処理打ち切りや異常データの保管処理指令の作成が行われる。

設定読み込み動作回路６０では、上記のアドレス送信・データ送受信が終わると、アドレスレジスタの値をひとつ増やし、次のアドレスのデータの処理を行う。またアドレス値が設定データ内の終了アドレス値となった場合は、設定読み込み動作回路６０は次の設定データを読み込む動作を行い、伝送動作を続けていく。

ホールコントローラ２、かごコントローラ３の場合は、伝送インタフェースは、スレーブ動作を行う。スレーブ動作の場合は、送受信設定データ５６を読み出したあとで、アドレス受信待ちとなる。読み出したデータがアドレスの場合はアドレスレジスタ４７にアドレス受信データを保管し、伝送動作アドレステーブル４８においてアドレス値が登録データであるかを判断する。伝送動作アドレステーブル４８にはスイッチ入力情報２７が入力され、ホールコントローラ動作の場合は、伝送動作有無情報として使用される。

（実施形態の作用）
次に、以上のように構成された本実施形態の動作について説明する。

＜伝送動作内容と設定テーブル＞
図７に、伝送時の動作内容を示す。図７（１）はマスタトーカ伝送動作を示し、マスタ局からスレーブ局に対して情報を伝達する場合に使用される。マスタ局からアドレスを送信し、送信完了後続いてデータを送信する。その後スレーブ局からの応答を待つ。スレーブ局ではアドレス受信待ちし、アドレスが自分に割り当てられている場合は、送られてきたデータを受け取り、外部表示などに出力する。

図７（２）はマスタリスナ伝送動作を示し、スレーブ局からマスタ局に対して情報を伝達する場合に使用される。マスタ局からアドレスを送信し、送信完了後続いてデータを受信待ちする。スレーブ局ではアドレス受信待ちし、アドレスが自分に割り当てられている場合は、外部からスイッチデータ入力などを行い、データを送信する。マスタ局では送られてくるデータを受け取り、データとして保管する。

図８に、各ステーションで使用される伝送動作設定テーブルを示す。

ＮＯ１〜ｎまでの伝送テーブルを持ち、各テーブルは開始アドレス、終了アドレス、伝送種別から構成される。伝送種別は“トーカ”、“リスナ”、“特殊リスナ”、“設定・同報”、“テーブル終了”からなる。

“設定・同報”設定ではマスタトーカ動作を行う。“テーブル終了”設定の場合は、伝送動作は実行せず、一定時間経過後に先頭のテーブルから伝送動作を再度実行する。

図９に、各スレーブ動作ステーションで使用される伝送動作アドレス設定テーブルを示す。

ＮＯ１〜ｍまでの各アドレスに対応した伝送種別で構成される。この内容は、動作初期開始時に伝送動作設定テーブルから展開される。

図１０に、各スレーブ動作ステーションで使用される入出力動作設定テーブルを示す。

ＮＯ１〜ｍまでの設定テーブルを持ち、各テーブルは、処理内容、入出力種別、処理データアドレスから構成される。

処理内容は“読み出し”、“書き込み”、“アンド処理”、“マクロ処理”、“テーブル終了”などからなる。

“読み出し”は処理データアドレスからデータを読み出してきて内部バッファに保管することを示す。“書き込み”は内部バッファのデータを処理データアドレスに書き込むことを示す。“読み出し”・“書き込み”処理で使用されるデータアドレスはインデックスレジスタにより値を加算させて処理することができることとする。

“アンド処理”では処理データアドレスからデータを読み出し、内部バッファのデータとアンド処理をして結果を内部バッファに返すことを示す。

“マクロ処理”では更にＲＯＭ内部に設定されたマクロ動作テーブルに記載された入出力動作を実行する。

“テーブル終了”設定の場合は入出力動作は実行せず、一定時間経過後に先頭のテーブルから入出力動作を再度実行する。

入出力種別はデータの取り出し・書き込み先の種別を示し、共通ＲＡＭ１４・設定ＲＯＭ１８・ローカルバス上２０のデータを示す。

＜マスタステーションでの伝送動作＞
設定ＲＯＭエリア内の機種指定データがマスタステーションである場合に、マスタステーション動作を開始する。

図１１に、マスタ伝送動作時の動作フローチャートを示す。（併せて図６の伝送インタフェース回路にて信号の流れを説明する。）
伝送ＩＦ・バス入出力信号３５上の動作設定信号をもとに、設定読み込み動作回路６０はマスタ動作かスレーブ動作かを判定して伝送動作を開始する。ここで初期化動作が開始されスキャン時間タイマおよびテーブル読み出しアドレスが初期化される。まずバスインタフェースからＲＡＭ読み込みデータ５８信号を取り出し、送受信設定データ５６として取り込む（ステップＳ１〜Ｓ３）。

設定データ内のスタートアドレスを送信アドレスとし、アドレスレジスタ４７に書き込みこれをアドレス送受信データ５７とする（ステップＳ４）。

送信データ作成回路４５では、送受信制御回路４３から指令を受けてシリアル送信データ５３を作成し、シリアルデータ送受信回路４１に渡す。また送受信制御回路４３では、送信要求信号５１をシリアルデータ送受信回路４１に出力し、シリアル伝送を行う。シリアルデータ送受信回路４１では、受け取ったシリアル送信データ５３をシリアル変換しライン送信信号１６として出力する（ステップＳ５）。

ここで、異常検出部４４内のデータ送受信時間監視タイマがセットされる（ステップＳ６）。

次に、送信設定内容が“マスタトーカ”の場合は、データ入出力動作回路５０がＲＡＭから送信データをＲＡＭ読み込みデータ５８信号として取り出す。このデータに前回分からの変化があった場合には送信データ５９として送信データ作成回路４５に渡し、併せて送受信制御回路４３から指令を受けてシリアル送信データ５３を作成し、シリアルデータ送受信回路４１に渡す。また送受信制御回路４３では、送信要求信号５１をシリアルデータ送受信回路４１に出力し、シリアル伝送を行う。シリアルデータ送受信回路４１では受け取ったシリアル送信データ５３をシリアル変換し、ライン送信信号１６として出力する。このような方式をとることにより、変化のあったデータのみ送信され、全てのデータを送信する場合に比べ伝送数量が減少する（ステップＳ７〜Ｓ９）。

次に、送信設定内容が“マスタリスナ”設定の場合は、送受信制御回路４３では、受信要求信号５２をシリアルデータ送受信回路４１に送る。シリアルデータ送受信回路４１では、ライン受信信号１７中の受信データをシリアル→パラレル変換し、シリアル受信データ５４として取り出す。これを送受信制御回路４３からの指令でデータレジスタ４６に書き込む（ステップＳ１０）。

さらに、送信設定内容が“マスタ特殊リスナ”設定の場合は特殊リスナ処理を行う。テーブル中の先頭アドレスの場合は受け取ったデータ数の判断を行う。データ数０の場合はリスナ処理を終了し、次ぎのテーブル読み出しを実施する（ステップＳ１１、Ｓ１２、Ｓ１４、Ｓ１５）。データ数が０でない場合は、次ぎのアドレスのデータ読み出し動作を実施する。先頭でない場合はデータ数を減じその値が０となった場合はリスナ処理を終了するステップＳ１２、Ｓ１３、Ｓ１４、Ｓ１５）。この“マスタ特殊リスナ”動作を使用することにより、伝送動作内容をスレーブ局からの応答により変化させることが可能となる。

データ入出力動作回路５０では、データ受信が行われると、伝送ＩＦ・ＲＡＭ入出力信号３８上にＲＡＭ書き込み要求をセットし、ＲＡＭへも保管を実行する。

また受信実行中は異常検出部４４にて読み出しデータのチェック・読み出し時間のタイムアウトチェックが行われ、異常発生時の伝送処理打ちきりや異常データの保管処理指令の作成が行われる。タイムアウト時間はバスインタフェース３１内部にレジスタとして設定でき、システムに応じて変化することを可能とする。

さらにデータ受信タイマが動作中にアドレス受信が発生した場合には伝送種別異常として異常を通知する。これらの異常情報はバスインタフェース回路３１に送られ異常種別毎に発生の有無と、発生回数がバスインタフェフェース回路３１内の異常発生回数カウンタに蓄えられる。

設定読み込み動作回路６０では、上記のアドレス送信・データ送受信が終わると、データ送受信タイマ時間経過待ちを行い（ステップＳ１６）、時間経過後にアドレスレジスタの値をひとつ増やし（ステップＳ１８）、次のアドレスのデータの処理を行う。またアドレス値が設定データ内の終了アドレス値となった場合は（ステップＳ１７）、設定読み込み動作回路６０は次の設定データを読み込む動作を行い、伝送動作を続けていく。

設定テーブルが終了すると、スキャン時間待ちを実施し、時間経過後再び先頭のＲＡＭを読み出し、次のサイクルの伝送入出力を行っていく（ステップＳ３、Ｓ１９）。

＜スレーブステーション伝送動作＞
次に、図１２に、スレーブステーション（ホールコントローラ３、かごコントローラ４）動作時の伝送動作フローチャートを示す。

スレーブ動作の場合は、初期化処理を実施し、伝送テーブル読み出しを最初のものからとする（ステップＳ２１）。（その前に設定ＲＯＭ１８から既に情報が共通ＲＡＭ１４に転送されている。）さらに、その内容を伝送動作アドレステーブル４８に展開する（ステップＳ２２）。

送受信設定データ５６を読み出した後で、アドレス受信待ちとなり（ステップＳ２３）、読み出したデータがアドレスの場合は、アドレスレジスタ４７にアドレス受信データを保管し、伝送動作アドレステーブル４８に送り、アドレスが送受信設定データに登録されているかを判断する（ステップＳ２４、Ｓ２５）。登録されている場合は設定データ種別に応じデータ返答かデータ受信かを行う（ステップＳ２６）。このような方法をとっているため、受信アドレスの発生順序に関係なく登録されているアドレスに対応しての送受信処理が可能となっている。

“マスタリスナ動作”の場合はデータをＲＡＭから読み出し送信データとしてシリアルデータ送受信回路に渡しデータ送信を行う（ステップＳ２７）。“マスタトーカ動作”の場合は受信待ちとなり、データ受信完了後データをＲＡＭに書き込む（ステップＳ２８）。

＜ホールコントローラ動作＞
図３のホールコントローラ構成図を用いて、ホールコントローラ動作の説明を行う。

まず、伝送制御回路１２は設定ＲＯＭ１８とＲＯＭ入出力１９を通じ接続し、初期化時に設定ＲＯＭ１８からデータを取り出して、共通ＲＡＭ１４に設定データを保存する。次に伝送制御回路１２は先に説明したスレーブ伝送動作を行い、共通ＲＡＭ１４に対し伝送入出力データの読み書きを行う。またアドレス指定スイッチ２３からのアドレス情報を受け取り伝送設定テーブルとは別のアドレスに対し、伝送応答する。

伝送制御回路１２はローカルバス２０で押しボタン・表示ＬＥＤ２２と接続していて、先に説明した転送動作設定テーブルの内容に従い、定期的に共有ＲＡＭ内のデータとの間で入出力を行う。本実施形態では、原則としてアドレス０のデータ受信時に入出力転送を開始することとする。

＜かごコントローラ動作＞
図４のかごコントローラ構成図を用いて、かごコントローラ動作の説明を行う。

まず、伝送制御回路１２は設定ＲＯＭ１８とＲＯＭ入出力１９を通じ接続し、初期化時に設定ＲＯＭ１８からデータを取り出して、共通ＲＡＭ１４に伝送設定データ・転送処理設定データを保存する。このとき装置番号指定スイッチ２８からの情報を受け取り設定ＲＯＭ１８から取り出す設定テーブルデータの位置を変化させる。次に伝送制御回路１２は先に説明したスレーブ伝送動作を行い、共通ＲＡＭ１４に対し伝送入出力データの読み書きを行う。

伝送制御回路１２はローカルバス２０で押しボタン・表示ＬＥＤ２２と接続していて、先に説明した転送動作設定テーブルの内容に従い、定期的に共有ＲＡＭ内のデータとの間で入出力を行う。本実施形態では、原則としてアドレス０のデータ受信時に入出力転送を開始することとする。

＜同一アドレスデータ出力によるデータ更新の高速対応化＞
次ぎに、図１３を用い同一アドレスデータ出力によるデータ更新の高速対応化機能について説明する。

図１３（１）に、本機能を用いる際に使用する設定テーブルの例を示す。テーブル番号ｎおよびｋの位置に同じ範囲のデータ送信を設定している。このため図１３（２）に示すように、同一スキャンサイクル内で同一のアドレス範囲内のデータを送ることとなる。これはいままで説明してきたように、伝送スレーブ側でアドレス受信の順番によらないで同一スキャンサイクル内での伝送が可能となったため行え得る。ホールコントローラ、かごコントローラにて入出力転送動作の開始タイミングをこのブロックの最終アドレス（この例では１２０Ｈ）にすることにより同一スキャン内で同じアドレスデータの出力を異なった値を持って行うことが可能となる（図１３（２）の中の矢印）。

図１３（３）は、従来の構成例で伝送を送った場合を示した例である。この場合は、同一スキャンサイクル内に同じデータエリアは含みいれることができないので、伝送サイクルは分割されることとなる。このため（２）の場合と比べると同じデータに対しての変化を反映する時間が長いことになってしまう。

この結果、同一アドレスデータ出力によるデータ更新の高速対応化機能により、あるグループの伝送アドレスのみ同一スキャン時間内に繰り返し発生させ、受け取るステーションでのそのアドレスに対する入出力処理を即座に行わせることにより、対象グループに対して伝送サイクル時間よりも短いサイクルでの入出力データ更新を行わせることが可能となった。

＜同一アドレスデータ出力によるデータ点数の拡大化＞
次ぎに、図１４を用い同一アドレスデータ出力によるデータ点数の拡大化の機能について説明する。図１４（１）に、本機能を用いる際に使用する設定テーブルの例を示す。テーブル番号ｎ，ｎ＋１，ｋおよびｋ＋１の位置に同じ範囲のデータ送信を設定している。テーブル番号ｎ及びｋの位置のデータはデータブロック番号を示す。マスタステーションではｎ＋１ブロックのデータ送信終了後に送信データの内容を切りかえる（ＣＰＵから書きかえる）。

上記設定テーブルを持つことにより図１４（２）に示すように、同一スキャンサイクル内で同一のアドレス範囲内のデータを送ることとなる。これはいままで説明してきたように伝送スレーブ側でアドレス受信の順番によらないで同一スキャンサイクル内での伝送が可能となったため行え得る。ホールコントローラ、かごコントローラにて入出力転送動作の開始タイミングをこのブロックの最終アドレス（この例では１２０Ｈ）にし、且つブロック番号値を用いてデータ出力アドレスの値にバイアス値を付加させることにより同一スキャン内で同じアドレスデータの出力を異なった出力アドレスを持って行うことが可能となる（図１４（２）の中の矢印）。すなわち設定テーブル内で伝送アドレスの上限まで使用していた場合は、実質的な出力データ数は伝送アドレス数よりも大きく取ることが可能となっている。

この結果、同一アドレスデータ出力によるデータ点数の拡大化機能により、あるグループの伝送アドレスのみ同一スキャン時間内に繰り返し発生させ、その中の特定アドレスに出力グループ番号をいれ込み、受け取るステーションでそのグループ番号内でのアドレスに対応する入出力処理を即座に行わせることにより、伝送アドレス値の上限よりも多い入出力データ更新を行わせることを可能となった。

＜スレーブ局緊急情報取り込み方式＞
次ぎに、図１５を用いスレーブ局緊急情報取り込み方式について説明する。

図１５（１）に、本機能を用いる際に使用する設定テーブルの例を示す。テーブル号ｎ，ｎ＋１，ｎ＋２，ｋ，ｋ＋１，およびｋ＋２の位置に同じ範囲のリスナ特殊処理を設定している。各スレーブステーションではｎ＋２ブロックのデータ送信終了後に送信データの内容を切りかえる。上記設定テーブルを持つことにより図１５（２）に示すように同一スキャンサイクル内で同一のアドレス範囲内のデータを送ることとなる。これはいままで説明してきたように伝送スレーブ側でアドレス受信の順番によらないで同一スキャンサイクル内での伝送が可能となったため行え得る。また、リスナ特殊処理指定がありデータ変化の有った情報のみマスタコントローラからアドレス値が送られ、スレーブコントローラからのデータ返答が発生する６ホールコントローラ、かごコントローラにて入出力転送動作の開始タイミングをこのブロックの最終アドレス（この例ではｌｌＦＨ）終了後にしている。

この結果、応答判断指定アドレスをサイクル最中に複数回もたせることにより、スレーブステーションから発生する緊急情報の取り込み可能時間間隔を伝送サイクル時間より短くし、緊急情報処理遅れ時間を短くすることが可能となる。このためシステム伝送効率を高め、かつ複雑な構成を取ることを避けることが可能である。

（実施形態の効果）
以下に、本実施形態で得られた効果について説明する。

＜伝送設定テーブルの並べ変え＞
上記構成と作用を持つことにより、本実施形態の伝送制御回路を使用することによって、各コントローラ動作について説明したように、昇降機の制御情報をサイクリックにシリアル伝送するシステムで使用される伝送制御回路において、与えられた伝送制御設定テーブルを初期化動作時に全アドレス順に並べ替えて処理テーブルを作成することにより、伝送アドレスの順番が昇順でなくても高速に伝送応答処理を行うことが可能となり、簡単な構成で高速かつ安価で動作が安定した伝送システムとすることが出来る。

且つ、特許文献１の「昇降機制御伝送システム」及び特許文献２の「エレベータの情報伝送制御装置」で提案した方式に対し、マスタ局からのデータのアドレスが昇順に送られて着ており、且つ誤り無く伝送されてくること前提としているため、誤りが生じるとスレーブ局での受け取り動作に抜け等が発生する欠点、及びアドレス順番に対しての自由度がなく、同じ伝送サイクル中に同一のアドレスが複数存在することが許されていなかったという欠点を補うことが可能となった。

＜同一アドレスデータ出力によるデータ更新の高速対応化＞
上記構成と作用を持つことにより、本実施形態の伝送制御回路を使用することによって、各コントローラ動作及び同一アドレスデータ出力によるデータ更新の高速対応化機能について説明したように、あるグループの伝送アドレスのみ同一スキャン時間内に繰り返し発生させ、受け取るステーションでのそのアドレスに対する入出力処理を即座に行わせることにより、対象グループに対して伝送サイクル時間よりも短いサイクルでの入出力データ更新を行わせることを可能とすることが出来るので、簡単な構成で高速かつ安価で動作の安定した伝送システムとすることが出来、かつシステム応答性を速くすることが可能である。

＜同一アドレスデータ出力によるデータ点数の拡大化＞
上記構成と作用を持つことにより、本実施形態の伝送制御回路を使用することによって、各コントローラ動作及び同一アドレスデータ出力によるデータ点数の拡大化の機能について説明したように、あるグループの伝送アドレスのみ同一スキャン時間内に繰り返し発生させ、その中の特定アドレスに出力グループ番号をいれ込み、受け取るステーションでそのグループ番号内でのアドレスに対応する入出力処理を即座に行わせることにより、伝送アドレス値の上限よりも多い入出力データ更新を行わせることを可能とするので、簡単な構成で高速かつ安価で動作が安定した伝送システムとすることが出来、且つ規模の大きいシステムヘの拡張が容易である。

＜変化データのみの出力による伝送サイクル時間短縮化＞
上記構成と作用を持つことにより、本実施形態の伝送制御回路を使用することによって、マスタステーションにてデータ内容の変化のあったアドレス値のデータ部分のみ伝送を行い、受け取るステーションでそのアドレスに対応する出力処理を行わせることにより、変化の無いアドレスでの伝送を無くすことにより伝送サイクル時間を小さくすることが可能となる。このため簡単な構成で高速かつ安価で動作が安定した伝送システムとすることが出来、伝送動作の発生する時間を小さくすることができ省電力化が可能となる。

＜スレーブ局情報による伝送順序の変化＞
上記構成と作用を持つことにより、本実施形態の伝送制御回路を使用することによって、各コントローラの動作について説明したように、応答判断用指定アドレスに対してのスレーブステーションからの応答内容に応じ送信アドレス内容を変化させることにより、スレーブステーションから送る情報の無い場合に伝送回数を減らすことにより、伝送サイクル時間を小さくすることを可能である。このためシステム伝送効率を高め、かつ複雑な構成を取ることを避けることが可能である。

＜スレーブ局緊急情報取り込み方式＞
上記構成と作用を持つことにより、本実施形態の伝送制御回路を使用することによって、各コントローラ動作及びスレーブ局緊急情報取り込み方式について説明したように、応答判断指定アドレスをサイクル最中に複数回もたせることにより、スレーブステーションから発生する緊急情報の取り込み可能時間間隔を伝送サイクル時間より短くし、緊急情報処理遅れ時間を短くすることが可能となる。このためシステム伝送効率を高め、かつ複雑な構成を取ることを避けることが可能である。また緊急的に発生する情報への動作応答性が改善される。

＜スレーブ局情報取り込み数の可変化＞
上記構成と作用を持つことにより、本実施形態の伝送制御回路を使用することによって、各コントローラの動作について説明したように、指定アドレスに対してのスレーブステーションからの応答内容に含まれるデータ数量に応じ送信アドレス内容を変化させることにより、スレーブステーションの持つ情報量に応じて伝送動作数を最適化することを可能とすることが出来る。このためシステム伝送効率を高め、かつ複雑な構成を取ることを避けることが可能である。

（他の実施形態）
本実施形態では伝送動作アドレステーブルとして全てのアドレスに一対一対応した種別データを持つものを使用しているが、登録されたアドレス値と伝送種別を持つようなテーブルを使用して、動作すべきかどうかを判断するようなスレーブステーション動作を取っても問題ない。

以上説明してきたように、本発明に係わる昇降機制御伝送制御回路では、昇降機の制御情報をサイクリックにシリアル伝送するシステムで使用される伝送制御回路において、与えられた伝送制御設定テーブルを初期化動作時に全アドレス順に並べ替えて処理テーブルを作成することにより、伝送アドレスの順番が昇順でなくても高速に伝送応答処理を行うことが可能となることを特徴とする。

このような構成・作用によりシステム伝送効率を高め、かつ複雑な構成を取ることを避けることが可能であり、且つ特許文献１の「昇降機制御伝送システム」及び特許文献２の「エレベータの情報伝送制御装置」で提案した方式に対し、マスタ局からのデータのアドレスが昇順に送られて着ており、且つ誤り無く伝送されてくること前提としているため、誤りが生じるとスレーブ局での受け取り動作に抜け等が発生する欠点、及びアドレス順番に対しての自由度がなく、同じ伝送サイクル中に同一のアドレスが複数存在することが許されていなかったという欠点を補うことが可能となった。

本発明の一実施形態におけるエレベータ伝送制御システムの構成図。 本発明の一実施形態におけるマスタコントローラの構成図。 本発明の一実施形態におけるホールコントローラの構成図。 本発明の一実施形態におけるかごコントローラの構成図。 本発明の一実施形態における伝送制御回路の構成図。 本発明の一実施形態における伝送インタフェース回路の構成図。 本発明の一実施形態における伝送動作を示すタイムチャート。 本発明の一実施形態における伝送動作設定テーブルを示す図。 本発明の一実施形態における伝送動作アドレス設定テーブルを示す図。 本発明の一実施形態における入出力動作設定テーブルを示す図。 本発明の一実施形態におけるマスタ伝送動作のフローチャート。 本発明の一実施形態におけるスレーブ伝送動作のフローチャート。 本発明の一実施形態における同一アドレスデータ出力によるデータ更新の高速対応化機能を説明する図。 本発明の一実施形態における同一アドレスデータ出力によるデータ点数の拡大化の機能を説明する図。 本発明の一実施形態におけるスレーブ局緊急情報取り込み方式を説明する図。

符号の説明

１…マスタコントローラ
３…ホールコントローラ
４…かごコントローラ
５…伝送ライン
１１…ホストＣＰＵ
１２…伝送制御回路
１３…ＲＳ４８５インタフェース
１４…共通ＲＡＭ
１５…バス制御信号
１６…伝送ライン送信信号
１７…伝送ライン受信信号
１８…設定ＲＯＭ
１９…ＲＯＭ入出力
２０…ローカルバス
２１…ＲＡＭ入出力
２２…押しボタン・表示ＬＥＤ
２３…アドレス指定ＳＷ
２７…スイッチ入力情報
２８…装置指定スイッチ
３１…バスインタフェース
３２…伝送インタフェース回路
３３…ＲＡＭインタフェース
３４…ＲＯＭインタフェース
３５…伝送ＩＦ・バスＩＦ入出力信号
３６…バスＩＦ・ＲＡＭ入出力信号
３８…伝送ＩＦ・ＲＡＭ入出力信号
３９…バスＩＦ・ＲＯＭ入出力信号
４１…シリアルデータ送受信回路
４２…データ送受信制御
４３…送受信制御回路
４４…異常検出部
４５…送信データ作成回路
４６…データレジスタ
４７…アドレスレジスタ
４８…伝送動作アドレステーブル
５０…データ入出力動作回路
５１…送信要求信号
５２…受信要求信号
５３…シリアル送信データ
５４…シリアル受信データ
５５…受信データ
５６…送受信設定データ
５７…アドレス送受信データ
５８…ＲＡＭ読み込みデータ
５９…送信データ
６０…設定読み込み動作回路

Claims (7)

1. 昇降機の制御情報をサイクリックにシリアル伝送するシステムで使用される伝送制御回路において、与えられた複数の伝送アドレスについての伝送動作の種別を示す伝送制御設定テーブルを初期化動作時に全ての伝送アドレスのアドレス順に並べ替え、全てのアドレスについて各アドレスに一対一に対応した伝送動作の種別を示す処理テーブルを作成することにより、受け取る伝送アドレスの順番が昇順でなくても高速に伝送応答処理を行うことが可能となることを特徴とする昇降機制御情報伝送制御回路。
2. 請求項１に記載の昇降機制御情報伝送制御回路において、あるグループの伝送アドレスのみ同一スキャン時間内に繰り返し発生させ、受け取るステーションでのそのアドレスに対する入出力処理を即座に行わせることにより、対象グループに対して伝送サイクル時間よりも短いサイクルでの入出力データ更新を行わせることを可能とすることを特徴とする昇降機制御情報伝送制御回路。
3. 請求項１に記載の昇降機制御情報伝送制御回路において、あるグループの伝送アドレスのみ同一スキャン時間内に繰り返し発生させ、その中の特定アドレスに出力グループ番号をいれ込み、受け取るステーションでそのグループ番号内でのアドレスに対応する入出力処理を即座に行わせることにより、伝送アドレス値の上限よりも多い入出力データ更新を行わせることを可能とすることを特徴とする昇降機制御情報伝送制御回路。
4. 請求項１に記載の昇降機制御情報伝送制御回路において、マスタステーションにてデータ内容の変化のあったアドレス値のデータ部分のみ伝送を行い、受け取るステーションでそのアドレスに対応する出力処理を行わせることにより、変化の無いアドレスでの伝送を無くすことにより伝送サイクル時間を小さくすることを特徴とする昇降機制御情報伝送制御回路。
5. 請求項１に記載の昇降機制御情報伝送制御回路において、応答判断用指定アドレスに対してのスレーブステーションからの応答内容に応じ送信アドレス内容を変化させることにより、スレーブステーションから送る情報の無い場合に伝送回数を減らすことにより、伝送サイクル時間を小さくすることを可能とすることを特徴とする昇降機制御情報伝送制御回路。
6. 請求項５に記載の昇降機制御情報伝送制御回路において、応答判断指定アドレスをサイクル最中に複数回もたせることにより、スレーブステーションから発生する緊急情報の取り込み可能時間間隔を伝送サイクル時間より短くし、緊急情報処理遅れ時間を短くすることが可能となることを特徴とする昇降機制御情報伝送制御回路。
7. 請求項５に記載の昇降機制御情報伝送制御回路において、指定アドレスに対してのスレーブステーションからの応答内容に含まれるデータ数量に応じ送信アドレス内容を変化させることにより、スレーブステーションの持つ情報量に応じて伝送動作数を最適化することを可能とすることを特徴とする昇降機制御情報伝送制御回路。

Images