JP2000305878A - 機能拡張システム及びそれに用いるデータ転送方法 - Google Patents
機能拡張システム及びそれに用いるデータ転送方法Info
- Publication number
- JP2000305878A JP2000305878A JP11113004A JP11300499A JP2000305878A JP 2000305878 A JP2000305878 A JP 2000305878A JP 11113004 A JP11113004 A JP 11113004A JP 11300499 A JP11300499 A JP 11300499A JP 2000305878 A JP2000305878 A JP 2000305878A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- processor
- communication interfaces
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【課題】 データ転送によるソフトウェアの処理に対す
る影響を軽減可能な機能拡張システムを提供する。 【解決手段】 通信インタフェース８−１は受信したデ
ータをバスコントローラ６を介してメモリ３に書込む。
通信インタフェース８−１はデータを受信し終わると受
信完了通知を送信する。メッセージ変換手段７は受信完
了通知を調べ、他の通信インタフェース８−２に転送す
べきデータである場合に送信要求通知を生成して通信イ
ンタフェース８−２に送付する。通信インタフェース８
−２はデータ読出し要求を行い、メモリ３からデータを
読出す。メッセージ変換手段７は受信したデータがソフ
トウェアに対して受け渡すべきデータである場合にプロ
セッサ２に対して割込み信号を発生する。スケジューラ
１は通信インタフェース８−１，８−２及びプロセッサ
２からのメモリ３へのアクセスを管理する。
る影響を軽減可能な機能拡張システムを提供する。 【解決手段】 通信インタフェース８−１は受信したデ
ータをバスコントローラ６を介してメモリ３に書込む。
通信インタフェース８−１はデータを受信し終わると受
信完了通知を送信する。メッセージ変換手段７は受信完
了通知を調べ、他の通信インタフェース８−２に転送す
べきデータである場合に送信要求通知を生成して通信イ
ンタフェース８−２に送付する。通信インタフェース８
−２はデータ読出し要求を行い、メモリ３からデータを
読出す。メッセージ変換手段７は受信したデータがソフ
トウェアに対して受け渡すべきデータである場合にプロ
セッサ２に対して割込み信号を発生する。スケジューラ
１は通信インタフェース８−１，８−２及びプロセッサ
２からのメモリ３へのアクセスを管理する。
Description
【０００１】
【発明の属する技術分野】本発明は機能拡張システム及
びそれに用いるデータ転送方法に関し、特にバスに接続
された複数の通信インターフェイスがプロセッサに接続
されたメモリを介してデータを転送する機能拡張システ
ムにおけるデータ転送方法に関する。
びそれに用いるデータ転送方法に関し、特にバスに接続
された複数の通信インターフェイスがプロセッサに接続
されたメモリを介してデータを転送する機能拡張システ
ムにおけるデータ転送方法に関する。
【０００２】
【従来の技術】従来、この種の機能拡張システムにおい
ては、複数の通信インタフェースを接続することで、そ
のシステムの機能を拡張する場合がある。その場合、機
能拡張システムでは、図１１に示すように、複数の通信
インタフェース８−１，８−２をバス１００を介してプ
ロセッサ２及びメモリ３に接続し、複数の通信インタフ
ェース８−１，８−２間のデータ転送をプロセッサ２の
制御によってメモリ３を介して行っている。
ては、複数の通信インタフェースを接続することで、そ
のシステムの機能を拡張する場合がある。その場合、機
能拡張システムでは、図１１に示すように、複数の通信
インタフェース８−１，８−２をバス１００を介してプ
ロセッサ２及びメモリ３に接続し、複数の通信インタフ
ェース８−１，８−２間のデータ転送をプロセッサ２の
制御によってメモリ３を介して行っている。
【０００３】この機能拡張システムにおけるデータ転送
方法では一般的に、通信インタフェース８−１，８−２
が受信したデータをメモリ３に書込み終わると、メモリ
３の別の領域に受信完了通知メッセージを書込み、プロ
セッサ２に対して割込み信号２１１，２１２を発生す
る。
方法では一般的に、通信インタフェース８−１，８−２
が受信したデータをメモリ３に書込み終わると、メモリ
３の別の領域に受信完了通知メッセージを書込み、プロ
セッサ２に対して割込み信号２１１，２１２を発生す
る。
【０００４】この割込み信号２１１，２１２による割込
みコントローラ２１からの割込み信号２２０にって、プ
ロセッサ２においてデータの受信処理を行うソフトウェ
アが起動され、受信完了メッセージを処理して送信要求
メッセージを生成し、データを送信すべき通信インタフ
ェース８−１，８−２に通知する。
みコントローラ２１からの割込み信号２２０にって、プ
ロセッサ２においてデータの受信処理を行うソフトウェ
アが起動され、受信完了メッセージを処理して送信要求
メッセージを生成し、データを送信すべき通信インタフ
ェース８−１，８−２に通知する。
【０００５】送信要求メッセージを受取った通信インタ
フェース８−１，８−２はメモリ３から送信すべきデー
タを読出すことによってデータを転送し、送信完了メッ
セージをメモリ３の別の領域に書込み、プロセッサ２に
対して割込み信号２１１，２１２を発生させることによ
って送信の完了を通知している。尚、図１１において、
４はプロセッサインタフェース、５はメモリコントロー
ラ、６はバスコントローラをそれぞれ示している。
フェース８−１，８−２はメモリ３から送信すべきデー
タを読出すことによってデータを転送し、送信完了メッ
セージをメモリ３の別の領域に書込み、プロセッサ２に
対して割込み信号２１１，２１２を発生させることによ
って送信の完了を通知している。尚、図１１において、
４はプロセッサインタフェース、５はメモリコントロー
ラ、６はバスコントローラをそれぞれ示している。
【０００６】
【発明が解決しようとする課題】上述した従来のデータ
転送方法では、データを受信または送信するたびにプロ
セッサに対する割込みが発生するため、プロセッサがデ
ータ転送と同時に処理している他のソフトウェアの処理
に影響を与えてしまうという問題がある。
転送方法では、データを受信または送信するたびにプロ
セッサに対する割込みが発生するため、プロセッサがデ
ータ転送と同時に処理している他のソフトウェアの処理
に影響を与えてしまうという問題がある。
【０００７】また、メモリに対するアクセスが管理され
ていないために、プロセッサがメモリに対するアクセス
を頻繁に行っている場合にはデータ転送が停止したり、
高速のデータ転送を行っている場合にはプロセッサの実
行している他のソフトウェアの処理に影響が出るという
問題がある。
ていないために、プロセッサがメモリに対するアクセス
を頻繁に行っている場合にはデータ転送が停止したり、
高速のデータ転送を行っている場合にはプロセッサの実
行している他のソフトウェアの処理に影響が出るという
問題がある。
【０００８】これらの問題を解決するために、プロセッ
サの処理速度を高速化したり、プロセッサの処理命令に
マルチメディア信号を処理する命令を追加したりする方
法が提案されている。
サの処理速度を高速化したり、プロセッサの処理命令に
マルチメディア信号を処理する命令を追加したりする方
法が提案されている。
【０００９】しかしながら、通信インタフェースからの
受信完了や送信完了を示す割込みをソフトウェアで処理
する構成をとる限り、データ転送の高速化に伴ってソフ
トウェアの処理が間に合わなくなるという問題を解決す
ることはできない。
受信完了や送信完了を示す割込みをソフトウェアで処理
する構成をとる限り、データ転送の高速化に伴ってソフ
トウェアの処理が間に合わなくなるという問題を解決す
ることはできない。
【００１０】そこで、本発明の目的は上記の問題点を解
消し、データ転送によるソフトウェアの処理に対する影
響を軽減することができる機能拡張システム及びそれに
用いるデータ転送方法を提供することにある。
消し、データ転送によるソフトウェアの処理に対する影
響を軽減することができる機能拡張システム及びそれに
用いるデータ転送方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明による機能拡張シ
ステムは、少なくともシステムの機能を拡張するための
複数の通信インタフェースが相互にバスに接続され、前
記複数の通信インタフェースがプロセッサに接続された
メモリを介して相互にデータを転送する機能拡張システ
ムであって、前記プロセッサ及び前記複数の通信インタ
フェース各々からの前記メモリへのアクセスを管理する
スケジューラ手段と、前記複数の通信インタフェース各
々のデータ受信の終了を示す受信完了通知から当該デー
タが他の通信インタフェースへ転送すべきデータである
と判定した時に送信要求通知を生成して前記他の通信イ
ンタフェースに送付するメッセージ変換手段とを備え、
前記他の通信インタフェースが前記送信要求通知の受信
時に前記メモリから当該データを読出すよう構成してい
る。
ステムは、少なくともシステムの機能を拡張するための
複数の通信インタフェースが相互にバスに接続され、前
記複数の通信インタフェースがプロセッサに接続された
メモリを介して相互にデータを転送する機能拡張システ
ムであって、前記プロセッサ及び前記複数の通信インタ
フェース各々からの前記メモリへのアクセスを管理する
スケジューラ手段と、前記複数の通信インタフェース各
々のデータ受信の終了を示す受信完了通知から当該デー
タが他の通信インタフェースへ転送すべきデータである
と判定した時に送信要求通知を生成して前記他の通信イ
ンタフェースに送付するメッセージ変換手段とを備え、
前記他の通信インタフェースが前記送信要求通知の受信
時に前記メモリから当該データを読出すよう構成してい
る。
【００１２】本発明による機能拡張システムのデータ転
送方法は、少なくともシステムの機能を拡張するための
複数の通信インタフェースが相互にバスに接続され、前
記複数の通信インタフェースがプロセッサに接続された
メモリを介して相互にデータを転送する機能拡張システ
ムのデータ転送方法であって、前記プロセッサ及び前記
複数の通信インタフェース各々からの前記メモリへのア
クセスを管理するステップと、前記複数の通信インタフ
ェース各々のデータ受信の終了を示す受信完了通知から
当該データが他の通信インタフェースへ転送すべきデー
タであると判定した時に送信要求通知を生成して前記他
の通信インタフェースに送付するステップとを備え、前
記他の通信インタフェースが前記送信要求通知の受信時
に前記メモリから当該データを読出すようにしている。
送方法は、少なくともシステムの機能を拡張するための
複数の通信インタフェースが相互にバスに接続され、前
記複数の通信インタフェースがプロセッサに接続された
メモリを介して相互にデータを転送する機能拡張システ
ムのデータ転送方法であって、前記プロセッサ及び前記
複数の通信インタフェース各々からの前記メモリへのア
クセスを管理するステップと、前記複数の通信インタフ
ェース各々のデータ受信の終了を示す受信完了通知から
当該データが他の通信インタフェースへ転送すべきデー
タであると判定した時に送信要求通知を生成して前記他
の通信インタフェースに送付するステップとを備え、前
記他の通信インタフェースが前記送信要求通知の受信時
に前記メモリから当該データを読出すようにしている。
【００１３】すなわち、本発明のデータ転送方法は、バ
スに接続された複数の通信インタフェースがプロセッサ
に接続されたメモリを介してデータを転送する場合、プ
ロセッサ及び各通信インタフェースからのメモリへのア
クセスを管理するスケジューラを持ち、プロセッサある
いは特定の通信インタフェースによってメモリへのアク
セスが独占されることを回避している。
スに接続された複数の通信インタフェースがプロセッサ
に接続されたメモリを介してデータを転送する場合、プ
ロセッサ及び各通信インタフェースからのメモリへのア
クセスを管理するスケジューラを持ち、プロセッサある
いは特定の通信インタフェースによってメモリへのアク
セスが独占されることを回避している。
【００１４】また、本発明のデータ転送方法は、上記の
状態で、通信インタフェースの受信完了通知からデータ
が通信インタフェース間で転送するデータであると判定
された場合に送信要求通知を生成して送信すべき通信イ
ンタフェースに送付することで、ソフトウェアで処理す
ることなくデータの転送を行い、ソフトウェアで処理す
べきデータである場合にプロセッサに対する割込みを生
成するメッセージ変換手段を持ち、データ転送によるソ
フトウェアの処理に対する影響を軽減させている。
状態で、通信インタフェースの受信完了通知からデータ
が通信インタフェース間で転送するデータであると判定
された場合に送信要求通知を生成して送信すべき通信イ
ンタフェースに送付することで、ソフトウェアで処理す
ることなくデータの転送を行い、ソフトウェアで処理す
べきデータである場合にプロセッサに対する割込みを生
成するメッセージ変換手段を持ち、データ転送によるソ
フトウェアの処理に対する影響を軽減させている。
【００１５】具体的に、本発明のデータ転送方法を用い
た機能拡張システムは、バスに接続された複数の通信イ
ンタフェースがプロセッサに接続されたメモリを介して
データを送受信している。
た機能拡張システムは、バスに接続された複数の通信イ
ンタフェースがプロセッサに接続されたメモリを介して
データを送受信している。
【００１６】また、この機能拡張システムではプロセッ
サとメモリとバスとを、プロセッサインタフェースとメ
モリコントローラとバスコントローラとを用いて相互に
接続し、メモリに対するアクセスを管理するスケジュー
ラと、受信完了通知から送信要求通知とプロセッサに対
する割込みとを生成するメッセージ変換手段とを設けて
いる。
サとメモリとバスとを、プロセッサインタフェースとメ
モリコントローラとバスコントローラとを用いて相互に
接続し、メモリに対するアクセスを管理するスケジュー
ラと、受信完了通知から送信要求通知とプロセッサに対
する割込みとを生成するメッセージ変換手段とを設けて
いる。
【００１７】この機能拡張システムはプロセッサのメモ
リへのアクセスとバスを介した通信インタフェースのメ
モリへのアクセスとをスケジューラで管理し、データを
受信した通信インタフェースがデータをプロセッサに接
続されたメモリに書込んだ後に受信完了通知を送付して
いる。
リへのアクセスとバスを介した通信インタフェースのメ
モリへのアクセスとをスケジューラで管理し、データを
受信した通信インタフェースがデータをプロセッサに接
続されたメモリに書込んだ後に受信完了通知を送付して
いる。
【００１８】また、この機能拡張システムではデータが
通信インタフェース間で転送すべきデータである場合に
メッセージ変換手段が受信完了通知から送信要求通知を
生成してデータを送信すべき通信インタフェースに送付
し、送信要求通知を受取った通信インタフェースがメモ
リからデータを読出して送信し、データがソフトウェア
に対して受け渡すべきデータである場合にメッセージ変
換手段がプロセッサに対して割込みを発生するという動
作を実行している。
通信インタフェース間で転送すべきデータである場合に
メッセージ変換手段が受信完了通知から送信要求通知を
生成してデータを送信すべき通信インタフェースに送付
し、送信要求通知を受取った通信インタフェースがメモ
リからデータを読出して送信し、データがソフトウェア
に対して受け渡すべきデータである場合にメッセージ変
換手段がプロセッサに対して割込みを発生するという動
作を実行している。
【００１９】したがって、プロセッサの上でのソフトウ
ェアの動作を保証した上で、ソフトウェアによってデー
タの転送を処理することなく、データを通信インタフェ
ースからメモリを介して他の通信インタフェースに転送
することが可能となる。
ェアの動作を保証した上で、ソフトウェアによってデー
タの転送を処理することなく、データを通信インタフェ
ースからメモリを介して他の通信インタフェースに転送
することが可能となる。
【００２０】よって、通信インタフェースがデータの受
信が完了したことを示す受信完了通知を調べ、他の通信
インタフェースに転送する場合に送信要求通知を生成し
て送信すべき通信インタフェースに送付することでデー
タを転送し、ソフトウェアに受け渡すデータを受信した
場合にのみプロセッサに対して割込みを発生させること
で、プロセッサに対する割込みを減少させることが可能
となる。
信が完了したことを示す受信完了通知を調べ、他の通信
インタフェースに転送する場合に送信要求通知を生成し
て送信すべき通信インタフェースに送付することでデー
タを転送し、ソフトウェアに受け渡すデータを受信した
場合にのみプロセッサに対して割込みを発生させること
で、プロセッサに対する割込みを減少させることが可能
となる。
【００２１】また、プロセッサのメモリに対するアクセ
スと通信インタフェースのメモリに対するアクセスとを
スケジューラで管理することによって、データ転送によ
るソフトウェアの処理に対する影響を軽減することが可
能となる。
スと通信インタフェースのメモリに対するアクセスとを
スケジューラで管理することによって、データ転送によ
るソフトウェアの処理に対する影響を軽減することが可
能となる。
【００２２】
【発明の実施の形態】次に、本発明の一実施例について
図面を参照して説明する。図１は本発明の一実施例によ
る機能拡張システムの構成を示すブロック図である。図
１において、本発明の一実施例による機能拡張システム
はスケジューラ１と、プロセッサ２と、メモリ３と、プ
ロセッサインタフェース４と、メモリコントローラ５
と、バスコントローラ６と、メッセージ変換手段７と、
通信インタフェース８−１，８−２とから構成されてい
る。
図面を参照して説明する。図１は本発明の一実施例によ
る機能拡張システムの構成を示すブロック図である。図
１において、本発明の一実施例による機能拡張システム
はスケジューラ１と、プロセッサ２と、メモリ３と、プ
ロセッサインタフェース４と、メモリコントローラ５
と、バスコントローラ６と、メッセージ変換手段７と、
通信インタフェース８−１，８−２とから構成されてい
る。
【００２３】また、本発明の一実施例による機能拡張シ
ステムはバス１００に接続された複数の通信インタフェ
ース８−１，８−２がプロセッサ２に接続されたメモリ
３を介して相互にデータを送受信するよう構成されてい
る。さらに、本発明の一実施例による機能拡張システム
はバス１００に接続された複数の通信インタフェース８
−１，８−２を有している。
ステムはバス１００に接続された複数の通信インタフェ
ース８−１，８−２がプロセッサ２に接続されたメモリ
３を介して相互にデータを送受信するよう構成されてい
る。さらに、本発明の一実施例による機能拡張システム
はバス１００に接続された複数の通信インタフェース８
−１，８−２を有している。
【００２４】この通信インタフェース８−１が受信した
データはバス１００を介してバスコントローラ６に供給
される。バスコントローラ６はスケジューラ１の許可を
得て、メモリコントローラ５を介してデータをメモリ３
に書込む。データを受信し終わった通信インタフェース
８−１は受信完了通知１０２をメッセージ変換手段７に
送付する。
データはバス１００を介してバスコントローラ６に供給
される。バスコントローラ６はスケジューラ１の許可を
得て、メモリコントローラ５を介してデータをメモリ３
に書込む。データを受信し終わった通信インタフェース
８−１は受信完了通知１０２をメッセージ変換手段７に
送付する。
【００２５】メッセージ変換手段７は受信完了通知１０
２を調べ、他の通信インタフェース８−２に転送すべき
データである場合に受信完了通知１０２から送信要求通
知１０３を生成してデータを送信すべき通信インタフェ
ース８−２に送付する。
２を調べ、他の通信インタフェース８−２に転送すべき
データである場合に受信完了通知１０２から送信要求通
知１０３を生成してデータを送信すべき通信インタフェ
ース８−２に送付する。
【００２６】送信要求通知１０３を受取った通信インタ
フェース８−２はバスコントローラ６に対してデータ読
出し要求を行い、バスコントローラ６はスケジューラ１
の許可を得て、メモリコントローラ５を介してメモリ３
からデータを読出し、バス１００を介して通信インタフ
ェース８−２に供給する。
フェース８−２はバスコントローラ６に対してデータ読
出し要求を行い、バスコントローラ６はスケジューラ１
の許可を得て、メモリコントローラ５を介してメモリ３
からデータを読出し、バス１００を介して通信インタフ
ェース８−２に供給する。
【００２７】受信完了通知１０２が、受信したデータが
ソフトウェアに対して受け渡すべきデータであることを
示している場合、メッセージ変換手段７はプロセッサ２
に対して割込み信号１０１を発生させる。プロセッサ２
からメモリ３に対するデータの書込み読出し要求はプロ
セッサインタフェース４に供給され、プロセッサインタ
フェース４はスケジューラ１の許可を得た後にメモリ３
に対してデータの書込み読出しを行う。
ソフトウェアに対して受け渡すべきデータであることを
示している場合、メッセージ変換手段７はプロセッサ２
に対して割込み信号１０１を発生させる。プロセッサ２
からメモリ３に対するデータの書込み読出し要求はプロ
セッサインタフェース４に供給され、プロセッサインタ
フェース４はスケジューラ１の許可を得た後にメモリ３
に対してデータの書込み読出しを行う。
【００２８】通信インタフェース８−１，８−２からプ
ロセッサ２に接続されたメモリ３を介してデータを転送
する処理とプロセッサ２がメモリ３に対してデータを書
込み読出しする処理とに対し、スケジューラ１はメモリ
３に対するアクセスをプロセッサ２に対して許可する割
合及び通信インタフェース８−１，８−２に対して許可
する割合の設定値を保持し、この設定値にしたがってプ
ロセッサインタフェース４とバスコントローラ６とにメ
モリ３へのアクセス許可を与える。
ロセッサ２に接続されたメモリ３を介してデータを転送
する処理とプロセッサ２がメモリ３に対してデータを書
込み読出しする処理とに対し、スケジューラ１はメモリ
３に対するアクセスをプロセッサ２に対して許可する割
合及び通信インタフェース８−１，８−２に対して許可
する割合の設定値を保持し、この設定値にしたがってプ
ロセッサインタフェース４とバスコントローラ６とにメ
モリ３へのアクセス許可を与える。
【００２９】上述したように、プロセッサ２のメモリ３
に対する書込み読出しの処理によるデータ転送への影響
と、データ転送によるプロセッサ２のメモリ３への書込
み読出しへの影響を防止している。かくして、上記の処
理が実行される。
に対する書込み読出しの処理によるデータ転送への影響
と、データ転送によるプロセッサ２のメモリ３への書込
み読出しへの影響を防止している。かくして、上記の処
理が実行される。
【００３０】図２は図１のスケジューラ１によるアクセ
ス許可の処理動作例を示すシーケンスチャートである。
図２において、スケジューラ１は一定時間のスケジュー
ル周期を８等分し、スケジュール周期の二分の一をプロ
セッサ２からメモリ３へのアクセスに割当て、八分の一
づつを各々四個の通信インタフェース８−１〜８−４
（通信インタフェース８−３，８−４は図示せず）に割
当て、メモリ３へのアクセス許可を与えている。
ス許可の処理動作例を示すシーケンスチャートである。
図２において、スケジューラ１は一定時間のスケジュー
ル周期を８等分し、スケジュール周期の二分の一をプロ
セッサ２からメモリ３へのアクセスに割当て、八分の一
づつを各々四個の通信インタフェース８−１〜８−４
（通信インタフェース８−３，８−４は図示せず）に割
当て、メモリ３へのアクセス許可を与えている。
【００３１】上記のようにして、プロセッサ２のメモリ
３に対する書込み読出し処理とメモリ３を介した通信イ
ンタフェース８−１〜８−４間のデータ転送処理とに対
する相互の影響を防止している。
３に対する書込み読出し処理とメモリ３を介した通信イ
ンタフェース８−１〜８−４間のデータ転送処理とに対
する相互の影響を防止している。
【００３２】尚、本発明の一実施例ではプロセッサ２及
び通信インタフェース８−１〜８−４に対するメモリ３
へのアクセスの許可をより細かくスケジューリングする
こともできる。例えば、メモリ３へのアクセスを等間隔
に許可するのではなく、スケジュール周期内のアクセス
時間の総和で管理したり、プロセッサ２に対して許可さ
れている期間においてもプロセッサ２からの要求のない
場合に通信インタフェース８−１〜８−４に対して許可
することもできる。
び通信インタフェース８−１〜８−４に対するメモリ３
へのアクセスの許可をより細かくスケジューリングする
こともできる。例えば、メモリ３へのアクセスを等間隔
に許可するのではなく、スケジュール周期内のアクセス
時間の総和で管理したり、プロセッサ２に対して許可さ
れている期間においてもプロセッサ２からの要求のない
場合に通信インタフェース８−１〜８−４に対して許可
することもできる。
【００３３】図３は図１のバスコントローラ６からメッ
セージ変換手段７への受信完了通知１０２のフォーマッ
ト例を示す図である。図３において、受信完了通知１０
２は通信インタフェース８−１，８−２を特定するイン
デックスと、データを書込んだメモリ３の先頭アドレス
と、データ長とからなっている。
セージ変換手段７への受信完了通知１０２のフォーマッ
ト例を示す図である。図３において、受信完了通知１０
２は通信インタフェース８−１，８−２を特定するイン
デックスと、データを書込んだメモリ３の先頭アドレス
と、データ長とからなっている。
【００３４】図４は図１のメッセージ変換手段７からバ
スコントローラ６への送信要求通知１０３のフォーマッ
ト例を示す図である。図４において、送信要求通知１０
３はデータを送信する通信インタフェース８−１，８−
２を特定するインデックスと、メモリ３上の送信すべき
データの先頭アドレスと、データ長とからなっている。
スコントローラ６への送信要求通知１０３のフォーマッ
ト例を示す図である。図４において、送信要求通知１０
３はデータを送信する通信インタフェース８−１，８−
２を特定するインデックスと、メモリ３上の送信すべき
データの先頭アドレスと、データ長とからなっている。
【００３５】データをメモリ３に書込み終わった通信イ
ンタフェース８−１，８−２はデータの転送元を特定す
るインデックスと、データを書込んだメモリ３の書込み
領域の先頭アドレスと、書込んだデータの長さとをメッ
セージ変換手段７に通知する。
ンタフェース８−１，８−２はデータの転送元を特定す
るインデックスと、データを書込んだメモリ３の書込み
領域の先頭アドレスと、書込んだデータの長さとをメッ
セージ変換手段７に通知する。
【００３６】メッセージ変換手段７はデータの転送元の
インデックスから転送先のインデックスを得る転送テー
ブル（図示せず）を持ち、受信完了通知１０２の転送元
のインデックスから転送先のインデックスを求める。
インデックスから転送先のインデックスを得る転送テー
ブル（図示せず）を持ち、受信完了通知１０２の転送元
のインデックスから転送先のインデックスを求める。
【００３７】メッセージ変換手段７はデータが他の通信
インタフェース８−２，８−１に転送すべきデータであ
る場合に、受信完了通知１０２の転送元のインデックス
を転送先のインデックスに書換えることによって送信要
求通知１０３を生成し、データを送信すべき通信インタ
フェース８−２，８−１に送付する。
インタフェース８−２，８−１に転送すべきデータであ
る場合に、受信完了通知１０２の転送元のインデックス
を転送先のインデックスに書換えることによって送信要
求通知１０３を生成し、データを送信すべき通信インタ
フェース８−２，８−１に送付する。
【００３８】送信要求を受取った通信インタフェース８
−２，８−１はメモリ３のデータの先頭アドレスからデ
ータを指定された長さだけ読出して送信する。データの
転送先が通信インタフェースでなく、プロセッサ２上の
ソフトウェアであった場合、メッセージ変換手段７はプ
ロセッサ２に対して割込み信号１０１を発生して通知す
る。
−２，８−１はメモリ３のデータの先頭アドレスからデ
ータを指定された長さだけ読出して送信する。データの
転送先が通信インタフェースでなく、プロセッサ２上の
ソフトウェアであった場合、メッセージ変換手段７はプ
ロセッサ２に対して割込み信号１０１を発生して通知す
る。
【００３９】図５は図１の通信インタフェース８−１，
８−２の処理動作を示すフローチャートであり、図６は
図１のメッセージ変換手段７の処理動作を示すフローチ
ャートであり、図７は図１のスケジューラ１の処理動作
を示すフローチャートである。これら図１〜図７を参照
して本発明の一実施例による機能拡張システムのデータ
転送動作について説明する。
８−２の処理動作を示すフローチャートであり、図６は
図１のメッセージ変換手段７の処理動作を示すフローチ
ャートであり、図７は図１のスケジューラ１の処理動作
を示すフローチャートである。これら図１〜図７を参照
して本発明の一実施例による機能拡張システムのデータ
転送動作について説明する。
【００４０】通信インタフェース８−１はデータを受信
すると（図５ステップＳ１）、そのデータをバス１００
を介してバスコントローラ６に供給する（図５ステップ
Ｓ２）。バスコントローラ６はスケジューラ１の許可を
得て、メモリコントローラ５を介してデータをメモリ３
に書込む。通信インタフェース８−１はデータを受信し
終わると（図５ステップＳ３）、受信完了通知１０２を
メッセージ変換手段７に送付する（図５ステップＳ
４）。
すると（図５ステップＳ１）、そのデータをバス１００
を介してバスコントローラ６に供給する（図５ステップ
Ｓ２）。バスコントローラ６はスケジューラ１の許可を
得て、メモリコントローラ５を介してデータをメモリ３
に書込む。通信インタフェース８−１はデータを受信し
終わると（図５ステップＳ３）、受信完了通知１０２を
メッセージ変換手段７に送付する（図５ステップＳ
４）。
【００４１】メッセージ変換手段７は通信インタフェー
ス８−１からバス１００及びバスコントローラ６を介し
て受信完了通知１０２を受信すると（図６ステップＳ１
１）、その受信完了通知１０２を調べ（図６ステップＳ
１２）、他の通信インタフェース８−２に転送すべきデ
ータである場合（図６ステップＳ１３）、受信完了通知
１０２から送信要求通知１０３を生成してデータを送信
すべき通信インタフェース８−２に送付する（図６ステ
ップＳ１４）。
ス８−１からバス１００及びバスコントローラ６を介し
て受信完了通知１０２を受信すると（図６ステップＳ１
１）、その受信完了通知１０２を調べ（図６ステップＳ
１２）、他の通信インタフェース８−２に転送すべきデ
ータである場合（図６ステップＳ１３）、受信完了通知
１０２から送信要求通知１０３を生成してデータを送信
すべき通信インタフェース８−２に送付する（図６ステ
ップＳ１４）。
【００４２】通信インタフェース８−２はメッセージ変
換手段７からバス１００及びバスコントローラ６を介し
て送信要求通知１０３を受取ると（図５ステップＳ
５）、バスコントローラ６に対してデータ読出し要求を
行う（図５ステップＳ６）。バスコントローラ６はスケ
ジューラ１の許可を得て、メモリコントローラ５を介し
てメモリ３からデータを読出し、バス１００を介して通
信インタフェース８−２に供給する。通信インタフェー
ス８−２はバスコントローラ６からのデータを受信する
（図５ステップＳ７，Ｓ８）。
換手段７からバス１００及びバスコントローラ６を介し
て送信要求通知１０３を受取ると（図５ステップＳ
５）、バスコントローラ６に対してデータ読出し要求を
行う（図５ステップＳ６）。バスコントローラ６はスケ
ジューラ１の許可を得て、メモリコントローラ５を介し
てメモリ３からデータを読出し、バス１００を介して通
信インタフェース８−２に供給する。通信インタフェー
ス８−２はバスコントローラ６からのデータを受信する
（図５ステップＳ７，Ｓ８）。
【００４３】一方、メッセージ変換手段７は受信完了通
知１０２が、受信したデータがソフトウェアに対して受
け渡すべきデータであることを示している場合（図６ス
テップＳ１５）、プロセッサ２に対して割込み信号１０
１を発生させる（図６ステップＳ１６）。プロセッサ２
からメモリ３に対するデータの書込み読出し要求はプロ
セッサインタフェース４に供給され、プロセッサインタ
フェース４はスケジューラ１の許可を得た後にメモリ３
に対してデータの書込み読出しを行う。
知１０２が、受信したデータがソフトウェアに対して受
け渡すべきデータであることを示している場合（図６ス
テップＳ１５）、プロセッサ２に対して割込み信号１０
１を発生させる（図６ステップＳ１６）。プロセッサ２
からメモリ３に対するデータの書込み読出し要求はプロ
セッサインタフェース４に供給され、プロセッサインタ
フェース４はスケジューラ１の許可を得た後にメモリ３
に対してデータの書込み読出しを行う。
【００４４】ここで、スケジューラ１はプロセッサ２か
らメモリ３へのアクセスまたは通信インタフェース８−
１，８−２からメモリ３へのアクセスが入力されると
（図７ステップＳ２１）、そのアクセス元の設定値を図
示せぬテーブルから読出し（図７ステップＳ２２）、そ
のアクセス元からのアクセスタイミングが予め割当てら
れたタイミングかどうかを判定する（図７ステップＳ２
３）。
らメモリ３へのアクセスまたは通信インタフェース８−
１，８−２からメモリ３へのアクセスが入力されると
（図７ステップＳ２１）、そのアクセス元の設定値を図
示せぬテーブルから読出し（図７ステップＳ２２）、そ
のアクセス元からのアクセスタイミングが予め割当てら
れたタイミングかどうかを判定する（図７ステップＳ２
３）。
【００４５】スケジューラ１はアクセス元からのアクセ
スタイミングが予め割当てられたタイミングであると判
定すると、アクセス許可を発行する（図７ステップＳ２
４）。また、スケジューラ１はアクセス元からのアクセ
スタイミングが予め割当てられたタイミングでないと判
定すると、アクセス不許可を発行する（図７ステップＳ
２５）。
スタイミングが予め割当てられたタイミングであると判
定すると、アクセス許可を発行する（図７ステップＳ２
４）。また、スケジューラ１はアクセス元からのアクセ
スタイミングが予め割当てられたタイミングでないと判
定すると、アクセス不許可を発行する（図７ステップＳ
２５）。
【００４６】上述した処理を行うことで、プロセッサ２
のメモリ３に対する書込み読出しの処理によるデータ転
送への影響と、データ転送によるプロセッサ２のメモリ
３への書込み読出しへの影響を防止することができる。
のメモリ３に対する書込み読出しの処理によるデータ転
送への影響と、データ転送によるプロセッサ２のメモリ
３への書込み読出しへの影響を防止することができる。
【００４７】図８は本発明の他の実施例による機能拡張
システムのスケジューラの処理動作を示すフローチャー
トである。この図８を参照して本発明の他の実施例によ
る機能拡張システムのスケジューラによるアクセス許可
動作について説明する。尚、本発明の他の実施例による
機能拡張システムはスケジューラの処理が異なる以外は
図１〜図６に示す本発明の一実施例による機能拡張シス
テムの構成及び動作と同様であるので、以下、図１のシ
ステムを用いて説明する。
システムのスケジューラの処理動作を示すフローチャー
トである。この図８を参照して本発明の他の実施例によ
る機能拡張システムのスケジューラによるアクセス許可
動作について説明する。尚、本発明の他の実施例による
機能拡張システムはスケジューラの処理が異なる以外は
図１〜図６に示す本発明の一実施例による機能拡張シス
テムの構成及び動作と同様であるので、以下、図１のシ
ステムを用いて説明する。
【００４８】スケジューラ１は通信インタフェース８−
１，８−２からプロセッサ２に接続されたメモリ３を介
してデータを転送する処理とプロセッサ２がメモリ３に
対してデータを書込み読出しする処理とに対し、メモリ
３に対するアクセスをプロセッサ２に対して許可する割
合及び通信インタフェース８−１，８−２に対して許可
する割合の設定値を図示せぬテーブルに保持している。
１，８−２からプロセッサ２に接続されたメモリ３を介
してデータを転送する処理とプロセッサ２がメモリ３に
対してデータを書込み読出しする処理とに対し、メモリ
３に対するアクセスをプロセッサ２に対して許可する割
合及び通信インタフェース８−１，８−２に対して許可
する割合の設定値を図示せぬテーブルに保持している。
【００４９】よって、スケジューラ１はプロセッサ２か
らメモリ３へのアクセスまたは通信インタフェース８−
１，８−２からメモリ３へのアクセスが入力されると
（図８ステップＳ３１）、そのアクセス元の設定値をテ
ーブルから読出し（図８ステップＳ３２）、そのアクセ
ス元からのアクセス回数が設定値未満かどうかを判定す
る（図８ステップＳ３３）。
らメモリ３へのアクセスまたは通信インタフェース８−
１，８−２からメモリ３へのアクセスが入力されると
（図８ステップＳ３１）、そのアクセス元の設定値をテ
ーブルから読出し（図８ステップＳ３２）、そのアクセ
ス元からのアクセス回数が設定値未満かどうかを判定す
る（図８ステップＳ３３）。
【００５０】スケジューラ１はアクセス元からのアクセ
ス回数が設定値未満であると判定すると、アクセス許可
を発行する（図８ステップＳ３４）。また、スケジュー
ラ１はアクセス元からのアクセス回数が設定値以上であ
ると判定すると、アクセス不許可を発行する（図８ステ
ップＳ３５）。
ス回数が設定値未満であると判定すると、アクセス許可
を発行する（図８ステップＳ３４）。また、スケジュー
ラ１はアクセス元からのアクセス回数が設定値以上であ
ると判定すると、アクセス不許可を発行する（図８ステ
ップＳ３５）。
【００５１】図９は本発明の別の実施例による機能拡張
システムの構成を示すブロック図である。図９におい
て、本発明の別の実施例による機能拡張システムは既存
の通信インタフェース１１−１，１１−２をＰＣＩ（Ｐ
ｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒ
ｃｏｎｎｅｃｔ）バス１１０で接続し、バスコントロー
ラ６とメッセージ変換手段７との間に送信要求通知変換
手段９及び受信完了通知変換手段１０とを設けた以外は
図１に示す本発明の一実施例による機能拡張システムと
同様の構成となっており、同一構成要素には同一符号を
付してある。また、同一構成要素の動作は本発明の一実
施例の動作と同様である。
システムの構成を示すブロック図である。図９におい
て、本発明の別の実施例による機能拡張システムは既存
の通信インタフェース１１−１，１１−２をＰＣＩ（Ｐ
ｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒ
ｃｏｎｎｅｃｔ）バス１１０で接続し、バスコントロー
ラ６とメッセージ変換手段７との間に送信要求通知変換
手段９及び受信完了通知変換手段１０とを設けた以外は
図１に示す本発明の一実施例による機能拡張システムと
同様の構成となっており、同一構成要素には同一符号を
付してある。また、同一構成要素の動作は本発明の一実
施例の動作と同様である。
【００５２】既存の通信インタフェース１１−１，１１
−２はデータをメモリ３に書込み終わると、独自の受信
完了通知１１１を送付するため、受信完了通知変換手段
１０はその受信完了通知１１１を上記の受信完了通知１
０２に変換する。その場合、受信完了通知変換手段１０
は少なくとも独自の受信完了通知１１１のアドレス情報
とデータ長とを上記の受信完了通知１０２のメモリ３の
先頭アドレスとデータ長とに変換し、既存の通信インタ
フェース１１−１，１１−２を特定するインデックスを
追加する。
−２はデータをメモリ３に書込み終わると、独自の受信
完了通知１１１を送付するため、受信完了通知変換手段
１０はその受信完了通知１１１を上記の受信完了通知１
０２に変換する。その場合、受信完了通知変換手段１０
は少なくとも独自の受信完了通知１１１のアドレス情報
とデータ長とを上記の受信完了通知１０２のメモリ３の
先頭アドレスとデータ長とに変換し、既存の通信インタ
フェース１１−１，１１−２を特定するインデックスを
追加する。
【００５３】また、既存の通信インタフェース１１−
１，１１−２はデータを送信するために独自の送信要求
通知１１２を必要とするため、送信要求通知変換手段９
はメッセージ変換手段７からの送信要求通知１０３を独
自の送信要求通知１１２に変換する。その場合、送信要
求通知変換手段９は少なくともメッセージ変換手段７か
らの送信要求通知１０３から既存の通信インタフェース
１１−１，１１−２を特定するインデックスを削除し、
送信要求通知１０３のメモリ３の先頭アドレスとデータ
長とを独自の送信要求通知１１２のアドレス情報とデー
タ長とに変換する。
１，１１−２はデータを送信するために独自の送信要求
通知１１２を必要とするため、送信要求通知変換手段９
はメッセージ変換手段７からの送信要求通知１０３を独
自の送信要求通知１１２に変換する。その場合、送信要
求通知変換手段９は少なくともメッセージ変換手段７か
らの送信要求通知１０３から既存の通信インタフェース
１１−１，１１−２を特定するインデックスを削除し、
送信要求通知１０３のメモリ３の先頭アドレスとデータ
長とを独自の送信要求通知１１２のアドレス情報とデー
タ長とに変換する。
【００５４】上記のように、本実施例では既存の通信イ
ンタフェース１１−１，１１−２毎に受信完了通知変換
手段１０と送信要求通知変換手段９とを持つことによっ
て、既存の通信インタフェース１１−１，１１−２をＰ
ＣＩバス１１０で接続したシステムにおいて上述した本
発明の一実施例及び他の実施例と同じ効果を得ることが
できる。尚、上記の例ではＰＣＩバスについて述べた
が、ＳＣＳＩ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓ
ｔｅｍ Ｉｎｔｅｒｆａｃｅ）バスやＩＤＥ（Ｉｎｔｅ
ｒｌｌｉｇｅｎｔ Ｄｅｖｉｃｅ Ｅｌｅｃｔｒｏｎｉ
ｃｓ）バス等にも適用可能である。
ンタフェース１１−１，１１−２毎に受信完了通知変換
手段１０と送信要求通知変換手段９とを持つことによっ
て、既存の通信インタフェース１１−１，１１−２をＰ
ＣＩバス１１０で接続したシステムにおいて上述した本
発明の一実施例及び他の実施例と同じ効果を得ることが
できる。尚、上記の例ではＰＣＩバスについて述べた
が、ＳＣＳＩ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓ
ｔｅｍ Ｉｎｔｅｒｆａｃｅ）バスやＩＤＥ（Ｉｎｔｅ
ｒｌｌｉｇｅｎｔ Ｄｅｖｉｃｅ Ｅｌｅｃｔｒｏｎｉ
ｃｓ）バス等にも適用可能である。
【００５５】図１０は本発明のさらに別の実施例による
機能拡張システムの構成を示すブロック図である。図１
０において、本発明のさらに別の実施例による機能拡張
システムは蓄積媒体１２と通信インタフェース８とをバ
ス１００で接続するようにした以外は図１に示す本発明
の一実施例による機能拡張システムと同様の構成となっ
ており、同一構成要素には同一符号を付してある。ま
た、同一構成要素の動作は本発明の一実施例の動作と同
様である。
機能拡張システムの構成を示すブロック図である。図１
０において、本発明のさらに別の実施例による機能拡張
システムは蓄積媒体１２と通信インタフェース８とをバ
ス１００で接続するようにした以外は図１に示す本発明
の一実施例による機能拡張システムと同様の構成となっ
ており、同一構成要素には同一符号を付してある。ま
た、同一構成要素の動作は本発明の一実施例の動作と同
様である。
【００５６】この場合、蓄積媒体１２がメモリ３に対す
るデータの書込み読出しについて通信インタフェース８
と同様の処理を行うことによって、蓄積媒体１２から通
信インタフェース８へのデータ転送、あるいは通信イン
タフェース８から蓄積媒体１２へのデータ転送をソフト
ウェアによるデータ転送処理を伴うことなく行うことが
できる。
るデータの書込み読出しについて通信インタフェース８
と同様の処理を行うことによって、蓄積媒体１２から通
信インタフェース８へのデータ転送、あるいは通信イン
タフェース８から蓄積媒体１２へのデータ転送をソフト
ウェアによるデータ転送処理を伴うことなく行うことが
できる。
【００５７】このように、バス１００に接続された通信
インタフェース８，８−１，８−２または既存の通信イ
ンタフェース１１−１，１１−２、あるいは蓄積媒体１
２がプロセッサ２に接続されたメモリ３を介してデータ
を転送するシステムにおいて、スケジューラ１によりプ
ロセッサ２及び通信インタフェース８，８−１，８−２
または既存の通信インタフェース１１−１，１１−２、
あるいは蓄積媒体１２からのメモリ３に対するアクセス
を管理することで、プロセッサ２からメモリ３に対する
アクセスが増加した場合もデータ転送に影響を与えるこ
とはなく、またデータ転送が増加した場合にもプロセッ
サ２からメモリ３に対するアクセスが制限されることは
ない。
インタフェース８，８−１，８−２または既存の通信イ
ンタフェース１１−１，１１−２、あるいは蓄積媒体１
２がプロセッサ２に接続されたメモリ３を介してデータ
を転送するシステムにおいて、スケジューラ１によりプ
ロセッサ２及び通信インタフェース８，８−１，８−２
または既存の通信インタフェース１１−１，１１−２、
あるいは蓄積媒体１２からのメモリ３に対するアクセス
を管理することで、プロセッサ２からメモリ３に対する
アクセスが増加した場合もデータ転送に影響を与えるこ
とはなく、またデータ転送が増加した場合にもプロセッ
サ２からメモリ３に対するアクセスが制限されることは
ない。
【００５８】また、通信インタフェース８，８−１，８
−２または既存の通信インタフェース１１−１，１１−
２、あるいは蓄積媒体１２各々の間でデータを転送する
場合に、複数の通信インタフェース８，８−１，８−２
または既存の通信インタフェース１１−１，１１−２、
あるいは蓄積媒体１２各々がデータをメモリ３に書込み
終わった際に送付する受信完了通知１０２をメッセージ
変換手段７が送信要求通知１０３に変換して送信すべき
通信インタフェース８，８−１，８−２または既存の通
信インタフェース１１−１，１１−２、あるいは蓄積媒
体１２各々に送付することによって、データの受信と送
信とに伴う割込みでプロセッサ２の動作を停止すること
がないため、プロセッサ２の処理能力がデータ転送によ
って影響されることがない。
−２または既存の通信インタフェース１１−１，１１−
２、あるいは蓄積媒体１２各々の間でデータを転送する
場合に、複数の通信インタフェース８，８−１，８−２
または既存の通信インタフェース１１−１，１１−２、
あるいは蓄積媒体１２各々がデータをメモリ３に書込み
終わった際に送付する受信完了通知１０２をメッセージ
変換手段７が送信要求通知１０３に変換して送信すべき
通信インタフェース８，８−１，８−２または既存の通
信インタフェース１１−１，１１−２、あるいは蓄積媒
体１２各々に送付することによって、データの受信と送
信とに伴う割込みでプロセッサ２の動作を停止すること
がないため、プロセッサ２の処理能力がデータ転送によ
って影響されることがない。
【００５９】さらに、ソフトウェアに受け渡すべきデー
タに関してはメッセージ変換手段７が受信完了通知１０
２からプロセッサ２に対する割込みを発生させることに
よって、従来通り転送することができる。よって、デー
タ転送によるソフトウェアの処理に対する影響を軽減す
ることができる。
タに関してはメッセージ変換手段７が受信完了通知１０
２からプロセッサ２に対する割込みを発生させることに
よって、従来通り転送することができる。よって、デー
タ転送によるソフトウェアの処理に対する影響を軽減す
ることができる。
【００６０】尚、本発明は情報処理システムや通信制御
システム等に適用することが可能であるが、通信制御シ
ステムに適用した場合には送受信されるデータを一時記
憶するためのバッファをメモリと一体化させることも可
能である。
システム等に適用することが可能であるが、通信制御シ
ステムに適用した場合には送受信されるデータを一時記
憶するためのバッファをメモリと一体化させることも可
能である。
【００６１】
【発明の効果】以上説明したように本発明によれば、少
なくともシステムの機能を拡張するための複数の通信イ
ンタフェースが相互にバスに接続され、複数の通信イン
タフェースがプロセッサに接続されたメモリを介して相
互にデータを転送する機能拡張システムにおいて、プロ
セッサ及び複数の通信インタフェース各々からのメモリ
へのアクセスを管理するスケジューラ手段と、複数の通
信インタフェース各々のデータ受信の終了を示す受信完
了通知から当該データが他の通信インタフェースへ転送
すべきデータであると判定した時に送信要求通知を生成
して他の通信インタフェースに送付するメッセージ変換
手段とを設け、他の通信インタフェースが送信要求通知
の受信時にメモリから当該データを読出すことによっ
て、データ転送によるソフトウェアの処理に対する影響
を軽減することができるという効果がある。
なくともシステムの機能を拡張するための複数の通信イ
ンタフェースが相互にバスに接続され、複数の通信イン
タフェースがプロセッサに接続されたメモリを介して相
互にデータを転送する機能拡張システムにおいて、プロ
セッサ及び複数の通信インタフェース各々からのメモリ
へのアクセスを管理するスケジューラ手段と、複数の通
信インタフェース各々のデータ受信の終了を示す受信完
了通知から当該データが他の通信インタフェースへ転送
すべきデータであると判定した時に送信要求通知を生成
して他の通信インタフェースに送付するメッセージ変換
手段とを設け、他の通信インタフェースが送信要求通知
の受信時にメモリから当該データを読出すことによっ
て、データ転送によるソフトウェアの処理に対する影響
を軽減することができるという効果がある。
【図１】本発明の一実施例による機能拡張システムの構
成を示すブロック図である。
成を示すブロック図である。
【図２】図１のスケジューラによるアクセス許可の処理
動作例を示すシーケンスチャートである。
動作例を示すシーケンスチャートである。
【図３】図１のバスコントローラからメッセージ変換手
段への受信完了通知のフォーマット例を示す図である。
段への受信完了通知のフォーマット例を示す図である。
【図４】図１のメッセージ変換手段からバスコントロー
ラへの送信要求通知のフォーマット例を示す図である。
ラへの送信要求通知のフォーマット例を示す図である。
【図５】図１の通信インタフェースの処理動作を示すフ
ローチャートである。
ローチャートである。
【図６】図１のメッセージ変換手段の処理動作を示すフ
ローチャートである。
ローチャートである。
【図７】図１のスケジューラの処理動作を示すフローチ
ャートである。
ャートである。
【図８】本発明の他の実施例による機能拡張システムの
スケジューラの処理動作を示すフローチャートである。
スケジューラの処理動作を示すフローチャートである。
【図９】本発明の別の実施例による機能拡張システムの
構成を示すブロック図である。
構成を示すブロック図である。
【図１０】本発明のさらに別の実施例による機能拡張シ
ステムの構成を示すブロック図である。
ステムの構成を示すブロック図である。
【図１１】従来例による機能拡張システムの構成を示す
ブロック図である。
ブロック図である。
１ スケジューラ ２ プロセッサ ３ メモリ ４ プロセッサインタフェース ５ メモリコントローラ ６ バスコントローラ ７ メッセージ変換手段 ８，８−１，８−２ 通信インタフェース ９ 送信要求通知変換手段 １０ 受信完了通知変換手段 １１−１，１１−２ 既存の通信インタフェース １２ 蓄積媒体 １００ バス １１０ ＰＣＩバス
Claims (12)
- 【請求項１】 少なくともシステムの機能を拡張するた
めの複数の通信インタフェースが相互にバスに接続さ
れ、前記複数の通信インタフェースがプロセッサに接続
されたメモリを介して相互にデータを転送する機能拡張
システムであって、前記プロセッサ及び前記複数の通信
インタフェース各々からの前記メモリへのアクセスを管
理するスケジューラ手段と、前記複数の通信インタフェ
ース各々のデータ受信の終了を示す受信完了通知から当
該データが他の通信インタフェースへ転送すべきデータ
であると判定した時に送信要求通知を生成して前記他の
通信インタフェースに送付するメッセージ変換手段とを
有し、前記他の通信インタフェースが前記送信要求通知
の受信時に前記メモリから当該データを読出すよう構成
したを特徴とする機能拡張システム。 - 【請求項２】 前記メッセージ変換手段は、前記受信完
了通知から前記データが前記プロセッサで実行されるソ
フトウェアで処理すべきデータであると判定した時に前
記プロセッサに対する割込みを発生するよう構成したこ
とを特徴とする請求項１記載の機能拡張システム。 - 【請求項３】 前記通信インタフェースは、受信データ
を前記メモリに書込んだ後に前記受信完了通知を送信す
るよう構成したことを特徴とする請求項１または請求項
２記載の機能拡張システム。 - 【請求項４】 前記スケジューラ手段は、前記複数の通
信インタフェース及び前記プロセッサ各々から前記メモ
リへのアクセスを前記複数の通信インタフェース及び前
記プロセッサ各々毎に予め割当てたスケジュールに基づ
いて前記プロセッサ及び前記複数の通信インタフェース
各々からの前記メモリへのアクセスを管理するよう構成
したことを特徴とする請求項１から請求項３のいずれか
記載の機能拡張システム。 - 【請求項５】 前記スケジューラ手段は、前記複数の通
信インタフェース及び前記プロセッサ各々から前記メモ
リへのアクセスを前記複数の通信インタフェース及び前
記プロセッサ各々毎に予め設定された設定値に基づいて
前記プロセッサ及び前記複数の通信インタフェース各々
からの前記メモリへのアクセスを管理するよう構成した
ことを特徴とする請求項１から請求項３のいずれか記載
の機能拡張システム。 - 【請求項６】 前記複数の通信インタフェースのうちの
少なくとも一つとデータを蓄積する蓄積媒体とを前記バ
スに接続し、当該通信インタフェースと前記蓄積媒体と
が前記メモリを介して相互にデータを転送するよう構成
したことを特徴とする請求項１から請求項５のいずれか
記載の機能拡張システム。 - 【請求項７】 少なくともシステムの機能を拡張するた
めの複数の通信インタフェースが相互にバスに接続さ
れ、前記複数の通信インタフェースがプロセッサに接続
されたメモリを介して相互にデータを転送する機能拡張
システムのデータ転送方法であって、前記プロセッサ及
び前記複数の通信インタフェース各々からの前記メモリ
へのアクセスを管理するステップと、前記複数の通信イ
ンタフェース各々のデータ受信の終了を示す受信完了通
知から当該データが他の通信インタフェースへ転送すべ
きデータであると判定した時に送信要求通知を生成して
前記他の通信インタフェースに送付するステップとを有
し、前記他の通信インタフェースが前記送信要求通知の
受信時に前記メモリから当該データを読出すようにした
を特徴とするデータ転送方法。 - 【請求項８】 前記送信要求通知を生成して前記他の通
信インタフェースに送付するステップは、前記受信完了
通知から前記データが前記プロセッサで実行されるソフ
トウェアで処理すべきデータであると判定した時に前記
プロセッサに対する割込みを発生するようにしたことを
特徴とする請求項７記載のデータ転送方法。 - 【請求項９】 前記通信インタフェースが受信データを
前記メモリに書込んだ後に前記受信完了通知を送信する
ようにしたことを特徴とする請求項７または請求項８記
載のデータ転送方法。 - 【請求項１０】 前記メモリへのアクセスを管理するス
テップは、前記複数の通信インタフェース及び前記プロ
セッサ各々から前記メモリへのアクセスを前記複数の通
信インタフェース及び前記プロセッサ各々毎に予め割当
てたスケジュールに基づいて前記プロセッサ及び前記複
数の通信インタフェース各々からの前記メモリへのアク
セスを管理するようにしたことを特徴とする請求項７か
ら請求項９のいずれか記載のデータ転送方法。 - 【請求項１１】 前記メモリへのアクセスを管理するス
テップは、前記複数の通信インタフェース及び前記プロ
セッサ各々から前記メモリへのアクセスを前記複数の通
信インタフェース及び前記プロセッサ各々毎に予め設定
された設定値に基づいて前記プロセッサ及び前記複数の
通信インタフェース各々からの前記メモリへのアクセス
を管理するようにしたことを特徴とする請求項７から請
求項９のいずれか記載のデータ転送方法。 - 【請求項１２】 前記複数の通信インタフェースのうち
の少なくとも一つとデータを蓄積する蓄積媒体とを前記
バスに接続し、当該通信インタフェースと前記蓄積媒体
とが前記メモリを介して相互にデータを転送するように
したことを特徴とする請求項７から請求項１１のいずれ
か記載のデータ転送方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11300499A JP3356110B2 (ja) | 1999-04-21 | 1999-04-21 | 機能拡張システム及びそれに用いるデータ転送方法 |
| US09/553,477 US6681260B1 (en) | 1999-04-21 | 2000-04-20 | Data transfer method in function expansion system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11300499A JP3356110B2 (ja) | 1999-04-21 | 1999-04-21 | 機能拡張システム及びそれに用いるデータ転送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000305878A true JP2000305878A (ja) | 2000-11-02 |
| JP3356110B2 JP3356110B2 (ja) | 2002-12-09 |
Family
ID=14601040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11300499A Expired - Fee Related JP3356110B2 (ja) | 1999-04-21 | 1999-04-21 | 機能拡張システム及びそれに用いるデータ転送方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6681260B1 (ja) |
| JP (1) | JP3356110B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013258497A (ja) * | 2012-06-11 | 2013-12-26 | Fujitsu Ltd | 通信制御装置、及び通信制御方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102056265A (zh) * | 2009-11-10 | 2011-05-11 | 中兴通讯股份有限公司 | 限制mtc设备接入和通信的方法、移动管理单元及网关单元 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0752980B2 (ja) | 1985-06-07 | 1995-06-05 | 松下電器産業株式会社 | 宅内交換制御型ホームバス制御装置 |
| AU1671688A (en) | 1987-06-03 | 1988-12-08 | Honeywell Bull Inc. | Peripheral controller and adapter interface |
| US5247671A (en) | 1990-02-14 | 1993-09-21 | International Business Machines Corporation | Scalable schedules for serial communications controller in data processing systems |
| JP3153221B2 (ja) | 1990-05-08 | 2001-04-03 | 株式会社リコー | カラー画像処理装置 |
| JP3278852B2 (ja) | 1991-01-14 | 2002-04-30 | 株式会社日立製作所 | 通信制御装置 |
| JP3347387B2 (ja) | 1993-03-16 | 2002-11-20 | 株式会社東芝 | Ｌａｎ制御プロセッサ |
| JPH09251437A (ja) | 1996-03-18 | 1997-09-22 | Toshiba Corp | 計算機装置及び連続データサーバ装置 |
| US6226721B1 (en) * | 1998-12-09 | 2001-05-01 | Advanced Micro Devices, Inc. | Method and system for generating and utilizing speculative memory access requests in data processing systems |
| US6167489A (en) * | 1998-12-22 | 2000-12-26 | Unisys Corporation | System and method for bypassing supervisory memory intervention for data transfers between devices having local memories |
| US6393534B1 (en) * | 1999-09-27 | 2002-05-21 | Ati International Srl | Scheduler for avoiding bank conflicts in issuing concurrent requests to main memory |
-
1999
- 1999-04-21 JP JP11300499A patent/JP3356110B2/ja not_active Expired - Fee Related
-
2000
- 2000-04-20 US US09/553,477 patent/US6681260B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013258497A (ja) * | 2012-06-11 | 2013-12-26 | Fujitsu Ltd | 通信制御装置、及び通信制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3356110B2 (ja) | 2002-12-09 |
| US6681260B1 (en) | 2004-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01147647A (ja) | データ処理装置 | |
| US20060236001A1 (en) | Direct memory access controller | |
| JP4097883B2 (ja) | データ転送装置および方法 | |
| JP2001282704A (ja) | データ処理装置及びデータ処理方法とデータ処理システム | |
| JP3356110B2 (ja) | 機能拡張システム及びそれに用いるデータ転送方法 | |
| CN114641764A (zh) | 总线系统及操作总线系统的方法 | |
| JPH11252150A (ja) | ネットワーク接続装置、及びネットワーク接続制御方法 | |
| JP2006285872A (ja) | マルチｃｐｕシステム | |
| JPH0844661A (ja) | 情報処理装置 | |
| US20100153610A1 (en) | Bus arbiter and bus system | |
| JPH11110342A (ja) | バス接続方法及び装置 | |
| JP2724797B2 (ja) | ダイレクト・メモリ・アクセス・システム | |
| JPH01175056A (ja) | プログラム転送方式 | |
| JP3399776B2 (ja) | コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 | |
| JPH07334453A (ja) | メモリアクセスシステム | |
| JP3056169B2 (ja) | データ送受信方式とその方法 | |
| JPH10105488A (ja) | 通信用コントローラ | |
| JP2000322376A (ja) | バスインターフェース変換回路 | |
| JP2885166B2 (ja) | 高速メモリ制御装置 | |
| JP2823625B2 (ja) | データ処理装置 | |
| JPH02293957A (ja) | データ選択転送方式 | |
| KR20080062694A (ko) | 메모리 액세스 제어 장치 및 방법 | |
| JPH02211571A (ja) | 情報処理装置 | |
| JPH02188856A (ja) | メモリアクセス回路 | |
| JPS6341973A (ja) | マルチプロセツサシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071004 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081004 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091004 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |