JP3024345B2 - データリンク方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はマスタ局と対応する複
数のロ−カル局間で、サイクリックに常時データ交信を
行なうデータリンク方法に関するものである。

【０００２】

【従来の技術】制御対象をシーケンス制御するシーケン
ス制御部とサイクリックに交信を行なうデータリンク制
御部とを備えた複数のプログラマブルコントローラをマ
スタ局と対応する複数のロ−カル局とに位置付け、上記
マスタ局及び上記複数のロ−カル局間で、ト−クンパッ
シング方式にて１：１でサイクリックに常時データ交信
を行なうデータリンクが多用されている。

【０００３】図１０は従来のデータリンク装置の構成を
示す説明図である。図において、１〜４は、各々データ
リンクを行うプログラマブルコントローラ（以下、ＰＣ
と言う）である。１は、データリンクをコントロールす
るマスタ局（以下、ＭＰＣ１と言う）と位置付されたＰ
Ｃであり、３及び４は、ＭＰＣ１とそれぞれ１：１でデ
ータリンクを行うローカル局（以下、ＬＰＣ３及びＬＰ
Ｃ４）と位置付されたＰＣである。

【０００４】図１１は、ＰＣ１〜４の概略構成を示す説
明である。図１１において、７は制御対象をシーケンス
制御するシーケンス制御部、８は、他のＰＣとサイクリ
ック交信を行うデータリンク制御部、９はシーケンス制
御部７とデータリンク制御部８との間でサイクリックデ
ータをそれぞれリード／ライトするためのコモンメモリ
である。

【０００５】図１２は、ＭＰＣ１とＬＰＣ３及びＬＰＣ
４との間でサイクリックに交信を行うリンク入出力エリ
ア（マスタ局からローカル局にサイクリックに出力する
データを以下Ｙと言い、ローカル局からマスタ局にサイ
クリックに入力するデータを以下Ｘと言う）のイメージ
を示す説明図である。図１２において、６０はリンク入
出力エリア全体を示し、６１は、マスタ局内のリンク入
出力の割り付け状態を示し、６３及び６４はＬＰＣ３及
びＬＰＣ４それぞれの割り付け状態を示したものであ
る。

【０００６】図１３は、図１２で示したリンク入出力エ
リアの割り付けを実際に実行するためのリンクパラメー
タ７０の構成を示す説明図である。図１３においてＮは
データリンクを行うローカル局数、ＮｏはＬＰＣ３の局
番、ＸａｄｒはＬＰＣ３と交信を行うＸの先頭アドレ
ス、Ｘｓｉｚｅは上記Ｘのデータサイズ、Ｙａｄｒは同
じくＬＰＣ３と交信を行うＹの先頭アドレス、Ｙｓｉｚ
ｅは、上記Ｙのデータサイズを示す。ＬＰＣ４に対する
同様の情報もセットされている。

【０００７】図１４は、サイクリック交信を行うための
伝文のフレーム２１の構造を示す図であり、ハイレベル
データリンク制御手順（ＨＤＬＣ手順）として知られて
いるフレーム構成に準拠している。ここで、Ｆはフラグ
シーケンス、Ａは送信先アドレス、Ｃは制御部（コマン
ド）、Ｉは情報部、ＦＣＳはフレーム検査シーケンスを
各々表す。

【０００８】図１５は、図１３のパラメータに基づきマ
スタ局が出力データを送信するためのフレーム７１の構
成で、Ａは、ローカル局各局を示す送信先アドレス、Ｙ
Ｃは出力（Ｙ）コマンド、ＹＤは出力データを各々表
す。

【０００９】図１６は、図１３のパラメータに基づきロ
ーカル局が入力データを送信するためのフレーム７２の
構成で、Ａは、マスタ局を示す送信先アドレス、ＸＣは
入力（Ｘ）コマンド、ＸＤは入力データを各々表す。

【００１０】次に動作について説明する。図１０に示し
た各ＰＣ１〜４において、通常のデータリンク制御部８
が図１３で示すパラメータをデータリンク前に何等かの
方法で入手する。例えばサイクリック交信前に、パラメ
ータ交信をマスタ局と各ローカル局で行う。各局は、こ
のデータリンクパラメータの情報から各局が行うデータ
リンク範囲をチェックし、以後、この情報に基づきサイ
クリック交信を行えるようにする。

【００１１】次に、ＭＰＣ１のデータリンク制御部８
は、シーケンス制御部７の動作に関係無く、コモンメモ
リ９から出力（Ｙ）データをリードしてＬＰＣ３及びＬ
ＰＣ４に出力し、かつ、ＬＰＣ３及びＬＰＣ４から入力
（Ｘ）データを入力してコモンメモリ９にライトするこ
とで一連のサイクリック交信を行う。また、シーケンス
制御部７は、必要に応じてコモンメモリ９をリード／ラ
イトすることで、サイクリックデータをアクセスする。

【００１２】更に、ＬＰＣ３及びＬＰＣ４のデータリン
ク制御部８は、逆にＭＰＣ１からの出力（Ｙ）データを
入力してコモンメモリ９にライトを行い、コモンメモリ
９から入力（Ｘ）データをリードして、ＭＰＣ１に出力
することで一連のサイクリック交信を行う。ＬＰＣ３及
びＬＰＣ４のシーケンス制御部７は、ＭＰＣ１のシーケ
ンス制御部７と同様の動作を行う。

【００１３】図１７はＭＰＣ１のデータリンク制御部８
における送受信時の処理シーケンスのフロー図を示す。
図において、ＭＰＣ１はサイクリック交信を行うローカ
ル局数をクリアし（Ｓ８０）、ＬＰＣ３に出力（Ｙ）す
るデータをコモンメモリ９からリードして図１５で示す
様なフレーム７１でＬＰＣ３に送信を行い（Ｓ８１）、
ＬＰＣ３からの図１６で示す様なフレーム７２の受信完
了を待ち（Ｓ８２）、受信完了したらＬＰＣ３からの入
力（Ｘ）データをコモンメモリ９にライトする（Ｓ８
３）。次に全ＬＰＣとのサイクリック交信が完了したか
をチェックし（Ｓ８４）、完了未であるから次のＬＰＣ
４をセットする（Ｓ８５）。そして、ステップＳ８１か
らＳ８５を繰り返し、全ＬＰＣとのサイクリック交信が
完了したら、ステップＳ８０に戻り次のサイクルを実行
する。

【００１４】図１８はＬＰＣ３及びＬＰＣ４のデータリ
ンク制御部８における送受信時の処理シーケンスのフロ
ー図を示す。図において、ＬＰＣ３はＭＰＣ１からの図
１５で示す様なフレーム７１の受信を待ち（Ｓ９０）、
受信完了したらＭＰＣ１の出力（Ｙ）データをコモンメ
モリ９にライトする（Ｓ９１）。次に、ＭＰＣ１へ入力
（Ｘ）するデータをコモンメモリ９からリードして図１
６で示す様なフレーム７２でＭＰＣ１へ送信を行い（Ｓ
９２）、ステップＳ９０の処理にもどる。

【００１５】図１９はＭＰＣ１のシーケンス制御部７に
おけるサイクリックデータリード／ライト時の処理シー
ケンスのフロー図を示す。図において、ＭＰＣ１のシー
ケンス制御部７は、まず、出力（Ｙ）データをシーケン
ス処理に基づきコモンメモリ９にライトし（Ｓ４０）、
コモンメモリ９より入力（Ｘ）データをリードしてシー
ケンス処理を行う（Ｓ４１）。

【００１６】図２０はＬＰＣ３及びＬＰＣ４のシーケン
ス制御部７におけるサイクリックデータリード／ライト
時の処理シーケンスのフロー図を示す。図において、Ｌ
ＰＣ３及びＬＰＣ４のシーケンス制御部７はまず入力
（Ｘ）データをシーケンス処理に基づきコモンメモリ９
にライトし（Ｓ４５）、コモンメモリ９より出力（Ｙ）
データをリードしてシーケンス処理を行う（Ｓ４６）。

【００１７】図２１は、サイクリック交信を２重化した
場合の概略構成を示す説明図である。図において、１は
マスタ局（ＭＰＣ１）２は待機マスタ局（ＭＰＣ２）で
ある。３Ａ及び４Ａはローカル局（ＬＰＣ３Ａ及びＬＰ
Ｃ４Ａ）を示す。

【００１８】図２２は、２重化した場合のＰＣのローカ
ル局ＬＰＣ３Ａ及びＬＰＣ４Ａの概略構成を示す説明図
であり、ＬＰＣ３Ａ及び４Ａにおいて、７は図１１と同
様にシーケンスを制御するシーケンス制御部、８はＭＰ
Ｃ１とサイクリック交信を行うデータリンク制御部８Ａ
及びＭＰＣ２とサイクリック交信を行うデータリンク制
御部８Ｂ、９はシーケンス制御部とデータリンク制御部
１及びデータリンク制御部２との間でサイクリックデー
タをそれぞれリード／ライトするためのコモンメモリ９
Ａ及びコモンメモリ９Ｂである。

【００１９】図２１で示す様に、サイクリック交信を２
重化した場合の動作について説明する。図２１で示した
ＭＰＣ１及びＭＰＣ２の動作は図１０に示したものの動
作例と同様であるが、ＬＰＣ３Ａ及びＬＰＣ４Ａでは、
図２２で示す様にデータリンク制御部８Ａ及びデータリ
ンク制御部８Ｂで構成されている。各々のデータリンク
制御部は独立しているため、図１０に示したものの動作
例と同様であるが、シーケンス制御部７では、図２３で
示すようなサイクリックデータリード／ライト時の処理
シーケンスが実施される。

【００２０】まず、入力（Ｘ）データをシーケンス処理
に基づきコモンメモリ９Ａ、コモンメモリ９Ｂにライト
し（Ｓ１００）、次に、データリンク制御部８Ａが正常
か、つまりＭＰＣ１が正常かのチェックを行い（Ｓ１０
１）、正常ならば、データリンク制御部８Ａつまりコモ
ンメモリ９Ａより出力（Ｙ）データをリードしてシーケ
ンス処理を行う（Ｓ１０２）。もしデータリンク制御部
８Ａが異常ならば、データリンク制御部８Ｂが正常か、
つまりＭＰＣ２が、正常かのチェックをおこない（Ｓ１
０３）、正常ならば、データリンク制御部８Ｂつまりコ
モンメモリ９Ｂより出力（Ｙ）データをリードしてシー
ケンス処理を行う（Ｓ１０４）。もし、両データリンク
制御部が８Ａ、８Ｂが異常ならばエラー処理を行う（Ｓ
１０５）。

【００２１】

【発明が解決しようとする課題】従来のＰＣによるデー
タリンクは、以上のように構成されているので、第１に
１データリンク中にマスタ局は、１局のみしか存在でき
ず、また、１サイクルを実現するためにマスタ局は、ロ
ーカル局数分それぞれ別々に転送されるため、交信時間
が長くかかり、更に、２重化システムを実現するために
データリンク制御部が複数枚必要であるなどの問題点が
あった。

【００２２】この発明は、上記のような問題点を解決す
るためになされたもので、マスタ局の局数の制限を無く
し、さらに１サイクルの交信時間を短縮でき、容易に多
重化システムを実現できるデータリンク方法を得ること
を目的とする。

【００２３】

【課題を解決するための手段】第１の発明に係わるデー
タリンク方法は、マスタ局と対応する複数のローカル局
とが、それぞれに設けられたリンク入出力エリアを介し
てデータ交信を行うデータリンクシステムにおいて、デ
ータリンクを行う上記リンク入出力エリアの領域を割付
設定するリンク入出力エリア情報と、マスタ局から各ロ
ーカル局へのデータ交信に用いられる伝文フレーム中に
おける各ローカル局宛のデータ個々の位置を示す相対ア
ドレス情報とを有するリンクパラメータを予め設定する
段階と、マスタ局が、自局の送信するタイミングかチェ
ックし、自局が送信するタイミングであれば、対応する
各ローカル局宛のデータが上記相対アドレス情報に基づ
き区分けされ、一括して格納された伝文フレームを送信
する段階と、各ローカル局が、上記マスタ局から送信さ
れた上記伝文フレームを受信し、上記相対アドレス情報
に基づき、自局宛のデータを取り込む段階とからなるも
のである。

【００２４】第２の発明に係わるデータリンク方法は、
複数のマスタ局と対応する複数のローカル局とが、それ
ぞれに設けられたリンク入出力エリアを介してデータ交
信を行うデータリンクシステムにおいて、データリンク
を行う上記リンク入出力エリアの領域を割付設定するリ
ンク入出力エリア情報と、各ローカル局から対応する複
数のマスタ局へのデータ交信に用いられる伝文フレーム
中における各マスタ局宛のデータ個々の位置を示す相対
アドレス情報とを有するリンクパラメータを予め設定す
る段階と、ローカル局が、自局の送信するタイミングか
チェックし、自局が送信するタイミングであれば、対応
するマスタ局宛のデータが上記相対アドレス情報に基づ
き区分けされ、一括して格納された伝文フレームを送信
する段階と、対応するマスタ局が、上記ローカル局から
送信された上記伝文フレームを受信し、上記相対アドレ
ス情報に基づき、自局宛のデータを取り込む段階とから
なるものである。

【００２５】第３の発明に係わるデータリンク方法にお
いて、マスタ局は、主マスタ局及び待機マスタ局から構
成され、各ローカル局がマスタ局から送信された自局宛
のデータを取り込む際に、主マスタ局と正常にリンクし
ているかチェックし、正常ならば上記主マスタ局から送
信された自局宛のデータを取り込み、もし正常でなけれ
ば待機マスタ局と正常にリンクしているかチェックし、
正常ならば上記待機マスタ局から送信された自局宛のデ
ータを取り込むものである。

【００２６】

【作用】第１の発明においては、マスタ局と対応する複
数のロ−カル局間で、常時データ交信を行なうデータリ
ンクシステムにおいて、マスタ局からは、対応する複数
のローカル局宛のデータが一括して格納された伝文フレ
ームが送信され、該伝文フレームを各ローカル局が受信
すると、各ローカル局は相対アドレス情報に基づき自局
宛のデータのみを取り込む。

【００２７】第２の発明においては、複数のマスタ局と
対応する複数のロ−カル局間で、常時データ交信を行な
うデータリンクシステムにおいて、ローカル局からは、
対応する複数のマスタ局宛のデータが一括して格納され
た伝文フレームが送信され、該伝文フレームを各マスタ
局が受信すると、各マスタ局は相対アドレス情報に基づ
き自局宛のデータのみを取り込む。

【００２８】第３の発明においては、各ローカル局は、
主マスタ局と正常にリンクしている かチェックし、正常
ならば上記主マスタ局から送信された自局宛のデータを
取り込み、もし正常でなければ待機マスタ局と正常にリ
ンクしているかチェックし、正常ならば上記待機マスタ
局から送信された自局宛のデータを取り込む。

【００２９】

【実施例】実施例１． 第１及び第２の発明の一実施例を図１〜図７により説明
する。図中、従来例と同じ符号で示されたものは従来例
のそれと同一もしくは同等なものを示す。なお、データ
リンク装置としてのプログラマブルコントローラの構成
は従来例において説明した図１１のものと同一であり、
改めて説明することを省略する。

【００３０】図１はこの実施例によるデータリンクシス
テムの構成を示す図である。図１において、１〜６は、
各々データリンクを行うＰＣであり、１及び２はマスタ
局（ＭＰＣ１及びＭＰＣ２）として位置付されたＰＣ、
３及び４はＭＰＣ１とそれぞれ１：１でデータリンクを
行うローカル局（ＬＰＣ３及びＬＰＣ４）として位置付
されたＰＣ、５及び６はＭＰＣ２とそれぞれ１：１でデ
ータリンクを行うローカル局（ＬＰＣ５及びＬＰＣ６）
として位置付されたＰＣである。

【００３１】図２は、ＭＰＣ１とＬＰＣ３及びＬＰＣ４
との間で、サイクリックに交信を行うリンク入出力及び
ＭＰＣ２とＬＰＣ５及びＬＰＣ６との間で、サイクリッ
クに交信を行うリンク入出力のイメージを示す説明図で
あり、１０はデータリンクを行うためのリンク入出力全
体を示し、１１はＭＰＣ１がデータリンクを行うための
リンク入出力の割り付け状態を示し、１２はＭＰＣ２が
データリンクを行うためのリンク入出力の割り付け状態
を示す。１３、１４、１５及び１６は、ＬＰＣ３、ＬＰ
Ｃ４、ＬＰＣ５及びＬＰＣ６それぞれがデータリンクを
行うためのリンク入出力の割り付け状態を示したもので
ある。なお、図にも示されるように、データリンクシス
テムを形成する各ＰＣのリンク入出力エリアは各ＰＣご
とに区別されており、リンク入出力エリアにおける各Ｐ
Ｃに割り付けられたエリアにアクセスすることにより、
対応するＰＣのデータ を参照することができる。

【００３２】図３は、図２で示すようなリンク入出力の
割り付けを実際に実行するリンクパラメータ２０の構成
を示す説明図であり、データリンクを行うリンク入出力
エリアの領域を割付設定するリンク入出力エリア情報及
び、マスタ局、ローカル局間でデータ交信に用いられる
伝文フレーム中における各マスタ局及び各ローカル局宛
のデータ個々の位置を示す相対アドレス情報を有してい
る。リンクパラメータを具体的に説明すると、Ｍはマス
タ局数、ＭＮｏはＭＰＣ１の局番、ＬはＭＰＣ１とデー
タリンクを行うローカル局数、ＬＮｏはＬＰＣ３の局
番、ＸａｄｒはＬＰＣ３と交信を行うＸの先頭アドレ
ス、Ｘｓｉｚｅは上記Ｘのデータサイズ、Ｘｏｆｓｅｔ
は、ＬＰＣ３が送信するフレーム中のＭＰＣ１宛のＸの
先頭アドレス、Ｙａｄｒは同じくＬＰＣ３と交信を行う
Ｙの先頭アドレス、Ｙｓｉｚｅは、上記Ｙのデータサイ
ズ、Ｙｏｆｓｅｔは、ＭＰＣ１が送信するフレーム中の
ＬＰＣ３宛のＹの先頭アドレスを示す。また、同様に、
ＬＰＣ４に対する同様の情報もセットされ、さらに、Ｍ
ＰＣ２に対する同様の情報もセットされる。

【００３３】図４は、図３に示したパラメータに基づき
マスタ局ＭＰＣ１、ＭＰＣ２が各ローカル局ＬＰＣ３〜
ＬＰＣ６への出力データを送信するためのフレーム２２
の構成で、ＧＡは全局に有効であることを示すグローバ
ルアドレス、ＹＣは出力（Ｙ）コマンド、ＤＡは送信元
アドレス、ＹＤｎは各ローカル局宛の出力データを各々
表す。

【００３４】図５は、図３に示したパラメータに基づき
ローカル局ＬＰＣ３〜ＬＰＣ６がマスタ局ＭＰＣ１、Ｍ
ＰＣ２への入力データを送信するためのフレーム２３構
成で、ＧＡは全局に有効であることを示すグローバルア
ドレス、ＸＣは入力（Ｘ）コマンド、ＤＡは送信元アド
レス、ＸＤｎは各マスタ局宛の入力データを各々表す。
図６は、ＭＰＣ１のデータリンク制御部８における送受
信時の処理シーケンス を示すフロー図である。 図７は、
ＬＰＣ３及びＬＰＣ４のデータリンク制御部８における
送受信時の処理シーケンスを示すフロー図である。

【００３５】次に動作について説明する。図１に示した
各ＰＣ１〜６において、通常データリンク制御部８が図
３で示すパラメータをデータリンク前に何等かの方法で
入手する。例えば、サイクリック交信前に、パラメータ
交信をマスタ局（ＭＰＣ１）と全ローカル局及びマスタ
局（ＭＰＣ１）とマスタ局（ＭＰＣ２）で行う。このデ
ータリンクパラメータ情報から各局が行うデータリンク
範囲のチェックを行い、以後、その情報に基づくサイク
リック交信を行えるようにする。

【００３６】各ＰＣ間で行われるデータリンクに関し、
ＭＰＣ１のデータリンク制御部８では、自局が送信する
タイミングか、つまり自局がバトン（トークン）を持っ
ているかをチェックして（図６：Ｓ３０）、自局が送信
できるタイミングならば、シーケンス制御部７の動作に
関係無く自局が送信必要な各ローカル局（ＬＰＣ３及び
ＬＰＣ４）宛に出力する出力（Ｙ）データをコモンメモ
リ９からリードして、ＬＰＣ３及びＬＰＣ４への出力
（Ｙ）データ（図４におけるＹＤ１、ＹＤ２）を一括し
て含んだ伝文フレーム２２を作成し、ＬＰＣ３及びＬＰ
Ｃ４に対して、該伝文フレーム２２を送信（図６：Ｓ３
１）する。 なお、出力（Ｙ）データを含んだ伝文フレー
ム２２は、対応するリモート局全局に有効であることを
示すグローバルアドレス、及びフレーム中にＬＰＣ３及
びＬＰＣ４へ出力する出力データが格納されていること
から、ＭＰＣ１のデータリンク制御部８は伝文フレーム
２２を送信することにより、一括してＬＰＣ３及びＬＰ
Ｃ４に対して送信することができる。 自局のデータ送信
が終了すると、予め定められたトークンパッシング方式
に基づき、自局の送信できるタイミングであることを示
すバトン（トークン）を次局に対し送出する。 出力
（Ｙ）データを含んだ伝文フレーム２２を受信した際の
ＬＰＣの動作については後述する。

【００３７】その後、各ローカル局から図５で示すよう
な自局宛の入力（Ｘ）データを含んだ伝文フレーム２３
を受信したかをチェックする（図６：Ｓ３２）。 なお、
本実施例１において、ＬＰＣ３及びＬＰＣ４に対応する
マスタ局はＭＰＣ１のみである（図２参照）ことから、
各ローカル局（ＬＰＣ３、ＬＰＣ４）から受信する伝文
フレームは、ＭＰＣ１に対する入力データのみが設定さ
れるものとなる。 伝文フレーム２３を受信完了していた
ら、リンクパラメータとして設定された［Ｘｏｆｓｅ
ｔ］の先頭アドレスに基づき、伝文フレーム２３中から
自局宛の入力（Ｘ）データを取得し、コモンメモリ９に
ライトする（図６：Ｓ３３）。ステップＳ３０〜Ｓ３３
を繰り返すことにより一連のサイクリック交信を実現す
る。 ＭＰＣ１のシーケンス制御部７は、必要に応じてコ
モンメモリ９をリード／ライトすることで、サイクリッ
クデータをアクセスする。また、説明は省略するが、Ｍ
ＰＣ２もＬＰＣ５及びＬＰＣ６に対して同様な処理を行
う。

【００３８】ＬＰＣ３及びＬＰＣ４のデータリンク制御
部８は、ＭＰＣ１からの出力（Ｙ）データを含んだ伝文
フレーム２２を受信したかをチェックし（図７：Ｓ３
５）、受信完了していたら自局宛の出力（Ｙ）データを
コモンメモリ９にライトする。 本実施例１において、Ｍ
ＰＣ１にはＬＰＣ３及びＬＰＣ４が対応していることか
ら、各ローカル局（ＬＰＣ３、ＬＰＣ４）が受信する伝
文フレームには、ＭＰＣ１から一括して各ローカル局
（ＬＰＣ３、ＬＰＣ４）に対する出力データが設定され
ているものとなる（図４参照）。なお、各ローカル局
（ＬＰＣ３、ＬＰＣ４）は、リンクパラメータとして設
定された［Ｙｏｆｓｅｔ］に基づき伝文フレーム２２中
から自局に対応する出力（Ｙ）データのみを取り込み、
コモンメモリ９にライトする（図７：Ｓ３６）。

【００３９】そして、自局が送信するタイミングか、つ
まり、自局がバトン（トークン）を 持っているかチェッ
クして（図７：Ｓ３７）、自局が送信できるタイミング
ならば、自局が送信必要なマスタ局（ＭＰＣ１）宛の入
力（Ｘ）データをコモンメモリ９からリードして、図５
に示すようなマスタ局への入力（Ｘ）データを含んだ伝
文フレーム２３を作成し、ＭＰＣ１に対して、該伝文フ
レーム２３を送信する（図７：Ｓ３８）。 自局のデータ
送信が終了すると、予め定められたトークンパッシング
方式に基づき、自局の送信できるタイミングであること
を示すバトン（トークン）を次局に対し送出する。 な
お、本実施例１において、ＬＰＣ３及びＬＰＣ４に対応
するマスタ局はＭＰＣ１のみである（図２参照）ことか
ら、各ローカル局（ＬＰＣ３、ＬＰＣ４）から送信する
伝文フレーム２３は、ＭＰＣ１に対する入力データのみ
が設定されるものとなる。ステップＳ３５〜Ｓ３８を繰
り返すことにより一連のサイクリック交信を実現する。
ＬＰＣ３及びＬＰＣ４のシーケンス制御部７は、必要に
応じてコモンメモリ９をリード／ライトすることで、サ
イクリックデータをアクセスする。また、説明は省略す
るが、ＭＰＣ２に対するＬＰＣ５及びＬＰＣ６に対して
同様な処理を行う。

【００４０】また、各マスタ局及び各ローカル局のシー
ケンス制御部７のサイクリックデータリード／ライト処
理に関しては図１９、図２０にて既に説明してあるので
省略する。

【００４１】実施例２． 第３に発明の一実施例を、再度、図１により説明する。
図１に示す構成において、１をマスタ局（ＭＰＣ１）、
２を待機マスタ局（ＭＰＣ２）と位置付け、３及び４は
ＭＰＣ１及びＭＰＣ２とそれぞれ１：１でデータリンク
を行うローカル局（ＬＰＣ３及びＬＰＣ４）で２重化し
たものとしての動作を行うものである。図１において、
ローカル局ＬＰＣ５及びＬＰＣ６は対象外とする。

【００４２】図８は２重化するためのリンク入出力のイ
メージを示す説明図である。図８において、ＭＰＣ１と
ＬＰＣ３及びＬＰＣ４との間で、サイクリックに交信を
行うリンク入出力及びＭＰＣ２とＬＰＣ３及びＬＰＣ４
との間で、サイクリックに交信を行うリンク入出力のイ
メージで、１０はリンク入出力全体を示し、１１はＭＰ
Ｃ１内のリンク入出力の割り付け状態を示し、１７はＭ
ＰＣ２内のリンク入出力の割り付け状態を示す。１３、
１４はＬＰＣ３、ＬＰＣ４のＭＰＣ１とのそれぞれのリ
ンク入出力の割り付け状態を示したものであり、１８、
１９はＬＰＣ３、ＬＰＣ４のＭＰＣ２とのそれぞれのリ
ンク入出力の割り付け状態を示したものである。

【００４３】図８で示す様なリンク入出力の割り付けを
実際に実行するリンクパラメータ２０の構成は、第１、
第２の発明の実施例１で説明した図３のものと同様であ
る。また、図１に示した各ＰＣ１〜４のデータリンク制
御部８の動作及びマスタ局のシーケンス制御部７の動作
についても実施例１で説明したものと同様である。

【００４４】次に、図９を用いて２重化した場合のＬＰ
Ｃ３及びＬＰＣ４の各ローカル局のシーケンス制御部７
の動作について説明する。まず、ＭＰＣ１及びＭＰＣ２
に送信する入力（Ｘ）データをシーケンス処理に基づき
コモンメモリ９にライトし（Ｓ５０）、自局が送信必要
なマスタ局（ＭＰＣ１）及び待機マスタ局（ＭＰＣ２）
宛の入力（Ｘ）データを含んだ伝文フレーム２３を作成
し、ＭＰＣ１及びＭＰＣ２に対して、該伝文フレーム２
３を送信する。次にＭＰＣ１が正常にリンクしているか
チェックを行い（Ｓ５１）正常ならば、ＭＰＣ１が送信
した出力（Ｙ）データをリードしてシーケンス処理を行
う（Ｓ５２）。もしＭＰＣ１が異常ならば、待機マスタ
局であるＭＰＣ２が、正常かチェックを行い（Ｓ５
３）、正常ならば、ＭＰＣ２が送信した出力（Ｙ）デー
タをリードしてシーケンス処理を行う（Ｓ５４）。もし
待機マスタ局ＭＰＣ２が異常ならばエラー処理を行う
（Ｓ５５）。本実施例によれば、ローカル局は主マスタ
局と正常にリンクしているかチェッ クし、正常であれば
主マスタ局からの自局宛のデータを取り込み、正常でな
ければ待機マスタ局と正常にリンクしているか確認して
待機マスタ局から送信された自局宛のデータを取り込む
ので、多重化システム用にＨ／Ｗの追加をせずに簡単で
安価に多重化システムを構築できる。

【００４５】上述の実施例１、２では、ＰＣにおけるデ
ータリンクを説明したが、ＦＡコントローラ、パソコン
等で、データリンクを実施しても同様の効果が得られ
る。また、実施例ではマスタ局が２局の例を示したが、
マスタ局数を２局以上の多数局にしても、同様に作動す
るものが得られる。また、データリンクの構成をバス型
で示しているが、ループ型、スター型等の構成でも同様
の効果が得られる。同様にフレーム構成にＨＤＬＣを使
用したが、他のフォーマットを使用しても同様の効果が
得られる。

【００４６】

【発明の効果】以上のように、本発明によれば、マスタ
局から該マスタ局に対応する複数のリモート局に対する
データ交信において、１つの伝文フレームによって複数
のローカル局宛に各ローカル局毎に対応したデータを一
括して送信することができ、１サイクルの交信時間を短
縮することができる。また、複数のマスタ局の存在をも
可能とし、ローカル局から対応する複数のマスタ局に対
するデータ交信も、１つの伝文フレームによって対応す
る複数のマスタ局宛に一括してデータ送信することがで
き、１サイクルの交信時間を短縮することができる。

【００４７】また、マスタ局は、主マスタ局及び待機マ
スタ局として構成し、主マスタ局異常時でも、待機マス
タ局とによりデータリンクを行うので、上述した１サイ
クルの交信時間を短縮すると共に、多重化システムを簡
単かつ安価に構築できる。

【図面の簡単な説明】

【図１】 第１及び第２の発明の一実施例によるデータ
リンクシステムの構成を示す図である。

【図２】 図１に示したデータリンクシステムのリンク
入出力の説明図である。

【図３】 図１に示したデータリンクシステムのデータ
リンクパラメ−タを示す図である。

【図４】 図１に示したマスタ局が送信する伝文のフレ
ームの構成を示す図である。

【図５】 図１に示したロ−カル局が送信する伝文のフ
レームの構成を示す図である。

【図６】 図１に示したマスタ局におけるデータリンク
制御部の送受信処理の動作を示すフロー図である。

【図７】 図１に示したロ−カル局におけるデータリン
ク制御部の送受信処理の動作を示すフロー図である。

【図８】 第３の発明の一実施例による２重化データリ
ンクシステムのリンク入出力の説明図である。

【図９】 図８に示したロ−カル局におけるシーケンス
制御部のサイクリックデータのリード／ライト処理動作
を示すフロー図である。

【図１０】 従来のデータリンクシステムの構成を示す
図である。

【図１１】 プログラマブルコントローラの概略構成を
示すブロック図である。

【図１２】 図１０に示したデータリンクシステムのリ
ンク入出力の説明図である。

【図１３】 図１０に示したデータリンクシステムのデ
ータリンクパラメ−タを示す図である。

【図１４】 プログラマブルコントローラにて用いる伝
文のフレームの構成を示す図である。

【図１５】 図１０に示したマスタ局が送信する伝文の
フレームの構成を示す図である。

【図１６】 図１０に示したロ−カル局が送信する伝文
のフレームの構成を示す図である。

【図１７】 図１０に示したマスタ局におけるデータリ
ンク制御部の送受信処理の動作を示すフロー図である。

【図１８】 図１０に示したロ−カル局におけるデータ
リンク制御部の送受信処理の動作を示すフロー図であ
る。

【図１９】 図１０に示したマスタ局におけるシーケン
ス制御部のサイクリックデータのリード／ライト処理動
作を示すフロー図である。

【図２０】 図１０に示したロ−カル局におけるシーケ
ンス制御部のサイクリックデータのリード／ライト処理
動作を示すフロー図である。

【図２１】 従来の２重化データリンクシステムの構成
を示す図である。

【図２２】 図２１に示したロ−カル局を構成するプロ
グラマブルコントローラの概略構成を示すブロック図で
ある。

【図２３】 図２１に示したロ−カル局におけるシーケ
ンス制御部のサイクリックデータのリード／ライト処理
動作を示すフロー図である。

【符号の説明】

１、２ マスタ局（プログラマブルコントローラ） ３〜６ ロ−カル局（プログラマブルコントローラ） ７ シーケンス制御部 ８ データリンク制御部 ９ コモンメモリ １０ リンク入出力エリア ２２、２３ 伝文のフレーム

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 マスタ局と対応する複数のローカル局と
   が、それぞれに設けられたリンク入出力エリアを介して
   データ交信を行うデータリンクシステムにおいて、 データリンクを行う上記リンク入出力エリアの領域を割
   付設定するリンク入出力エリア情報と、マスタ局から各
   ローカル局へのデータ交信に用いられる伝文フレーム中
   における各ローカル局宛のデータ個々の位置を示す相対
   アドレス情報とを有するリンクパラメータを予め設定す
   る段階と、 マスタ局が、自局の送信するタイミングかチェックし、
   自局が送信するタイミングであれば、対応する各ローカ
   ル局宛のデータが上記相対アドレス情報に基づき区分け
   され、一括して格納された伝文フレームを送信する段階
   と、 各ローカル局が、上記マスタ局から送信された上記伝文
   フレームを受信し、上記相対アドレス情報に基づき、自
   局宛のデータを取り込む段階と、からなるデータリンク
   方法。
2. 【請求項２】 複数のマスタ局と対応する複数のローカ
   ル局とが、それぞれに設けられたリンク入出力エリアを
   介してデータ交信を行うデータリンクシステムにおい
   て、 データリンクを行う上記リンク入出力エリアの領域を割
   付設定するリンク入出力エリア情報と、各ローカル局か
   ら対応する複数のマスタ局へのデータ交信に用いられる
   伝文フレーム中における各マスタ局宛のデータ個々の位
   置を示す相対アドレス情報とを有するリンクパラメータ
   を予め設定する段階と、 ローカル局が、自局の送信するタイミングかチェック
   し、自局が送信するタイミングであれば、対応するマス
   タ局宛のデータが上記相対アドレス情報に基づき区分け
   され、一括して格納された伝文フレームを送信する段階
   と、 対応するマスタ局が、上記ローカル局から送信された上
   記伝文フレームを受信し、上記相対アドレス情報に基づ
   き、自局宛のデータを取り込む段階と、からなるデータ
   リンク方法。
3. 【請求項３】 マスタ局は、主マスタ局及び待機マスタ
   局から構成され、各ローカル局がマスタ局から送信され
   た自局宛のデータを取り込む際に、主マスタ局と正常に
   リンクしているかチェックし、正常ならば上記主マスタ
   局から送信された自局宛のデータを取り込み、もし正常
   でなければ待機マスタ局と正常にリンクしているかチェ
   ックし、正常ならば上記待機マスタ局から送信された自
   局宛のデータを取り込むことを特徴とする請求項１また
   は２に記載のデータリンク方法。