JP2700404B2 - エレベータの情報伝送装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はエレベータの情報伝送装置に係り、特にエレ
ベータの制御情報と一般のサービス情報（画像，音声
等）とを時分割多重伝送するのに好適なエレベータの情
報伝送装置に関する。

〔従来の技術〕

エレベータの情報を機械室にシリアル伝送する装置と
しては、特開昭52−152050号及び特開昭55−16829号記
載のようにかごに関する情報を一定の周期で伝送する装
置と、特開昭61−69677号及び特開昭61−194943号記載
のようにフロアに関する情報を一定の周期で伝送する装
置がある。また、固定情報と任意情報を混在する方法と
しては、特開昭62−239645号記載のように任意情報の情
報量に合わせてデータ長を可変設定する方式のものや、
特開昭62−279753号記載のように要求があれば一定量の
特定情報をフレーム内の所定の位置に挿入して伝送する
方式のものがある。任意情報として画像情報を伝送する
場合、特開昭62−271588号記載のように固定情報を含ま
ない装置や特開昭62−269439号記載のように固定情報と
画像情報を切換えて伝送する装置がある。

〔発明が解決しようとする課題〕

上記従来技術において、特開昭52−152050号、特開昭
55−16829号、特開昭61−69677号、特開昭61−194943号
では、かご又はフロアと機械室間のエレベータ情報に対
するシリアル伝送について述べており、かご情報とフロ
ア情報の混在だけでなく、エレベータ情報（固定情報）
と一般情報（任意情報）の混在方法についても配慮され
ていない。一方、特開昭62−239645号、特開昭62−2797
53号では固定情報と任意情報の混在は可能だが、任意情
報を付加することにより固定情報の伝送周期が長くなり
応答速度の点で問題がある。同様に特開昭62−271588
号、特開昭62−269439号においても、任意情報として画
像情報の伝送を可能としているが、固定情報と切換えて
伝送する方式のため固定情報の伝送周期が長くなるとい
う問題がある。

本発明の目的は、上記問題点に鑑み成され、特にエレ
ベータに必要な制御情報と任意情報（案内情報，交通情
報，天気予報，画像情報など）をエレベータ制御に影響
を与えることなく混在して伝送可能なエレベータの情報
伝送装置を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するために、本発明のエレベータの情
報伝送装置は、エレベータの号機制御装置に設けられた
情報伝送端末である親局と、各フロアの情報伝送端末で
あるフロア用子局とを接続する第１の伝送路と、前記親
局と乗りかごの情報伝送端末であるかご用子局とを接続
する第２の伝送路とを有し、前記親局がこれらの子局を
順次アドレス指定して情報の授受を行うエレベータの情
報伝送装置において、前記第１及び第２の伝送路を流れ
る情報の１周期内に、前記エレベータの制御に関する情
報を伝送する第１の期間と、該制御情報以外の任意の情
報をブロックに分割して該ブロックを複数の周期で時分
割伝送する第２の期間とを含むことを特徴とするもので
ある。

また、前記第２の期間では画像情報を時分割伝送する
ことを特徴とするものである。

また、本発明は、エレベータの号機制御装置に設けら
れた情報伝送端末である親局と、各フロアの情報伝送端
末であるフロア用子局とを接続する第１の伝送路と、前
記親局と乗りかごの情報伝送端末であるかご用子局とを
接続する第２の伝送路とを有し、前記親局がこれらの子
局を順次アドレス指定して情報の授受を行うエレベータ
の情報伝送装置において、前記第１及び第２の伝送路を
流れる情報の１周期内に、前記エレベータの制御に関す
る情報を伝送する第１の期間と、該制御情報以外の第１
の任意の情報を伝送する第２の期間とを含み、該任意の
情報以外の第２の任意の情報を伝送する第３の伝送路
を、前記号機制御装置と、フロア又は乗りかごとの間に
設けたことを特徴とするものである。

また、前記号機制御装置内に、前記第２の任意情報専
用の第２の親局を設けることができる。

〔作用〕

上記構成によれば、所定の周期で繰り返し伝送を行う
エレベータに必要な制御情報の相互間の空き時間を利用
して任意情報を分割して伝送する。これにより、エレベ
ータ制御の応答速度を落とすことなく、且つ利用者に対
する多種多様なサービスが可能となる。例えば、画像情
報をブロックに分割して時分割伝送できるし、また、第
３の伝送路を介して、特定のフロアや乗りかご内と号機
制御装置との間で、画像や音声などによる情報を、エレ
ベータの制御情報とは分離して伝送することが可能とな
る。

〔実施例〕

以下、本発明の実施例について説明する。

まず、第１図に示すエレベータ用情報伝送装置の構成
について説明する。

ビルの機械室に設置され、各エレベータを制御する号
機制御装置１にはエレベータ制御を行う主マイクロプロ
セッサ２と伝送処理回路３が含まれ、該伝送処理回路３
は伝送処理を行うワンチップマイコン４とデュアルポー
トRAM（Ｒandom Ａccess Ｍemory）５及び２組のシリア
ル送受信回路6,7から成る。

一方、各フロアには、それぞれ伝送処理回路10,20が
設置され、前記伝送処理回路３と伝送路40によりマルチ
ドロップ的に接続される。また、かごにも同様に伝送処
理回路30が設置され、前記伝送処理回路３と伝送路41に
より接続される。各伝送処理回路10,20,30はワンチップ
マイコン11,21,31とシリアル送受信回路12,22,32及び入
出力バッファ回路13,23,33から成り、該入出力バッファ
回路には表示装置14,24,34、インジケータ15,25,35及び
呼び釦16,26,36が接続される。

本実施例の情報伝送装置は、号機制御装置１内に設置
される伝送処理回路３を親局（以下、親局３とする）、
各フロア及びかごに設置される伝送処理回路10,20,30を
子局（以下、子局10,20,30とする）とし、親局３から、
子局10,20,30に対し、順次呼びかけを行うポーリング方
式により情報の授受を行う。

ここで、フロア用子局10を例にとり、伝送処理回路に
ついて、より詳細に説明する。

第２図にフロア用子局10の回路構成を示す。処理を行
うワンチップマイコン11を中心に、伝送用送受信回路1
2、パルストランス17及び入出力バッファ回路13で構成
され、ワンチップマイコン11から出力される情報伝送に
関する信号、すなわち、送信許可信号TXEN、送信信号TX
D、シリアルクロックSCLKは送受信回路12に入力し、パ
ルストランス17を介して伝送路40に出力する。一方、伝
送路40から入力される信号は、逆にパルストランス17を
介して送受信回路12に入力され、受信信号RXDとしてワ
ンチップマイコン11に入力される。

また、ワンチップマイコン11の入出力機器に関する信
号、すなわち、表示器用出力信号OUT1、インジケータ用
出力信号OUT2及び呼び釦入力信号IN1はそれぞれ出力バ
ッファ回路13a,13b及び入力バッファ回路13cに接続さ
れ、更に出力バッファ回路13aの出力は表示器14に、出
力バッファ回路13bの出力はインジケータ15と呼び釦16
に並設されている応答灯16′に呼び釦16からの信号は、
入力バッファ回路13cに接続される。

なお、出力バッファ回路13aは、標準的なシリアルイ
ンタフェースであるRS−232C規格の信号に変換する回路
であり、出力バッファ回路13bは、方向灯、かご位置表
示灯及び前記応答灯を駆動するためのダーリントントラ
ンジスタアレイであり、入力バッファ回路13cは、電圧
比較により接点情報を検出するコンパレータ回路であ
る。

本回路における送受信回路12の構成及び動作を第３図
〜第５図により説明する。

まず、第３図により構成を説明する。前記ワンチップ
マイコン11から出力される送信信号TXDはインバータINV
1の入力端子とフリップフロップFF1のＫ端子に接続さ
れ、INV1の出力端子はフリップフロップFF1のＪ端子と
同FF2のＫ及びＪ端子に接続される。

また、ワンチップマイコン11の出力であるシリアルク
ロックSCLKは、インバータINV2の入力端子に接続され、
該インバータINV2の出力端子はインバータINV3の入力端
子と前記フリップフロップFF2のCK端子に接続される。
インバータINV3の出力端子はインバータINV4の入力端子
に接続され、該インバータINV4の出力端子は前記フリッ
プフロップFF1のCK端子に接続される。

フリップフロップFF1の非反転出力端子Ｑは入力ナン
ドNAND1及びNAND2の一方の入力端子に接続され、フリッ
プフロップFF2の非反転出力端子Ｑが２入力ナンドNAND2
の他の入力端子に、同FF2の反転出力端子が２入力ナ
ンドNAND1の他の入力端子に接続される。前記２入力ナ
ンドNAND1の出力端子は２入力アンドAND1の入力端子
に、２入力ナンドNAND2の出力端子は２入力アンドAND2
の一方の入力端子に接続され、ワンチップマイコン11の
もう１本の出力である送信許可信号TXENが前記２入力ア
ンドAND1及びAND2の他の入力端子に共通に接続される。

２入力アンドAND1の出力端子はトランジスタTr1のベ
ース端子に、２入力アンドAND2の出力端子はトランジス
タTr2のベース端子に接続され、トランジスタTr1及びTr
2のエミッタ端子はグランド端子に接続される。一方、
トランジスタTr1のコレクタ端子はダイオードD1のカソ
ード端子に、トランジスタTr2のコレクタ端子はダイオ
ードD2のカソード端子に接続され、ダイオードD1のアノ
ード端子は一次側３端子のパルストランス17（巻数比N
1:N2:N3＝1:1:1）の巻線N1側入力端子及びダイオードD3
のアノード端子に、ダイオードD2のアノード端子は、前
記パルストランス17の一次側巻線N2側入力端子及びダイ
オードD4のアノード端子に接続される。パルストランス
17の一次巻線N1とN2の接続点である中間端子は抵抗R1の
一端に、該抵抗R1の他端は＋5V電源に接続され、パルス
トランスの二次巻線N3の出力端子は伝送路40に接続され
る。

前記ダイオードD3,D4のカソード端子は共通にして抵
抗R2の一端に接続され、該抵抗R2の他端は抵抗R3の一
端、コンデンサC1の一端、ダイオードD5のアノード端子
及びダイオードD6のカソード端子、更に、コンパレータ
COM1の反転入力端子に共通に接続される。コンパレータ
COM1の非反転出力端子は抵抗R4とR6の一端に接続され、
コンパレータCOM1の出力端子は抵抗R5,R7の一端及び抵
抗R4の他端に接続される。抵抗R7の他端はコンデンサC2
の一端とインバータINV5の入力端子に接続され、インバ
ータINV5の出力端子は抵抗R8の一端に接続される。抵抗
R8の他端はコンデンサC3の一端とインバータINV6の入力
端子に接続され、インバータINV6の出力端子は受信信号
RXDとしてワンチップマイコン11に接続される。

前記コンデンサC1,C2,C3、抵抗R3の他端及びダイオー
ドD6のアノード端子は共通にしてグランド端子に、前記
ダイオードD5のカソード端子は＋15V電源に、前記抵抗R
5,R6の他端は共通にして＋5V電源に接続される。

次に、第４図により送信動作を説明する。

ワンチップマイコン11はデータの送信に先立ち、ま
ず、送信許可信号TXENを“1"にし、第３図に示す２入力
アンドAND1,AND2を出力可能な状態とする。その後、ワ
ンチップマイコン11からスタートビット（ST）１ビッ
ト、データ８ビット（例“01010100"）、パリティビッ
ト（PT）１ビット、ストップビット（SP）１ビットから
なる一連の送信信号TXDが出力されると、常時出力され
ているシリアルクロックSCLKの立上がりエッジでラッチ
されるFF1Qなる信号がフリップフロップFF1から出力さ
れ、２入力ナンドNAND1,NAND2に入力される。同様にフ
リップフロップFF2からは、送信信号TXDが“0"の期間の
シリアルクロックSCLKの立上がりエッジで変化する信号
FF2Qが出力され、２入力ナンドNAND1,NAND2に入力され
る。したがって、２入力ナンドNAND1,NAND2は図示のよ
うに、送信信号TXDの“0"に対応して、１ビット毎に
“0"を交互に出力する。

一方、送信許可信号TXENが“1"になる以前の伝送路40
はハイインピーダンス状態Ｚを維持しているが、送信許
可信号TXENが“1"になると、２入力ナンドNAND1,NAND2
の出力ND1Q及びND2Qの出力は定常的に“1"であることか
ら、トランジスタTr1及びTr2は同時に導通状態となり、
これによりパルストランス17が短絡され、伝送路40は低
インピーダンスとなる。以後、送信信号TXDの“1"の期
間は同様に低インピーダンスとなり、安定した信号を伝
送することができる。

この状態で図示のように、まず２入力ナンドNAND2の
出力ND2Qが“0"になるとトランジスタTr2は非導通状態
となり、このため、パルストランス17は活性化され、伝
送路40に＋5Vの伝送信号Vsigが出力される。次に、２入
力ナンドNAND2の出力ND2Qが“1"、２入力ナンドNAND1の
出力ND1Qが“0"になると、パルストランス17は、先ほど
とは逆極性に励磁されるため、伝送信号Vsigは−5Vとな
り、以下、送信信号TXDが“0"となる毎に＋5V、−5Vの
信号が伝送路40に交互に出力される。

続いて、第５図により受信動作を説明する。

例えば、図示のような伝送信号Vsigが伝送路40から入
力されると、パルストランス17を介して得られる信号
は、ダイオードD3,D4で全波整流され図示V1のようにな
る。ここで、全波整流信号V1は、定常時には電源電圧＋
5Vを抵抗R2とR3で分圧した となる電圧になっており、全波整流された信号は、この
電圧に重畳された格好となる。また、全波整流時のスリ
ットを吸収するため、コンデンサC1を設けており、この
ときの充放電時定数τはτ＝R2・C1で表わされる。

この全波整流信号V1はコンパレータCOM1の反転入力端
子に入力され、抵抗R4〜R6で決定され、コンパレータCO
M1の非反転出力端子に入力される比較電圧V_COMと比較さ
れる。この比較電圧V_COMはヒステリシス特性を持ち、高
電位V_COMHは＋5V、低電位V_COMLは で表わされる電圧となる。

したがって、コンパレータCOM1の出力V2は全波整流信
号V1が比較電圧V_COMの高電位V_COMHを越えた時点で“0"
となり、低電位V_COML以下となった時点で“1"となる図
示のような波形となる。

このコンパレータCOM1の出力V2は、抵抗R7、コンデン
サC2及びインバータINV5から成る第１の遅延回路と同構
成の抵抗R8、コンデンサC3及びインバータINV6から成る
第２の遅延回路を介し、受信信号RXDとしてワンチップ
マイコン11に入力される。

以上のような送受信回路を、全ての伝送処理回路に実
装し、情報の授受を行う。

次に、第６図〜第９図により第１図に示す情報伝送装
置における情報伝送の手順について説明する。

第６図に情報伝送の手順をフローチャートで示す。号
機制御装置１の主マイクロプロセッサ２は、処理100に
おいて、各フロア及びかご子局に対する初期送信情報を
求め、この結果を処理101により、デュアルポートRAM5
の送信情報テーブルにセットする。ここで、この送信情
報テーブルは第７図に示すように、エレベータの制御情
報を格納する領域200と情報サービスを行うための一般
情報を格納する領域201に大別し、更に、これらの領域
は子局単位に分割し、各々は子局アドレス部202〜205、
情報部206〜209及びBCC（Ｂlock Ｃheck Ｃharagtor）
部210〜213で構成する。

続いて、処理102により親局３のワンチップマイコン
４は、前記送信情報テーブル200からかご子局アドレス2
02、かご送信情報206及びBCC210を読み出し、かご子局3
0に対して送信する。ここで、送信情報とは、かご位
置、応答灯制御及び方向灯制御等の情報である。次に処
理103により、親局３はかご子局30から子局の有する情
報を受信し、第８図に示す受信情報テーブル300（構成
については送信情報テーブルと同様のため説明を省略す
る）に格納する。ここで、受信情報とは、呼び釦の情報
である。以下、処理104〜107において各階の子局と同様
の送受信を行う。主マイクロプロセッサ２は処理108に
おいてデュアルポートRAM5の受信情報テーブル300から
受信情報を読み出し、次回の送信情報を決定する。

一方、親局３のワンチップマイコン４は、送信情報テ
ーブル201に送信すべき一般情報が格納されている場合
は処理109により、該当する子局に対して例えば“満員
です”“３階です”といった案内情報を送信し、該当す
る子局はこの情報を受信して第１図に示す表示器に表示
する。以下、これら一連の送受信を繰り返す。この時の
伝送路上の信号を第９図に、伝送フォーマットを第10図
に示す。

すなわち、第９図のように、親局３から子局に対する
送信情報は伝送路40,41に同時に出力されるが、各子局
は情報の先頭にある子局アドレスを識別し、該当子局の
み以下の情報を取り込み、街頭子局の有する情報を親局
に対して送信する。この場合、かご子局の情報は伝送路
41を、フロア子局の情報は伝送路40を介して親局に伝送
される。また、第10図に示すように、本実施例における
伝送周期Ｔは、各フロアやかご内に設置された呼び釦を
操作してから応答灯の点灯までに不自然さを感じさせな
い応答時間（一般に0.1秒以下）を満足するため、40ms
（応答時間としては80ms）とし、この中を前述したかご
情報400（34ワード）、16階床分のフロア情報401（128
ワード）、及び一般情報402に分けて伝送している。

ここで、本実施例における伝送速度は64kbpsであり、
これより、かご情報400の伝送に要する時間は約6ms、フ
ロア情報401の伝送に要する時間は約22msとなる。した
がって、残り12msにおいて約70ワードの一般情報伝送が
可能である。ちなみに、前述した“満員です”又は“３
階です”といった情報はいずれも10ワード程度で伝送で
きる。なお、１ワードはスタートビット403、データ404
（８ビット）、パリティビット405、ストップビット406
の合計11ビットから成る。

以上述べたように本実施例によれば、エレベータの制
御に必要な情報を伝送するための所定の伝送周期を乱す
ことなく一般情報伝送を可能とし、エレベータ利用者へ
のサービス向上を図ることができる。

次に第11図〜第17図により本発明の他の実施例につい
て説明する。

本実施例では、前実施例の第10図に示す一般情報402
が１伝送周期内で伝送不可能な情報量となった場合を画
像情報を例にとり説明する。

第11図に本実施例の構成を示す。図中第１図と同符号
のものについては同意味のため説明を省略する。

かご内にカメラ58を設置し、該カメラ58の出力はカメ
ラ用伝送処理回路50（以下、カメラ子局50とする）に入
力する。該カメラ子局50はかご子局30と並列に伝送路41
に接続する。一方、号機制御装置１には、親局３と同構
成の号機用伝送処理回路３′（以下、親局３′とする）
を設け、伝送路42により、管理人室に設置する監視用伝
送処理回路60（以下、監視子局60とする）と接続する。
該監視子局60の出力は、管理人室に設置されるモニター
テレビ67に入力する。このような構成において、本実施
例では、かご内に設置したカメラ58で撮影した画像をカ
メラ子局50で静止画とし、親局３、主マイクロプロセッ
サ２及び親局３′を介して監視子局60に伝送し、モニタ
ーテレビ67に出力する場合について説明する。

第12図によりカメラ子局50についてより詳細に説明す
る。カメラ58の出力Vinは画像抽出回路56及び同期抽出
回路57に並列に入力し、画像抽出回路56の出力VimgはA/
D（アナログ／デイジタル）変換回路54に入力し、同期
抽出回路57の出力V_SYNは信号発生回路55に入力する。A/
D変換回路54の出力WDATは、画像メモリ53に入力し、信
号発生回路55の出力ADCKは、A/D変換回路54に、WE及びW
ADRは画像メモリ53に入力する。一方、ワンチップマイ
コン51のアドレスバスMADR、データバスMDATを画像メモ
リ53に接続する。以下に、ワンチップマイコン51、送受
信回路52、パルストランス59及び伝送路41については第
２図〜第５図と同様のため説明を省略する。

一方、第13図に示す監視子局60は、伝送路42、パルス
トランス68、送受信回路62及びワンチップマイコン61
（以上は、第２図〜第５図と同様のため、説明を省略す
る）のほかに、画像メモリ63、D/A変換回路64、信号発
生回路65、同期発生回路66から成り、ワンチップマイコ
ン61のアドレスバスMADR、データバスMDATは画像メモリ
63に接続し、画像メモリ63の出力RDAT及び信号発生回路
65の出力DACKはD/A（ディジタル／アナログ）変換回路6
4に入力し、D/A変換回路64の出力Voutはモニターテレビ
67に入力する。また、同期発生回路66の出力V_SYNは前記
信号発生回路65及びD/A変換回路に入力し、信号発生回
路の他の出力OE及びRADRは画像メモリ63に入力する。

本回路の動作を第14図により説明する。まず、カメラ
子局50の場合、カメラ58の出力Vinが印加されると、同
期抽出回路57により同期信号V_SYNが抽出され信号発生回
路55に入力される。この信号発生回路55では、同期信号
V_SYNの立上がりエッジに同期したA/D変換用クロック信
号ADCKと画像データを格納する画像メモリ53のアドレス
信号WADR及び書込みタイミング信号WEを発生する。

一方、画像抽出回路56から出力される画像信号Vimg
は、A/D変換回路54により、前記A/D変換用クロック信号
ADCKに同期したディジタル画像データWDATに変換され、
前記アドレス信号WADRに対応した画像メモリ53の領域に
格納される。マイコン51はアドレスバスMADR、データバ
スMDATを介して画像データを読み出し、伝送路41を介し
て親局３に伝送する。

次に、監視子局60の場合は、前記カメラ子局50とは反
対に、伝送路42を介して親局３′から伝送されてくる画
像データをマイコン61が画像メモリ63に格納すると、第
14図の（ ）内に示すように、信号発生回路66から出力
される同期信号V_SYNの立上がりユッジに同期したD/A変
換用クロック信号DACK、読み出し用アドレス信号RADR及
び読み出しタイミング信号OEにより、画像データRDATを
順次アナログの画像信号Voutに変換し、モニター上に写
し出す。このような構成において、情報量の多い画像デ
ータをエレベータの制御を乱すことなく伝送するため、
本実施例では第10図に示す伝送フォーマットの一般情報
伝送期間402を利用した分割伝送するようにしている。

例えば、１画面の構成を第15図に示すように、水平25
6画素（H1〜H256）、垂直画素（V1〜V256）、１画素当
たりの分解能を8bitとすると、１画面のデータ量は54KB
yteとなり、第10図に示す１伝送期間Ｔ内で伝送可能な
データ量（ここでは70ワード）から1024ブロック（B1〜
B1024）に分割することにより１画面のデータを伝送す
ることが可能となる。すなわち、第16図の伝送フォーマ
ットに示すように、かご情報400、フロア情報401の後に
画像データのブロックB1〜B1024を伝送する。このと
き、データの先頭にはカメラ子局の子局アドレス501
（１ワード）とブロックナンバー502（21ワード）、そ
の後に画像データ503（64ワード）、最後にはブロック
チェック504（２ワード）を付加した、計69ワードのデ
ータ構成として伝送する。

上記伝送フォーマットにより画像データ伝送を行う際
の主マイクロプロセッサ２、親局３及び親局３′の処理
を第17図のフローチャートにより説明する。

通常、親局３′側では処理615により管理人室から画
像データ伝送の要求が発生（監視子局60を介して要求を
発生）するのを待ち、この間、親局３側及び主マイクロ
プロセッサ２側では各々処理600,処理606によりエレベ
ータの制御情報に関する処理を実行している。ここで、
画像データ伝送の要求が発生すると、親局３′は、処理
616によりデュアルポートRAM5′の画像データ要求フラ
グ２の領域703に“1"をセットし、要求の発生を知らせ
る。一方、主マイクロプロセッサ２は処理607により同
領域703を定期的に監視し、領域703に“1"がセットされ
ると処理608により、デュアルポートRAM5の画像データ
要求フラグ１の領域700に“1"をセットし、要求の発生
を親局３に知らせる。親局３では同様に、定期的に同領
域700を監視しており、領域700に“1"がセットされると
処理602によりカメラ子局50から１ブロック分の画像デ
ータを受信し、デュアルポートRAM5の画像データ領域70
1に格納する。更に、処理603により１ブロック分の受信
完了を知らせるため、デュアルポートRAM5の受信完了フ
ラグ領域702に“1"をセットする。主マイクロプロセッ
サ２は、処理608終了後、処理609により、上記領域702
に“1"がセットされるのを待ち、“1"がセットされると
処理610によりデュアルポートRAM5の領域701に格納され
た画像データをデュアルポートRAM5′の画像データ領域
704に移動（又は複写）する。その後、処理611によりデ
ュアルポートRAM5′の移動フラグ領域705に“1"をセッ
トすると共に処理612により、デュアルポートRAM5の受
信完了フラグ領域702を“0"にリセットする。同様に、
親局３′は処理616終了後、処理617により、領域705に
“1"がセットされるのを待ち、“1"がセットされると処
理618により領域704に格納されている１ブロック分の画
像データを監視子局60に送信し、処理619により、デュ
アルポートRAM5′の移動フラグ領域705に“0"をリセッ
トする。

その後、全画像データの伝送を完了するまで上記一連
の動作を繰り返すが、親局３の処理604で全画像データ
の受信完了を検知（伝送フォーマットのブロックナンバ
ーで判断できる）すると処理605によりデュアルポートR
AM5の画像データ要求フラグ１の領域700を“0"にリセッ
トする。一方、主マイクロプロセッサ２は、処理613に
おいて、定期的に同要求フラグ１の領域700を監視して
おり、領域700が“0"にリセットされると、これに従っ
て、処理614によりデュアルポートRAM5′の画像データ
要求フラグ２の領域703を“0"にリセットする。同様
に、親局３′では、領域620により、同要求フラグ２の
領域703を監視しており、領域703が“0"にリセットされ
ると、全画像データの伝送を完了したと判断し、一連の
処理を終了する。

以上のように、本実施例によれば、画像のように情報
量の多いものについてもエレベータの制御を正常に行い
ながら伝送することが可能となる。

なお、本実施例における１画面の画像データの伝送時
間は約40秒であるが、伝送時間を短縮したい場合は、単
に伝送速度を大きくする（128kbpsで約10秒）方法のほ
か、１画素の階調を圧縮する（実用上4bit階調でも良く
この場合約20秒）方法や、画素の間引き、画素圧縮等の
方法を用いて高速化を図っても良い。

また、本実施例（第11図）ではカメラ子局50を伝送路
41に接続したが、制御情報と分離するため、第18図に示
すように別の伝送路43と送受信回路８としても良いし、
第19図に示すように、任意情報用として他の親局３″を
設けても良い。

更に、第１図，第18図，第19図では親局３内に伝送路
に対応した複数組の送受信回路を設けているが、送受信
回路を１組とし、伝送路を送受信回路の入口で接続して
も良い。

また、親局3,3′及び３″は耐ノイズ性の向上、低コ
スト化の点でエレベータ制御を行う主マイクロプロセッ
サ２と同一基板内に設けることが望ましいが、別にして
も良い。

〔発明の効果〕

上述のとおり本発明によれば、情報伝送の１伝送周期
内で、エレベータの制御に必要な情報ばかりでなく、様
々な一般情報を伝送することができるので、エレベータ
を利用者に対するサービス向上を図ることができる。

【図面の簡単な説明】

第１図ないし第３図は本発明の一実施例を示す構成図、
第４図及び第５図は本実施例の動作を示すタイムチャー
ト、第６図ないし第10図は本実施例の伝送手順説明図、
第11図ないし第13図は本発明の他の実施例を示す構成
図、第14図は他の実施例の動作を示すタイムチャート、
第15図は１画面のブロック構成図、第16図及び第17図は
他の実施例の伝送手順説明図、第18図及び第19図は他の
実施例の変形構成図である。 １……号機制御装置、２……主マイクロプロセッサ、３
……親局、4,11,21,31……伝送処理用ワンチップマイコ
ン、５……デュアルポートRAM、6,7,12,22,32……送受
信回路、10,20……フロア子局、30……かご子局、50…
…カメラ子局、60……監視子局、40〜43……伝送路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 清 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 米田 健治 茨城県勝田市市毛1070番地 株式会社日 立製作所水戸工場内 (72)発明者 梶山 俊貴 茨城県勝田市市毛1070番地 株式会社日 立製作所水戸工場内 (72)発明者 宗形 三男 茨城県勝田市市毛1070番地 株式会社日 立製作所水戸工場内 (56)参考文献 特開 昭64−43478（ＪＰ，Ａ) 特開 昭52−152050（ＪＰ，Ａ) 特開 昭55−16829（ＪＰ，Ａ) 特開 昭61−69677（ＪＰ，Ａ) 特開 昭61−194943（ＪＰ，Ａ) 特開 昭62−239645（ＪＰ，Ａ) 特開 昭62−279753（ＪＰ，Ａ) 特開 昭62−271588（ＪＰ，Ａ) 特開 昭62−269439（ＪＰ，Ａ)

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】エレベータの号機制御装置に設けられた情
   報伝送端末である親局と、各フロアの情報伝送端末であ
   るフロア用子局とを接続する第１の伝送路と、前記親局
   と乗りかごの情報伝送端末であるかご用子局とを接続す
   る第２の伝送路とを有し、前記親局がこれらの子局を順
   次アドレス指定して情報の授受を行うエレベータの情報
   伝送装置において、前記第１及び第２の伝送路を流れる
   情報の１周期内に、前記エレベータの制御に関する情報
   を伝送する第１の期間と、該制御情報以外の任意の情報
   をブロックに分割して該ブロックを複数の周期で時分割
   伝送する第２の期間とを含むことを特徴とするエレベー
   タの情報伝送装置。
2. 【請求項２】請求項１記載の情報伝送装置において、前
   記第２の期間では画像情報を時分割伝送することを特徴
   とするエレベータの情報伝送装置。
3. 【請求項３】エレベータの号機制御装置に設けられた情
   報伝送端末である親局と、各フロアの情報伝送端末であ
   るフロア用子局とを接続する第１の伝送路と、前記親局
   と乗りかごの情報伝送端末であるかご用子局とを接続す
   る第２の伝送路とを有し、前記親局がこれらの子局を順
   次アドレス指定して情報の授受を行うエレベータの情報
   伝送装置において、前記第１及び第２の伝送路を流れる
   情報の１周期内に、前記エレベータの制御に関する情報
   を伝送する第１の期間と、該制御情報以外の第１の任意
   の情報を伝送する第２の期間とを含み、該任意の情報以
   外の第２の任意の情報を伝送する第３の伝送路を、前記
   号機制御装置と、フロア又は乗りかごとの間に設けたこ
   とを特徴とするエレベータの情報伝送装置。
4. 【請求項４】請求項３記載の情報伝送装置において、前
   記号機制御装置内に、前記第２の任意情報専用の第２の
   親局を設けたものであるエレベータの情報伝送装置。