KR920008791B1 - 유니트간의 인터럽트 처리회로를 구비한 신호 중계기 시스템 - Google Patents
유니트간의 인터럽트 처리회로를 구비한 신호 중계기 시스템 Download PDFInfo
- Publication number
- KR920008791B1 KR920008791B1 KR1019890020563A KR890020563A KR920008791B1 KR 920008791 B1 KR920008791 B1 KR 920008791B1 KR 1019890020563 A KR1019890020563 A KR 1019890020563A KR 890020563 A KR890020563 A KR 890020563A KR 920008791 B1 KR920008791 B1 KR 920008791B1
- Authority
- KR
- South Korea
- Prior art keywords
- level
- unit
- interrupt
- network
- signal
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Bus Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
내용 없음.
Description
제1도는 신호중계기 이중화 구성도.
제2도는 신호메시지처리 모듈 이중화 구성도.
제3도는 신호메시지처리 서브모듈 이중화 구성도.
제4도는 레벨 3 유니트간의 기능 블록도.
제5도는 레벨 3-3 연결망 유니트의 기능 블록도.
제6도는 레벨 2 유니트의 기능 블록도.
제7도는 종래의 레벨 2 유니트 또는 레벨 3-3 유니트로부터 레벨 3 유니트로 벡터 인터럽트처리를 나타낸 기능 블록도.
제8도는 본 발명에 의한 레벨 2 유니트 또는 레벨 3-3 연결망 유니트에서 레벨 3 유니트로의 벡터 인터럽트 처리를 나타낸 기능 블록도.
제9도는 본 발명에 의한 레벨 3 유니트로부터 레벨 2 유니트 또는 레벨 3-3 연결망 유니트로의 인터럽트 처리를 나타낸 기능 블록도.
제10도는 본 발명의 인터럽트 처리 회로의 구성을 개략적으로 나타낸 블록도.
* 도면의 주요부분에 대한 부호의 설명
100a, 100b : 레벨 3-3 연결망 110 : 신호메시지처리 모듈
120 : 신호망관리 모듈 130 : OM(운용 및 유지보수)시스템
140 : 터미널(콘솔) 200a, 200b : 레벨 3-3 연결망
210 : 신호메시지처리 모듈 200a 내지 220n : 레벨 3 유니트
320a, 320b : 병렬 버스(레벨 2-3 연결망)
340a 내지 340n : 레벨 2 유니트 800, 900 : 레벨 2-3 연결망
810, 910 : 레벨 3 유니트 811 : 인트럽트 처리기
812, 922, 1030 : 내부 프로세서 822, 832 : 인터럽트 요구 확인수단
821, 831 : 인터럽트 발생기 840, 841 : 인터럽트 채널
820, 920 : 레벨 2 유니트 830, 930 : 레벨 3-3 연결망 유니트
921 : 유니트 제어수단 1000 : 분산 메모리
1010, 1020 : 어서트기능부 1011, 1021 : 인터럽트 요구신호
1040 : 내부 버스 1050 : 레벨 2-3 연결망
본 발명은 본 출원인에 의해 기 출원된 바 있는 신호중계기 이중화 구조 시스템(특허출원 제 89-13721호 참조)등과 같은 No. 7 공통선 신호망에서의 신호중계기 이중화 구조 시스템에 관한 것으로, 특히 신호 메시지 처리 및 시스템 운용을 효율적으로 하기 위해 인터럽트 회로를 구비한 신호중계기 시스템에 관한 것이다.
종래의 신호중계기 시스템의 이중화 구조는 제1도에 도시한 바와 같이 이중화된 레벨 3-3 연결망(100a, 100b)과, 상기 이중화된 레벨 3-3 연결망(100a, 100b)에 접속되어 있고 레벨 3 유니트를 레벨 2 유니트 및 상기 레벨 3-3 연결망 유니트에 접속시키기 위한 레벨 2-3 연결망을 구비한 신호메시지 처리 모듈(110)과, 상기 이중화된 레벨 3-3 연결망(100a, 100b)에 접속되는 신호망관리 모듈(120)과, 상기 이중화된 레벨 3-3 연결망에 접속되는 OM(운용 및 유지보수) 시스템(130)과, 상기 운용 및 유지보수 시스템(130)에 연결된 터미널(콘솔)(140)을 구비하고 있다.
메시지 전달부 프로토콜을 수행하는 유니트중 레벨 2 유니트는 메시지 전달부 프로토콜의 레벨 2 프로토콜을 수행하는 보드이며, 레벨 3 유니트는 메시지 전달부 프로토콜의 레벨 3 프로토콜 중 메시지 루팅을 주로 수행하는 메시지 핸들링 프로토콜을 수행하는 보드이다.
레벨 2-3 연결망은 레벨 3 유니트가 다수의 레벨 2 유니트 및 레벨 3-3 연결망 유니트를 접속하기 위해 사용되며, 레벨 2-3 연결망에 의해 접속되는 레벨 3 유니트 및 레벨 2 유니트 그리고 레벨 3-3 연결망 유니트는 하나의 신호메시지 처리 모듈을 구성한다.
이중화된 신호메시지처리 모듈은 제2도에 도시한 바와 같이 레벨 3-3 연결망(200a, 200b)로 구성되어 있다.
이중화된 신호메시지처리 서브 모듈은 제3도에 도시한 바와 같이 레벨 3-3 연결망(300a, 300b)과, 레벨 3 유니트(310a, 310b)와, 레벨 3-3 연결망 유니트(320a, 32b)와, 병렬버스(레벨 2-3 연결망) (330a, 330b), 레벨 2 유니트(340a 내지 340n)와, 레벨 3 유니트에 분산된 분산 메모리(350a, 350b)와, 레벨 3-3 연결망 유니트에 분산된 분산 메모리(360a, 360b)와, 레벨 2 유니트에 분산된 분산 메모리(370a 내지 370n)로 구성되어 있다.
메시지전달부 프로토콜의 레벨 3 기능을 루팅 기능을 주로 수행하는 레벨 3 유니트는 제4a도, 4b도에 도시한 바와 같이, CPU, 롬(ROM : Read Only Memory), 램(RAM : Random Access Memory), DPRAM(Dual Ported RAM)으로 구성되어 있다.
레벨 3 유니트는 일반적으로 프로세서(MC68000, Intel 80286)를 채용하여 구현하며, 메시지전달부 프로토콜의 레벨 3 프로토콜은 롬(ROM) 또는 램(RAM)에 탑재되어 수행된다. 그리고, 레벨 3 유니트는 콘넥터 a 및 콘넥터 b를 통하여 이중화된 병렬버스와 접속된다. 레벨 3 유니트는 두 종류도 구성되는데, 한 종류는 제4a도와 같이 레벨 3 유니트가 콘넥터 a를 통하여 이중화된 병렬 버스중 하나를 액세스하고, 콘넥터 b에는 메모리를 통하여 병렬 버스 중 다른 하나가 접속된다. 즉, 콘넥터 b를 통하여는 메모리로서만 기능을 수행하는 것이다. 다른 한종류 레벨 3 유니트는 제4b도와 같이 콘넥터 b를 통하여 이중화된 병렬 버스중 다른 하나가 접속된다. 즉, 콘넥터 a를 통하여는 메모리로서만 기능을 수행한다. 이같이 두 종류의 레벨 3 유니트는 이중화된 병렬 버스중 하나의 버스만을 액세스할 수 있기 때문에 중재기가 없는 병렬 버스를 사용한다.
레벨 3-3 연결망 유니트는 제5도에 도시한 바와 같이, CPU, RAM, ROM DPRAM, 망제어 칩 및 중재기로 구성되어 있다.
레벨 3-3 연결망 유니트는 모듈 또는 서브모듈을 레벨 3-3 연결망에 접속하고자할 때 사용하며, 레벨 3 유니트와 마찬가지로 일반적인 프로세서 및 메모리로 구성되며, 특히 레벨 3-3 연결망에 접속하기 위해 필요한 망제어칩이 사용된다. 망제어칩은 일반적으로 상용화된 근거리 통신망(LAN : Local Area Network) 칩으로 토큰 링(Token Ring), 토큰 버스(Token Bus) 및 이서네트(Ethernet) 등이 사용 가능하다. 레벨 3-3 연결망 제어를 위한 프로토콜 및 망제어 칩구동 프로그램은 ROM 및 RAM에 탑재되어 수행된다.
레벨 2 유니트는 제6도에 도시한 바와 같이 CPU, RAM, ROM, DPRAM, HDLC칩, 및 중재기로 구성되어 있다.
레벨 2 유니트는 메시지전달부 프로토콜의 레벨 2 프로토콜을 수행한다. 레벨 3 프로토콜은 신호망관리 및 신호메시지 루팅에 관한 기능을 수행한다. 즉, 오류없는 신호메시지 전송을 위해 오류가 발생한 신호 메시지는 재전송을 하는 기능을 수행한다. 신호메시지 전송은 64Kbps 속도로 수행되며, 레벨 2 유니트는 이를 수행하기 위해 사용화된 HDLC 칩(Z8530, SCN68562) 및 레벨 2 처리 프로세서(MK5072)등을 사용하여 구성되고, 이를 통하여 레벨 2 프로토콜이 수행된다.
상기한 바와 같은 신호중계기 시스템에 있어서, 레벨 3 유니트에서 각 레벨 2와 레벨 3-3 연결망 유니트로 부터의 데이터의 처리방법이 시스템의 성응에 중요한 영향을 미친다.
상기한 신호중계교환기는 구성 유니트간에 레벨 2 유니트와 레벨 3-3 연결망 유니트(이하 " 슬레이브 유니트"라 함)에 분산되어 있는 메모리를 이용하여 통신한다. 따라서 수신할 데이터가 있는지를 알기 위해서 레벨 3 유니트에서는 각 레벨 2 유니트와 레벨 3-3 연결망 유니트의 분산 메모리를 일정한 정책에 따라 폴링하고, 슬레이브 유니트에서는 각각 유니트 내의 분산 메모리를 검사하여 통신한다. 그런데 처리해야 할 데이터는 순수한 메시지 이외에 급송이 필요한 메시지, 제어를 위한 커멘드, 보드 장애 정보등이 있는데, 이러한 정보 처리를 위해 폴링에 의해 처리하기에는 유니트의 프로세서에 매우 부담을 주게 된다. 따라서 신호중계교환기에 인터럽트 수단을 부가하여 유니트간의 데이터 전송을 효율적으로 수행할 수 있도록 하였다.
유니트 간에 데이터 전송을 위하여 인터럽트 수단을 이용함에 있어, 처리 해야할 데이터는 순수한 신호메시지, 급송을 필요로 하는 급송 메시지, 유니트 제어를 위한 명령, 유니트 장애 정보등으로 나눌수 있는데, 일반 순수 신호 메시지는 연속적으로 발생하는 데이터로서 이것을 매 메시지마다 인터럽트로 처리하면 인터럽트 처리에서 매번 필요한 레지스터 보관과 복원과 같은 작업을 수행해야 함으로서 오히려 성능이 떨어지게 되는 단점이 있다.
종래의 레벨 2 유니트와 레벨 3-3 유니트에서 인터럽트하는 방법은 간단히 소개하면 다음과 같다.
제7도와 같이 슬레이브 유니트(720, 730)에서 인터럽트 요구 신호(740)를 어서트하면, 인터럽트를 받는 레벨 3 유니트(710)의 인터럽트 처리부(711)에서는 내부 프로세서(712)로 인터럽트를 발생하고, 확인 응답사이클에서 인터럽트 확인 응답 신호(750)를 어서트하게 되며, 이 신호에 따라 인터럽트를 건 유니트(720 이나 730)에서 인터럽트 벡터를 데이터 버스(760)에 실어 레벨 3 유니트에서 벡터를 읽어 인터럽트를 건 유니트를 인지하도록 하는 것이다. 이때 인터럽트 확인 응답신호(750)는 여러 유니트가 동시에 인터럽트를 발생시킨 경우 확인응답을 하나의 유니트이 요구에 대해서만 응답하는 방법으로서, 확인응답 신호를 데이지 체인으로 연결한다. 이 방법은 인터럽트에 대한 확인 응답이 하드웨어적으로 이루어짐으로 확인 응답 사이클이 짧고 인터럽트 처리 루틴에서 벡터에 따라 처리루틴을 달리할 수 있는 장점이 있다.
반면에, 상기한 신호중계기는 공중망의 신호메시지를 처리하는 고신뢰도가 요구되는 시스템이므로 하나의 유니트의 장애가 다른 유니트에 파급되어서도 않되고, 장애가 발생한 보드는 동작중에 보드의 삽입과 탈장이 가능해야 한다. 따라서, 체인으로 연결되는 신호는 동작중 보드 삽입과 탈장을 불가능하게 하는 단점을 내포하고 있다.
그런데, 상기한 신호중계기 시스템은 레벨 3 유니트만이 2-3 연결망에서 유일한 버스 마스터(버스에 연결된 자원에 접근하여 데이터를 읽고 쓸수 있는 권한을 갖는 유니트)이므로 중재 기능 필요시에 발생되는 버스 요구신호의 데이지 체인 연결은 배제되었으므로, 인터럽트 신호에서의 신호 데이지 체인만 배제하면 동작 중 유니트의 삽입과 탈장이 가능한 구조가 된다.
따라서, 상기한 바와 같은 문제점을 해결하기 위해 안출된 본 발명은 구동 유니트간에 적당한 인터럽트 수단을 제공하여 메시지 전송의 효율을 증대시킴에 그 목적을 두고 있다.
상기의 목적을 달성하기 위해 본 발명은 이중화된 레벨 3-3 연결망과, 상기 이중화된 레벨 3-3 연결망에 접속되어 있고 레벨 3- 유니트를 레벨 2 유니트 및 레벨 3-3 연결망 유니트에 접속시키기 위한 레벨 2-3 연결망을 구비한 신호메시지 처리 모듈과, 상기 이중화된 레벨 3-3 연결망에 접속되는 신호망관리 모듈과, 상기 이중화된 레벨 3-3 연결망에 접속되는 운용 및 유지보수(OM) 시스템과, 상기 운용 및 유지보수(OM) 시스템에 접속되는 콘솔을 구비하고 있는 NO. 7 공통선 신호망에서의 신호중계기 이중화 구조시스템에 있어서, 상기 신호 메시지 처리 모듈의 이중화된 병렬 버스인 레벨 2-3 연결망에 연결되어 있고, 레벨 3 유니트에 대해 슬레이브 유니트닌 레벨 2 유니트 내에 구비되어 있으며, 상기 레벨 3 유니트로 인터럽트를 발생시키는 제1인터럽트 처리수단; 상기 신호 메시지 처리 모듈의 이중화된 병렬 버스인 레벨 2-3 연결망에 연결되어 있고, 레벨 3 유니트에 대해 슬레이브 유니트인 레벨 3-3 연결망 유니트 내에 구비되어 있으며, 상기 레벨 3 유니트로 인터럽트를 발생시키는 제2인터럽트 처리수단; 및 상기 신호 메시지 처리 모듈의 이중화된 병렬 버스인 레벨 2-3 연결망에 연결되어 있고, 레벨 3 유니트 내에 구비되어 있으며, 비 데이지 체인 방식(non-daisy chain)으로 인터럽트 확인을 수행하고, 상기 레벨 2 유니트 및 레벨 3-3 연결망 유니트로 인터럽트를 발생시키는 제3인터럽트 처리수단; 을 더 포함하고 있어 신호메시지 처리 및 시스템의 효율적인 운용과, 동작중 유니트의 삽입과 탈장이 가능하도록한 것을 특징으로 한다.
이하, 첨부된 제8도 내지 제10도의 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
제8도는 본 발명에 의한 레벨 2 유니트 또는 레벨 3-3 연결망 유니트로부터 레벨 3 유니트로의 벡터방식 인터럽트 처리를 나타낸 기능 블록도이고, 제9도는 본 발명에 의한 레벨 3 유니트로부터 레벨 2 유니트로 레벨 3-3 연결망 유니트로의 인터럽트 처리를 나타낸 기능 블록도이며, 제10도는 본 발명의 인터럽트 처리회로의 구성을 개략적으로 나타낸 블록도이다.
도면에서 800은 레벨 2-3 연결망, 810 및 910은 레벨 3 유니트, 811은 인터럽트 처리기, 812, 922 및 1030은 내부 프로세서, 840 및 841은 병렬 버스상의 인터럽트 채널, 820 및 920은 레벨 2 유니트, 822 및 832은 인터럽트 요구 상태 확인 수단, 821 및 831은 인터럽트 발생기, 830 및 930은 레벨 3-3 연결망 유니트, 921은 유니트 제어수단, 1000은 분산 메모리, 1010 및 1020은 어서트기능부, 1011 및 1021은 인터럽트 요구신호, 1040은 내부 버스, 1050은 레벨 2-3 연결망을 각각 나타낸다.
상기 제8도 및 제9도에 도시한 바와 같이, 본 발명은 유니트간의 인터럽트 처리하기 위한 회로로서, 상기 신호 메시지 처리 모듈(110)의 이중화된 병렬 버스인 레벨 2-3 연결망에 연결되어 있고, 상기 레벨 3 유니트로 인터럽트를 발생시키며, 레벨 3 유니트에 대해 슬레이브 유니트인 레벨 2 유니트 내에 구비되어 있는 인터럽트 처리 수단과, 상기 신호 메시지 처리 모듈(110)의 이중화된 병렬 버스인 레벨 2-3 연결망에 연결되어 있고, 상기 레벨 3 유니트로 인터럽트를 발생시키며, 레벨 3 유니트에 대해 슬레이브 유니트인 레벨 3-3 연결망 유니트 내에 구비되어 있는 인터럽트 처리수단과, 상기 신호 메시지 처리 모듈(110)와 이중화된 병렬 버스인 레벨 2-3 연결망에 연결되어 있고, 비 데이지 체인 방식(non-daisy chain)으로 인터럽트 확인을 수행하고, 상기 레벨 2 유니트 또는 레벨 3-3 연결망 유니트로 인터럽트를 발생시키며, 레벨 3 유니트내에 구비되어 있는 인터럽트 처리 수단을 더 구비시킨 것이다.
그리고, 상기 레벨 2 유니트 및 레벨 3-3 연결망 유니트내의 인터럽트 처리 수단은 각각 상기 레벨 3 유니트에 연결되어 있는 인터럽트 채널(840 및 841)과 상기 인터럽트 채널(840 및 841)을 통해 레벨 3 유니트에 연결되어 있는 인터럽트 발생기(821, 831)와, 상기 레벨 2-3 연결망을 통해 레벨 3 유니트에 연결되어 있는 인터럽트를 요구 확인 수단(822)과, 상기 레벨 2-3 연결망을 통해 레벨 3 유니트에 연결되어 있는 유니트 제어수단(921)과, 상기 유니트 제어수단(921)에 연결되어 있는 내부 프로세서(922)로 구성되어 있으며, 상기 레벨 3 유니트 내의 인터럽트 처리 수단은 상기 인터럽트 채널(840 및 841)에 연결되어 있는 인터럽트 처리기(811)와, 상기 인터럽트 처리기(811)에 연결되어 있으며, 상기 유니트 제어수단(921)에 레벨 2-3 연결망을 통해 연결되어 상기 유니트 제어수단(921)을 제어하여 인터럽트를 발생시키는 내부 프로세서(911)로 구성된다.
신호중계기에서, 유니트간에 데이터 전송을 위해 인터럽트 수단을 이용함에 있어서 연속적으로 발생하는 데이터인 일반순수 메시지를 매 메시지마다 인터럽트로 처리함으써 야기되는 문제점을 해결하기 위해 일반 순수 신호메시지는 폴링을 사용하고, 급송메시지나, 유니트 제어명령, 장애 정보등 자주 발생하지 않는 것은 인터럽트 수단을 이용한다.
레벨 2 유니트(820) 또는 레벨 3-3 연결망 유니트(830)에서 레벨 3 유니트(810)로의 인터럽트 처리 절차를 제8도를 참조하여 살펴보면 다음과 같다.
레벨 2 유니트(820) 또는 레벨 2-3 연결망 유니트(830)에서 레벨 3 유니트(810)로의 인터럽트(이하 "2-3 인터럽트"라 한다)는 레벨 2-3 연결망(800)에서 정의된 두 개의 인터럽트 요구신호선이 사용된다.
채널 a(840)는 일반 신호메시지나 보드가 정상일때 소프트웨어에서 어서트되는 인터럽트 요구 신호이고, 다른 하나는 채널 b(840)는 레벨 2 유니트나 레벨 3-3 연결망 유니트(820, 830)의 하드웨어 장애 발생시에 하드웨어에 의해 발생되는 인터럽트 요구신호이다. 이것은 만약 소프트웨어에 의해서만 제어되는 인터럽트 채널만이 있을 때, 소프트 제어가 불가능한 하드웨어 장애등을 인터럽트 할 방법이 없게 되는 문제점을 해소시키는 것이다.
레벨 2 유니트 또는 레벨 3-3 연결망 유니트로부터 레벨 3 유니트로의 인터럽트 처리중 소프트웨어에 의해 발생되는 인터럽트의 처리절차를 기술하면, 레벨 2 유니트나 레벨 3-3 연결망 유니트에서 인터럽트 상황(메시지 전송, 커맨드 전송등)이 발생하면, 유니트내의 인터럽트 발생기(821)를 소프트웨어로서 제어하며 인터럽트 채널 a(840)의 신호를 어서트하고, 레벨 3 유니트(810)에서는 유니트내의 인터럽트 처리기(811)에서 내부 CPU(812)로 인터럽트를 발생시켜 인터럽트 처리 프로그램이 수행된다.
이때 상기 인터럽트 처리기(811)는 내부 프로세서(812)로 정해진 인터럽트 절차에 따라 인터럽트를 발생시키는 기능을 한다. 그리고 이는 일반적으로 상용화되어 있는 칩(모토롤라사의 MC68901, AMD사의 AM9519등)과 기타 간단한 주변회로로 구성된다.
이 처리프로그램 내에서는 어느 유니트에서 인터럽트를 발생시켰는지를 판단하기 위하여 슬레이브 유니트의 인터럽트 요구상태 확인 수단(822)을 확인한다. 인터럽트 요구상태 확인 수단은 유니트내의 프로세서에 인터럽트 요구시에 레벨 3 유니트에서 레벨 3 유니트에서 레벨 2-3 연결망을 통하여 읽을 수 있는 인터럽트 요구 플레그를 세트함으로써 동시에 인터럽트 요구신호를 어서트 한다.
그리고 상기의 어서트된 인터럽트 요구신호는 레벨 3 유니트에서 인터럽트 요구상태 확인 수단을 읽을 때까지 유지된다.
그리하여 레벨 3 유니트에서 유니트의 인터럽트 요구상태 확인 수단을 읽어, 어스트된 인터럽트 신호를 리세트함으로써 인터럽트 처리가 끝나게 된다.
다음으로, 레벨 2 유니트 또는 레벨 3-3 연결망 유니트로부터 레벨 3 유니트로의 인터럽트 중 하드웨어 장애 발생시의 처리절차를 설명하면, 채널 b(841)의 인터럽트 슬레이브 유니트의 하드웨어에 장애가 발생하였거나, 소프트웨어의 오류로 동작 불가능한 상태가 된 경우(이런 경우 watch dog time out이 됨)에 하드웨어 적으로 인터럽트 요구신호가 어서트되고, 동시에 인터럽트 요구상태 확인 플래그가 세트된다. 그리고, 이와의 처리절차는 전자의 경우와 동일하다.
한편, 레벨 3 유니트로부터 슬레노이드 유니트의 인터럽트(이하 "3-2 인터럽트"라 함) 처리방법에 대한 것은 제9도에 나타내었다.
3-2 인터럽트는 슬레이브 유니트(920)의 유니트 제어기능수단(921)을 제어함으로써 슬레이브 유니트에 인터럽트를 발생시킨다.
레벨 3 유니트(910)에서 유니트 제어기능수단(921)이 인터럽트 제어 플래그를 엑세스하면, 유니트 제어기능수단(921)에서 내부 프로세서(922)로 인터럽트를 발생시키고 내부 프로세서(922)의 인터럽트 처리 프로그램이 유니트 제어기능 수단을 읽음으로써 내부 인터럽트 요구신호가 리세트된다. 이것으로 인터럽트의 처리가 종료되는 것이다.
제10도는 분산 메모리(1000), 어서트 기능부(1010, 1020), 내부 버스(1040), 롬과 랩으로 구성되는 메모리, 및 내부 프로세서(1030)로 구성되는 레벨 2 유니트와 레벨 3-3 연결망 유니트에서 이중포트 분산 메모리(1000)를 이용하여 인터럽트 처리를 수행하는 회로의 구성을 나타내고 있다.
본 발명에서는 상기의 인터럽트 처리를 위하여, 2-3 인터럽트 처리를 위한 인터럽트 발생기능(821) 및 인터럽트 요구 확인 수단(822)과 인터럽트 채널 a(840) 인터럽트 처리를 위한 구성으로서, 유니트 제어수단(921)은 레벨 3과 슬레이브 유니트와의 통신을 위해 사용하는 분산 메모리(1000)를 인터럽트 플래그 메모리로 사용한다.
2-3 인터럽트의 경우, 내부 프로세서에서 이중포트 분산 메모리의 특정 주소의 데이터를 쓰면, 어드레스 디코더 기능을 갖는 기능부(1020)에서는 레벨 3 유니트(1021)로 인터럽트 요구신호를 어서트한다.
이에 대하여, 레벨 3 유니트에서는 인터럽트를 발생한 유니트를 확인하기 위하여 이중포트 분산 메모리의 플래그를 읽고, 디코더 기능을 갖는 기능부(1010)에서 어드레스를 디코더하여 일치하면, 상기 기능부(1020)를 제어하여 인터럽트 요구 신호를 리세트 하도록 한다.
3-2 인터럽트에 대해서도 유사하게 레벨 3 유니트에서 슬레이브 유니트의 특정 주소에 데이터를 쓰면, 기능부(1010)에서는 어드레스를 디코더하여 일치하면 내부 프로세서(1030)로 인터럽트를 발생시킨다.
그리하여 내부 프로세서에서 내부 버스(1040)를 통해 분산 메모리의 플래그를 읽으면 상기 기능부(1020)에서 기능부(1010)를 제어하여 인터럽트 요구신호를 리세트한다.
상기와 같이 구성되어 작동하는 본 발명은 다음과 같은 효과가 있다.
첫째, 신호중계기에 인터럽트 수단을 사용하여 메시지의 전송 효율을 높일 수 있다.
둘째, 순수 메시지는 폴링 방법을 사용하고, 급송 메시지는 인터럽트를 사용하여 메시지의 처리 효율을 높일 수 있다.
셋째, 레벨 2 유니트 또는 레벨 3-3 연결망 유니트로부터 레벨 3 유니트로의 인터럽트를 소프트웨어적으로 확인 응답하여 레벨 3-3 연결망에서 신호의 데이지 체인(daisy chain)을 배제시킴으로써, 고신뢰도 시스템을 위한 동작중 보드의 삽입과 탈장을 가능하게 한다.
Claims (7)
- 이중화된 레벨 3-3 연결망(100a, 100b 또는 300a, 300b)과, 상기 이중화된 레벨 3-3 연결망에 접속되어 있고 레벨 3 유니트를 레벨 2 유니트 및 레벨 3-3 연결망에 접속시키기 위한 레벨 2-3 연결망을 구비한 신호메시지 처리 모듈(110)과, 상기 이중화된 레벨 3-3 연결망에 접속되는 신호망관리 모듈(120)과, 상기 이중화된 레벨 3-3 연결망에 접속되는 운용 및 유지보수(OM) 시스템(130)과, 상기 운용 및 유지보수(OM) 시스템에 접속되는 콘솔(140)을 구비하고 있는 No. 7 공통선 신호망에서의 신호중계기 이중화구조 시스템에 있어서, 상기 신호 메시지 처리 모듈(110)의 이중화된 병렬 버스인 레벨 2-3 연결망에 연결되어 있고, 레벨 3 유니트에 대해 슬레이브 유니트인 레벨 2 유니트내에 구비되어 있으며, 상기 레벨 3 유니트로 인터럽트를 발생시키는 제1인터럽트 처리 수단; 상기 신호 메시지 처리 모듈(110)의 이중화된 병렬 버스인 레벨 2-3 연결망에 연결되어 있고, 레벨 3 유니트에 대해 슬레이브 유니트인 레벨 3-3 연결망유니트내에 구비되어 있으며, 상기 레벨 3 유니트로 인터럽트를 발생시키는 제2인터럽트 처리 수단; 상기 신호 메시지 처리 모듈(110)의 이중화된 병렬 버스인 레벨 2-3 연결망에 연결되어 있고, 레벨 3 유니트내에 구비되어 있으며, 비 데이지 체인 방식(non-daisy chain)으로 인터럽트 확인을 수행하고, 상기 레벨 2 유니트 및 레벨 3-3 연결망 유니트로 인터럽트를 발생시키는 제3인터럽트 처리 수단을 더 포함하고 있어 동작중 임의의 유니트 삽입과 탈장이 가능한 것을 특징으로 하는 유니트간의 인터럽트 처리회로를 구비한 신호 중계기 시스템.
- 제1항에 있어서, 일반적인 신호메시지는 폴링 방법으로 처리되고, 자주 발생하지 않는 메시지(급송메시지, 유니트 제어 명령, 장애보고 등)를 인터럽트 처리하도록 구성된 것을 특징으로 하는 유니트간의 인터럽트 처리회로를 구비한 신호 중계기 시스템.
- 제1항에 있어서, 상기 제1인터럽트 처리 수단과 상기 제2인터럽트 처리 수단은 각각 상기 레벨 3 유니트에 연결되어 있으며, 레벨 2-3 연결망(800)내에서 정의된 인터럽트 채널(840 및 841); 상기 인터럽트 채널(840 및 841)을 통해 레벨 3 유니트에 연결되어 있는 인터럽트 발생 수단(821, 831); 상기 레벨 2-3 연결망을 통해 레벨 3 유니트에 연결되어 있는 인터럽트를 요구 확인 수단(822); 상기 레벨 2-3 연결망을 통해 레벨 3 유니트에 연결되어 있는 유니트 제어수단(921); 및 상기 유니트 제어수단(921)에 연결되어 있는 내부 프로세서(922)로 구성되어 있는 것을 특징으로 하는 유니트간의 인터럽트 처리회로를 구비한 신호 중계기 시스템.
- 제2항에 있어서, 상기 제3인터럽트 처리수단은 상기 인터럽트 채널(840 및 841)에 연결되어 있는 인터럽트 처리기(811); 및 상기 인터럽트 처리기(811)에 연결되어 있으며, 상기 유니트 제어수단(921)에 레벨 2-3 연결망을 통해 연결되어 상기 유니트 제어수단(921)을 제어하여 인터럽트를 발생시키는 내부 프로세서(911); 으로 구성되어 있는 것을 특징으로 하는 유니트간의 인터럽트 처리회로를 구비한 신호 중계기 시스템.
- 제1항에 있어서, 상기 레벨 2 유니트와 레벨 3-3 연결망 유니트는 각각 내부 프로세서(1030); 상기 내부 프로세서(1030)에 연결되어 있으며, 유니트 내부의 연결망으로 사용되는 내부버스(1040); 레벨 2-3 연결망(1050)에 연결되어 있으며, 인터럽트 요구 확인 수단(822, 832)과 유니트 제어수단(921)이 상기 레벨 3-3 연결망을 통하여 액세스할 수 있고 유니트 내부에서도 액세스할 수 있도록 연결된 분산 메모리(1000); 상기 레벨 2-3 연결망(1050)에 연결되어 있으며, 레벨 2-3 연결망의 주소를 디코딩하여 인터럽트용 메모리 주소를 액세스했을 때, 내부 인터럽트 신호(1011)를 발생시키는 제1인터럽트 발생수단(1010); 상기 내부 버스(1040)에 연결되어 상기 내부 프로세서(1030)에서 특정 인터럽트 주소를 액세스했을 때 인터럽트 요구신호(1021)를 발생시키는 제2인터럽트 발생 수단(1020); 및 상기 내부 버스(1040)에 연결되어 있는 메모리; 를 구비하고 있는 것을 특징으로 하는 유니트간의 인터럽트 처리회로를 구비한 신호중계기 시스템.
- 제3항에 있어서, 상기 인터럽트 채널은 일반 신호 메시지나 보드가 정상일 때 사용되는 제1인터럽트 채널(840); 및 레벨 2 유니트나 레벨 3-3 연결망 유니트(820, 830)의 하드웨어 장애시 사용되는 제2인터럽트 채널(841)로 구성된 것을 특징으로 하는 유니트간의 인터럽트 처리회로를 구비한 신호 중계기 시스템.
- 제5항에 있어서, 상기 메모리는 상기 내부 버스에 연결된 롬(ROM) 및 램(RAM)으로 구성되는 것을 특징으로 하는 유니트간의 인터럽트 처리회로를 구비한 신호 중계기 시스템.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890020563A KR920008791B1 (ko) | 1989-12-30 | 1989-12-30 | 유니트간의 인터럽트 처리회로를 구비한 신호 중계기 시스템 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890020563A KR920008791B1 (ko) | 1989-12-30 | 1989-12-30 | 유니트간의 인터럽트 처리회로를 구비한 신호 중계기 시스템 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910013832A KR910013832A (ko) | 1991-08-08 |
KR920008791B1 true KR920008791B1 (ko) | 1992-10-09 |
Family
ID=19294606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890020563A KR920008791B1 (ko) | 1989-12-30 | 1989-12-30 | 유니트간의 인터럽트 처리회로를 구비한 신호 중계기 시스템 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR920008791B1 (ko) |
-
1989
- 1989-12-30 KR KR1019890020563A patent/KR920008791B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR910013832A (ko) | 1991-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5838899A (en) | Digital data processing methods and apparatus for fault isolation | |
EP0165603B1 (en) | Resilient data processing bus system | |
US4979108A (en) | Task synchronization arrangement and method for remote duplex processors | |
EP0196911A2 (en) | Local area networks | |
US3921141A (en) | Malfunction monitor control circuitry for central data processor of digital communication system | |
US6237108B1 (en) | Multiprocessor system having redundant shared memory configuration | |
JPH0531173B2 (ko) | ||
US5163138A (en) | Protocol for read write transfers via switching logic by transmitting and retransmitting an address | |
JPH01154240A (ja) | 単一レールインターフェイスにエラーチェック機能を有する二重レールプロセッサ | |
EP1376356A1 (en) | Error reporting network in multiprocessor computer | |
US7609688B2 (en) | Serialized bus communication and control architecture | |
US20030110420A1 (en) | Multi-channel buffered serial port debugging | |
KR920002483B1 (ko) | No.7 공통선 신호망에서의 신호중계기 이중화 구조 시스템 | |
CN1964286B (zh) | 具有双cpu的主控设备 | |
EP0408315B1 (en) | System for detecting loss of message | |
KR920008791B1 (ko) | 유니트간의 인터럽트 처리회로를 구비한 신호 중계기 시스템 | |
JPS61131060A (ja) | ネツトワーク制御システム | |
RU2705421C1 (ru) | Способ передачи данных по шине, система связи для осуществления данного способа и устройство автоматической защиты для предотвращения аварийной ситуации на объекте управления | |
US20020174282A1 (en) | Multiprocessor system | |
JP5145860B2 (ja) | メモリ二重化システム及び情報処理装置 | |
US4630197A (en) | Anti-mutilation circuit for protecting dynamic memory | |
KR930000733B1 (ko) | 신호중계 시스템의 분리된 분산 메모리 구조를 갖는 레벨 2 프로토콜 처리장치 | |
JP2004013723A (ja) | 共有メモリを使ったクラスタ構成を採用した情報処理システムの障害処理装置と方法 | |
KR0153017B1 (ko) | 메모리 및 라인 정합 기능을 갖는 전전자 교환기의 링크 처리 시스템 | |
KR930000732B1 (ko) | 신호중계 시스템의 레벨 2 프로토콜 처리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19980929 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |