JPH103435A - チャネル装置の障害検出方法及びこれを用いた入出力制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 本体コンピュータと周辺装置を接続するチャ
ネル装置に発生する障害を本体コンピュータの運用前に
検出する。 【解決手段】 周辺装置の代わりにチャネル装置と接続
する装置を追加し、この装置とメモリの間でデータ転送
テストを行う。入力側チャネル装置においては、周辺装
置に代わって入力側チャネル装置にデータを転送する入
力側転送テスト用データ発生装置がこの装置に該当し、
出力側チャネル装置においては、周辺装置の代わりに出
力側チャネル装置からのデータを転送する出力側転送テ
スト用メモリまたはデータ整合性チェック回路がこの装
置に該当する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はコンピュータと周辺
装置を接続するための装置である入出力制御装置の初期
化に関し、特にチャネル装置に発生する障害の検出に関
する。

【０００２】

【従来の技術】図７は従来の入出力制御装置の構成図で
ある。本体コンピュータ１は周辺装置２と接続されてい
る。本体コンピュータ１は相互に接続された中央演算装
置（以下ＣＰＵ）３、メモリ４、入出力制御装置５から
なり、周辺装置２は入出力制御装置５を介して本体コン
ピュータ１と接続されている。

【０００３】従来の入出力制御装置５は入出力プロセッ
サ（以下ＩＯＰ）６、入出力プロセッサの制御ソフトウ
ェアを格納した装置（以下ＩＯＰ ＦＷ）７、ローカル
メモリ８、出力側チャネル装置９、入力側チャネル装置
１０から構成されている。

【０００４】このような構成の従来の入出力制御装置５
の初期化動作と運用動作を表したのが図８、図９であ
り、図８は出力側チャネル装置９、図９は入力側チャネ
ル装置１０の初期化動作と運用動作をそれぞれ表してい
る。

【０００５】次に、図８及び図９並びに図７をも併せ参
照して、出力側チャネル装置９及び入力側チャネル装置
１０の初期化動作を説明する。なお、図８及び図９に示
された出力側及び入力側チャネル装置９及び１０の初期
化動作は同じであるから、この初期化動作については図
８及び図９の双方を参照して説明する。

【０００６】本体コンピュータ１の電源投入後、ＣＰＵ
３からＩＯＰ６にＩＯＰイニシャライズ命令が発行され
る。この命令を受けたＩＯＰ６はＩＯＰ６の内部をイニ
シャライズする。

【０００７】ＩＯＰ６内部のイニシャライズ終了後、Ｉ
ＯＰ６はＩＯＰイニシャライズ完了報告をＣＰＵ３に返
す。

【０００８】ＩＯＰイニシャライズ完了報告を受けたＣ
ＰＵ３は、チャネルイニシャライズ命令をＩＯＰ６に発
行する。この命令を受けたＩＯＰ６はＩＯＰ ＦＷ７に
従って出力側チャネル装置９、入力側チャネル装置１０
に対応する部分のローカルメモリ８を初期化し、さらに
出力側チャネル装置９、入力側チャネル装置１０は自身
を初期化する。

【０００９】ローカルメモリ８、出力側チャネル装置
９、入力側チャネル装置１０の初期化が終了すると、Ｉ
ＯＰ６はチャネルイニシャライズ完了報告をＣＰＵ３に
返す。

【００１０】従来の入出力制御装置５の出力側チャネル
装置９及び入力側チャネル装置１０の初期化は以上のよ
うに行われる。引き続き上記のように初期化された従来
の入出力制御装置５の出力側チャネル装置９におけるデ
ータ転送及び障害検出について図７及び図８を参照して
説明する。

【００１１】本体コンピュータ１と周辺装置２の間でデ
ータ転送が行われるとき、ＣＰＵ３からＩＯＰ６に対し
てチャネルコネクト命令が発行される。この命令を受け
たＩＯＰ６は出力側チャネル装置９を周辺装置２と論理
的に接続する。

【００１２】チャネルコネクト命令に引き続き、ＣＰＵ
３からＩＯＰ６に対してデータ転送命令が発行される。
この命令を受けたＩＯＰ６は、データ転送に必要な情報
を出力側チャネル装置９に与え、この情報をもとにして
出力側チャネル装置９はメモリ４と周辺装置２の間のデ
ータ転送を開始する。

【００１３】ここで、出力側チャネル装置９に障害があ
る場合、次の（１）、（２）の方法により障害が検出さ
れる。

【００１４】（１）データ転送は異常に終了し、障害発
生がＩＯＰ６経由でＣＰＵ３に通知されて障害が検出さ
れる。

【００１５】（２）データ転送は正常に終了するが、転
送されたデータが不正であり、ＯＳによって障害が検出
される。

【００１６】入力側チャネル装置１０におけるデータ転
送及び障害検出については図９に示されているが、デー
タ転送が周辺装置２からメモリ８に対して行われる事を
除いて出力側チャネル装置９におけるデータ転送及び障
害検出と同じである。

【００１７】

【発明が解決しようとする課題】以上述べたように、従
来の入出力制御装置５では実際に本体コンピュータを運
用してデータ転送を実行しないとチャネル装置の障害が
検出できなかった。そのために、本体コンピュータの運
用中にチャネル装置の障害が検出されると当該チャネル
装置は本体コンピュータから論理的に切り離され、本体
コンピュータの運用が終了してからチャネル装置の交換
等の処置が施されることになる。

【００１８】しかし、本体コンピュータの規模が大きく
なればなるほど運用の中断・再開に伴う経済的な損失は
大きく、スーパーコンピュータでは特に著しいものにな
る。このため規模の大きいコンピュータでは、運用開始
後にチャネル装置の障害発生が検知されても本体コンピ
ュータの運用は中断されずにそのまま続けられる。結果
として、なんらかのやむを得ない理由により本体コンピ
ュータの運用が終了し、チャネル装置が復旧した後でな
ければ、障害発生が検出されたチャネル装置に接続され
ている周辺装置は使用できないことになる。

【００１９】また、運用を開始する前にチャネル装置の
障害を検出する方法として、従来は障害検出専用のテス
トプログラムを実行していた。このプログラムはチャネ
ル装置の全機能を網羅的に試験するものであり、しかも
低速なＩＯＰによって実行されるために所要時間が長い
ので、長時間の電源停止後や新しいチャネル装置の導入
時など特殊な場合にのみ実行される。そのためこのテス
トプログラムは日常的に実行されることはなく、チャネ
ル装置の障害発生は本体コンピュータの運用開始後に検
出されることが多いということになっていた。

【００２０】チャネル装置の障害を本体コンピュータの
運用前に検出する発明として、特開平３−５８２５４
「チャネルのデータ転送試験方式」（以下、引例１とす
る）、特開平５−４０７０７「装置間接続試験方式」
（以下、引例２とする）が提案されている。

【００２１】引例１は、あらかじめ定められたテストデ
ータＯと、このテストデータを試験対象のチャネルを用
いて周辺装置に書き込み、このデータを逆に試験対象の
チャネルを用いて読み出したデータであるテストデータ
Ｅと、同様に試験対象のチャネルを用いて周辺装置に書
き込まれたテストデータを正常なチャネルを用いて読み
出したテストデータＮの３つのテストデータＯ、Ｅ、Ｎ
を比較することで、試験チャネルに発生した障害が読み
出しに関するのか書き込みに関するのか、あるいはその
両方に関するのかを判定できるチャネルのデータ転送方
式を提案している。

【００２２】この方式では試験の基準となる正常なチャ
ネルが不可欠であるが、このチャネル自身を試験する方
法が示されていない。

【００２３】他方の引例２は、本発明の周辺装置と同様
の働きをする入出力装置に、該入出力装置の電源がＯＮ
状態になった、あるいは該入出力装置が初期化されたと
き該入出力装置のすべての信号線の信号を”１”状態に
認定する信号認定機構を設ける一方、該入出力装置の電
源がＯＮ状態になった、あるいは該入出力装置が初期化
されて該入出力装置が動作可能になったとき該入出力装
置に接続される入出力制御装置の信号線の信号が”１”
状態であるかどうかを検査して入出力装置と入出力制御
装置の物理的接続を確認する装置間接続試験方式を提案
している。

【００２４】この方式では、データ転送順序、プロトコ
ルやメッセージのやり取りなどの論理的な動作に関して
一切試験できない。

【００２５】本発明が解決しようとする課題は、入出力
制御装置５のチャネル装置に発生する障害を本体コンピ
ュータの運用前に検出することである。

【００２６】本発明が解決しようとするもう一つの課題
は、チャネル装置による周辺装置とメモリの接続の試験
について、物理的な接続だけでなく、論理的な接続をも
試験できるチャネル装置の障害検出方法を提供すること
である。

【００２７】

【課題を解決するための手段】本発明によれば、初期化
動作した後に運用動作を行うチャネル装置の障害検出方
法において、試験用のテストデータを規定する段階、前
記チャネル装置の前記初期化動作時に、前記テストデー
タを前記チャネル装置に転送する段階、及び前記チャネ
ル装置転送後のテストデータを転送前のテストデータと
照合し、照合結果から前記チャネル装置の障害の有無を
検出する段階を含むチャネル装置の障害検出方法が得ら
れる。

【００２８】この障害検出方法は入力側チャネル装置及
び出力側チャネル装置の少なくとも一方において実行さ
れればよい。入力側チャネル装置に適用した場合、本発
明に係る入出力制御装置は、周辺装置の代わりに入力側
チャネル装置と接続される装置であり、テストデータを
発生して入力側チャネル装置を介して本体コンピュータ
のメモリに送信する装置である入力側転送テスト用デー
タ発生装置及びテストデータと、テストデータが本体コ
ンピュータのメモリに受信されたときのデータである転
送後テストデータとを比較する手段を備えていればよ
い。

【００２９】他方、出力側チャネル装置に適用した場
合、本発明の入出力制御装置は、周辺装置の代わりに出
力側チャネル装置と接続されるメモリであり、本体コン
ピュータのメモリに格納されたあらかじめ定められたテ
ストデータを出力側チャネル装置を介して受信するメモ
リである出力側転送テスト用メモリ及びテストデータ
と、出力側転送用メモリに受信されたときのデータであ
る転送後テストデータとを比較する手段によって構成さ
れる。

【００３０】また、本発明を出力側チャネル装置に適用
した他の態様によれば、周辺装置の代わりに出力側チャ
ネル装置と接続される回路であり、本体コンピュータの
メモリに格納され、あらかじめ定められたテストデータ
を出力側チャネル装置を介して本体コンピュータのメモ
リから受信し、テストデータと、本体コンピュータのメ
モリから受信したデータである転送後テストデータとを
比較する回路であるデータ整合性チェック回路を備えた
入出力制御装置が得られる。

【００３１】

【発明の実施の形態】本発明の実施の形態を以下に説明
する。図１は入力側及び出力側チャネル装置の両方に本
発明による障害検出方法を適用した入出力制御装置５の
構成図である。この実施の形態を第１の実施の形態とす
る。

【００３２】第１の実施の形態による入出力制御装置５
は、出力側チャネル装置９に接続された出力側転送テス
ト用メモリ１１及び入力側チャネル装置１０に接続され
た入力側転送テスト用データ発生装置１２を備えている
点で、図７に示された従来の技術による入出力制御装置
５と異なっている。

【００３３】図２及び図３は第１の実施の形態による出
力側及び入力側チャネル装置の初期化動作である。図２
及び図３並びに図１を併せ参照して、第１の実施の形態
による入出力制御装置５の入力側及び出力側チャネル装
置の初期化動作を説明する。なお、図２及び図３に示さ
れた出力側及び入力側チャネル装置９及び１０の初期化
動作の一部は同じであるから、この部分については図２
及び図３の双方を参照して説明する。

【００３４】本体コンピュータ１の電源投入後、ＣＰＵ
３からＩＯＰ６にＩＯＰイニシャライズ命令が発行され
る。この命令を受けたＩＯＰ６は自身の内部をイニシャ
ライズする。

【００３５】ＩＯＰ６内部のイニシャライズ終了後、Ｉ
ＯＰ６はＩＯＰイニシャライズ完了報告をＣＰＵ３に返
す。

【００３６】ＩＯＰイニシャライズ完了報告を受けたＣ
ＰＵ３は、チャネルイニシャライズ命令をＩＯＰ６に発
行する。この命令を受けたＩＯＰ６はＩＯＰ ＦＷ７に
従って出力側チャネル装置９、入力側チャネル装置１０
に対応する部分のローカルメモリ８を初期化し、さらに
出力側チャネル装置９、入力側チャネル装置１０は自身
を初期化する。

【００３７】ここまでの動作は従来の入出力制御装置５
の初期化動作と同じである。次の段階で、従来の入出力
制御装置５の初期化動作ではＩＯＰ６がＣＰＵ３にチャ
ネルイニシャライズ完了報告を返すが、本実施の形態で
は、ＩＯＰ６が出力側チャネル装置９または入力側チャ
ネル装置１０にデータ転送テストを指示する。データ転
送テストを指示されたチャネル装置は、初期化動作中
に、転送テストモードになる。続いて図１及び図２を参
照して出力側チャネル装置の転送テストモードを説明す
る。

【００３８】転送テストモードの際、メモリ４のあらか
じめ決められた領域に、あらかじめ決められたパターン
のデータ転送テスト用データが入っている。このデータ
は、転送後にＩＯＰ６がチェックするときの計算が簡単
なデータであることが望ましく、図４にその具体例が示
されている。この例では４バイト中の一つの０ビットの
位置が順番にずれていくデータを使用している。

【００３９】転送テストモードになると、出力側チャネ
ル装置９の接続先は周辺装置２から出力側転送テスト用
メモリ１１に切り替えられる。

【００４０】出力側チャネル装置９は、通常の転送機構
を使用してメモリ４からデータ転送テスト用データを読
みだし、出力側転送テスト用メモリ１１に書き込む。

【００４１】データ転送が終了したら、ＩＯＰ６が出力
側転送テスト用メモリの中を読み出して、データ転送用
データが正しくメモリ４に転送できたかをチェックす
る。

【００４２】次に図１及び図３を参照して入力側チャネ
ル装置の転送テストモードを説明する。

【００４３】出力側チャネル装置９の転送テストモード
と同様に、転送テストモードに先立ってメモリ４にデー
タ転送テスト用データが入っている。

【００４４】転送テストモードになると、入力側チャネ
ル装置１０の接続先は周辺装置２から入力側転送テスト
用データ発生装置１２に切り替えられる。

【００４５】入力側チャネル装置１０は、通常の転送機
構を使用して入力側転送テスト用データ発生装置１２で
発生させたデータ転送テスト用データをメモリ４の予め
決められた領域に転送する。

【００４６】データ転送が終了したら、ＩＯＰ６がメモ
リ４の中を読み出して、データ転送用データが正しくメ
モリ４に転送できたかをチェックする。

【００４７】入力側及び出力側チャネル装置の両方でデ
ータが正しく転送された場合は、チャネルイニシャライ
ズ完了をＣＰＵ３に報告する。

【００４８】入力側及び出力側チャネル装置のいずれか
又は両方でデータ転送テストの不具合が検出された場合
は、ＩＯＰ６がＣＰＵ３にチャネルイニシャライズ失敗
を報告する。

【００４９】図５は第１の実施の形態と同様に、入力側
及び出力側チャネル装置の両方に本発明による障害検出
方法を適用した第２の実施の形態による入出力制御装置
５の構成図であるが、出力側チャネル装置９の動作が図
１に示した第１の形態と異なっている。

【００５０】入力側チャネル装置と入力側転送テスト用
データ発生装置よりなる構成及び入力側チャネル装置の
初期化動作は、第１及び第２の実施の形態の入出力制御
装置５の両方とも同じであるので、ここでは出力側チャ
ネル装置の初期化に関する説明のみを行う。

【００５１】図５に示された入出力制御装置５は、出力
側チャネル装置９にデータ整合性チェック回路１３が接
続されている点で図１に示された入出力制御装置と構成
上相違している。

【００５２】図５及び図６を参照して第２の実施の形態
による入出力制御装置５の出力側チャネル装置の初期化
動作を説明する。

【００５３】本体コンピュータの電源投入から、ＩＯＰ
６に対するＣＰＵ３のチャネルイニシャライズ命令の発
行、出力側チャネル装置９及び入力側チャネル装置１０
に対応した部分のローカルメモリ８の初期化、出力側チ
ャネル装置９及び入力側チャネル装置１０自身の初期化
までの転送テストモード以前の段階は、従来及び第１の
実施の形態による入出力制御装置５の初期化動作と同じ
である。

【００５４】転送テストモード以降の初期化動作につい
て、図５及び図６を参照して説明する。

【００５５】転送テストモードに先立って、メモリ８の
予め決められた領域に、データ転送テスト用データを格
納しておく。データ転送テスト用データは少なくとも２
種類用意しておく。最後のデータ転送テスト用データ以
外は、出力側チャネル装置に障害がなければ整合性チェ
ックをクリアするようなデータにしておき、最後に試験
されるデータ転送テスト用データだけは出力側チャネル
装置に障害がなくても整合性チェックでエラーするよう
なデータを用意する。

【００５６】ＩＯＰ６がデータ転送テストを出力側チャ
ネル装置９に指示すると、出力側チャネル装置９は転送
テストモードになる。

【００５７】転送テストモードになると、出力側チャネ
ル装置９の接続先は周辺装置２からデータ整合性チェッ
ク回路１３に切り替えられる。

【００５８】メモリ４から読み出されたデータ転送テス
ト用データは、出力側チャネル装置９の通常の転送機構
を使用してデータ整合性チェック回路１３に入力され
る。

【００５９】データ整合性チェック回路１３は、入力さ
れたデータ転送テスト用データの整合性をチェックして
エラーがなければなにもせず、データ転送テスト用デー
タをそのまま破棄する。

【００６０】エラーがあると、データ整合性チェック回
路１３はＩＯＰ ＦＷ７に対して割り込みをかける。

【００６１】正常に転送が行われた場合、データ転送テ
スト用データのうち最後に試験されるデータだけがエラ
ーを発生するので、このときにだけデータ整合性チェッ
ク回路１３はＩＯＰ ＦＷ７に対して割り込みをかけ
る。

【００６２】もし、最後のデータ以外でデータ整合性チ
ェック回路１３がエラーを検出してＩＯＰ ＦＷ７に割
り込みをかけたり、最後のデータでエラーを検出しなか
ったりした場合、ＩＯＰ ＦＷ７はデータ転送テストが
不首尾に終わったと判断し、ＣＰＵ３に対してチャネル
イニシャライズ失敗を報告する。

【００６３】ここまでで入力側及び出力側チャネル装置
に本発明の障害検出方法を適用した入出力制御装置の実
施の形態について説明したが、入出力制御装置の入力側
及び出力側チャネル装置のいずれか一方並びにスーパー
コンピュータのチャネル装置に適用した実施の形態につ
いては、本発明に固有の構成及び初期化動作ともに共通
なので、説明は省略する。

【００６４】

【発明の効果】以上のように、本発明によるチャネル装
置の障害検出方法並びにこれを用いた入出力制御装置及
びスーパーコンピュータによれば、チャネル装置に発生
した障害をその初期化動作中に発見することが可能であ
り、このことによって本体コンピュータの運用前にチャ
ネル装置の障害を検出できるようになる。結果として、
障害が発生したチャネル装置の交換が容易になり、本体
コンピュータに接続された周辺装置がチャネル装置の障
害に煩わされることなく活用できるようになるという効
果がある。

【図面の簡単な説明】

【図１】第１の実施の形態による入出力制御装置の構成
図である。

【図２】第１の実施の形態による出力側チャネル装置の
初期化動作である。

【図３】第１の実施の形態による入力側チャネル装置の
初期化動作である。

【図４】転送テスト用データのパターンを表す図であ
る。

【図５】第２の実施の形態による入出力制御装置の構成
図である。

【図６】第２の実施の形態による出力側チャネル装置の
初期化動作である。

【図７】従来の入出力制御装置の構成図である。

【図８】従来の出力側チャネル装置の初期化動作と運用
動作である。

【図９】従来の入力側チャネル装置の初期化動作と運用
動作である。

【符号の説明】 １ 本体コンピュータ ２ 周辺装置 ３ 中央演算装置（ＣＰＵ） ４ メモリ ５ 入出力制御装置 ６ 入出力プロセッサ（ＩＯＰ） ７ 入出力プロセッサの制御ソフトウェアを格納した装
置（ＩＯＰ ＦＷ） ８ ローカルメモリ ９ 出力側チャネル装置 １０ 入力側チャネル装置 １１ 出力側転送テスト用メモリ １２ 入力側転送テスト用データ発生装置 １３ データ整合性チェック回路

Claims (8)

【特許請求の範囲】
1. 【請求項１】 初期化動作した後、運用動作を行うチャ
   ネル装置の障害検出方法において、 試験用のテストデータを規定する段階と、 前記チャネル装置の前記初期化動作時に、前記テストデ
   ータを前記チャネル装置に転送する段階と、 前記チャネル装置転送後のテストデータを転送前のテス
   トデータと照合し、照合結果から前記チャネル装置の障
   害の有無を検出する段階とを含むチャネル装置の障害検
   出方法。
2. 【請求項２】 本体コンピュータのメモリと周辺装置の
   間の接続に使用され、前記周辺装置に対するインターフ
   ェイスを構成する入力側チャネル装置を備えた本体コン
   ピュータの入出力制御装置において、 前記周辺装置の代わりに前記入力側チャネル装置と接続
   される装置であり、あらかじめ定められたテストデータ
   を発生して当該テストデータを前記入力側チャネル装置
   を介して前記本体コンピュータのメモリに送信する装置
   である入力側転送テスト用データ発生装置と、 前記テストデータと、前記テストデータが前記本体コン
   ピュータのメモリに受信されたときのデータである転送
   後テストデータとを比較する手段とを有することを特徴
   とする入出力制御装置。
3. 【請求項３】 本体コンピュータのメモリと周辺装置の
   間の接続に使用され、前記周辺装置に対するインターフ
   ェイスを構成する出力側チャネル装置を備えた本体コン
   ピュータの入出力制御装置において、 前記周辺装置の代わりに前記出力側チャネル装置と接続
   されるメモリであり、前記本体コンピュータのメモリに
   格納されたあらかじめ定められたテストデータを前記出
   力側チャネル装置を介して受信するメモリである出力側
   転送テスト用メモリと、 前記テストデータと、前記出力側転送用メモリに受信さ
   れたときのデータである転送後テストデータとを比較す
   る手段とを有することを特徴とする入出力制御装置。
4. 【請求項４】 本体コンピュータのメモリと周辺装置の
   間の接続に使用され、前記周辺装置に対するインターフ
   ェイスを構成する出力側チャネル装置を備えた本体コン
   ピュータの入出力制御装置において、 前記周辺装置の代わりに前記出力側チャネル装置と接続
   されたデータ整合性チェック回路を備える入出力制御装
   置であり、 前記データ整合性チェック回路は前記本体コンピュータ
   のメモリに格納され、あらかじめ定められたテストデー
   タを前記出力側チャネル装置を介して前記本体コンピュ
   ータのメモリから受信し、 前記テストデータと、前記本体コンピュータのメモリか
   ら受信したデータである転送後テストデータとを比較す
   ることを特徴とする入出力制御装置。
5. 【請求項５】 本体コンピュータのメモリと周辺装置の
   間の接続に使用され、前記周辺装置に対するインターフ
   ェイスを構成する入力側及び出力側チャネル装置を備え
   た本体コンピュータの入出力制御装置において、 前記周辺装置の代わりに前記入力側チャネル装置と接続
   される装置であり、あらかじめ定められた第１のテスト
   データを発生して当該第１のテストデータを前記入力側
   チャネル装置を介して前記本体コンピュータのメモリに
   送信する装置である入力側転送テスト用データ発生装置
   と、 前記第１のテストデータと、前記第１のテストデータが
   前記本体コンピュータのメモリに受信されたときのデー
   タである第１の転送後テストデータとを比較する手段と
   を有し、 さらに、 前記周辺装置の代わりに前記出力側チャネル装置と接続
   されるメモリであり、前記本体コンピュータのメモリに
   格納されたあらかじめ定められた第２のテストデータを
   前記出力側チャネル装置を介して受信するメモリである
   出力側転送テスト用メモリと、 前記第２のテストデータと、前記第２のテストデータが
   前記出力側転送用メモリに受信されたときのデータであ
   る第２の転送後テストデータとを比較する手段とを有す
   ることを特徴とする入出力制御装置。
6. 【請求項６】 本体コンピュータのメモリと周辺装置の
   間の接続に使用され、前記周辺装置に対するインターフ
   ェイスを構成する入力側及び出力側チャネル装置を備え
   た本体コンピュータの入出力制御装置において、 前記周辺装置の代わりに前記入力側チャネル装置と接続
   される装置であり、あらかじめ定められたテストデータ
   を発生して当該テストデータを前記入力側チャネル装置
   を介して前記本体コンピュータのメモリに送信する装置
   である入力側転送テスト用データ発生装置と、 前記テストデータと、前記テストデータが前記本体コン
   ピュータのメモリに受信されたときのデータである転送
   後テストデータとを比較する手段とを有し、 さらに、 前記周辺装置の代わりに前記出力側チャネル装置と接続
   されたデータ整合性チェック回路を備え、 当該データ整合性チェック回路は、前記本体コンピュー
   タのメモリに格納されたあらかじめ定められた第２のテ
   ストデータを前記出力側チャネル装置を介して前記本体
   コンピュータのメモリから受信する回路であり、 前記第２のテストデータと、前記本体コンピュータのメ
   モリから受信したデータである第２の転送後テストデー
   タとを比較する回路であることを特徴とする入出力制御
   装置。
7. 【請求項７】 周辺装置に接続して使用され、前記周辺
   装置に対するインターフェイスを構成する入力側及び出
   力側チャネル装置とメモリを備えたスーパーコンピュー
   タにおいて、 前記周辺装置の代わりに前記入力側チャネル装置と接続
   される装置であり、あらかじめ定められた第１のテスト
   データを発生して当該第１のテストデータを前記入力側
   チャネル装置を介して前記本体コンピュータのメモリに
   送信する装置である入力側転送テスト用データ発生装置
   と、 前記第１のテストデータと、前記第１のテストデータが
   前記本体コンピュータのメモリに受信されたときのデー
   タである第１の転送後テストデータとを比較する手段と
   を有し、 さらに、 前記周辺装置の代わりに前記出力側チャネル装置と接続
   されるメモリであり、前記本体コンピュータのメモリに
   格納されたあらかじめ定められた第２のテストデータを
   前記出力側チャネル装置を介して受信するメモリである
   出力側転送テスト用メモリと、 前記第２のテストデータと、前記第２のテストデータが
   前記出力側転送用メモリに受信されたときのデータであ
   る第２の転送後テストデータとを比較する手段とを有す
   ることを特徴とするスーパーコンピュータ。
8. 【請求項８】 周辺装置に接続して使用され、前記周辺
   装置に対するインターフェイスを構成する入力側及び出
   力側チャネル装置とメモリを備えたスーパーコンピュー
   タにおいて、 前記周辺装置の代わりに前記入力側チャネル装置と接続
   される装置であり、あらかじめ定められた第１のテスト
   データを発生して当該第１のテストデータを前記入力側
   チャネル装置を介して前記本体コンピュータのメモリに
   送信する装置である入力側転送テスト用データ発生装置
   と、 前記第１のテストデータと、前記第１のテストデータが
   前記本体コンピュータのメモリに受信されたときのデー
   タである第１の転送後テストデータとを比較する手段と
   を有し、 さらに、 前記周辺装置の代わりに前記出力側チャネル装置と接続
   されたデータ整合性チェック回路を備え、 当該データ整合性チェック回路は、前記本体コンピュー
   タのメモリに格納されたあらかじめ定められた第２のテ
   ストデータを前記出力側チャネル装置を介して前記本体
   コンピュータのメモリから受信する回路であり、 前記第２のテストデータと、前記本体コンピュータのメ
   モリから受信したデータである第２の転送後テストデー
   タとを比較する回路であることを特徴とするスーパーコ
   ンピュータ。