JPH0465411B2 - - Google Patents

Description

【発明の詳細な説明】 Ａ 産業上の利用分野 本発明は、コンピユータ・システムに関し、具
体的には、エラーすなわち誤りの割込み信号及び
そのデータを支援プロセツサに同時に提示するコ
ンピユータ・システムの装置に関する。

Ｂ 従来技術及びその問題点 コンピユータ・システムは、主プロセツサと、
主プロセツサに接続された支援プロセツサを含む
場合が非常に多い。機械チエツクがプロセツサで
検出されると、サービスが必要なことを示す割込
み信号が支援プロセツサ（SP）に提示される。
SPが走査を開始する前に、影響を受けるプロセ
ツサ（または緊密に結合されたシステム中のすべ
てのプロセツサ）へのシステム・クロツクが、停
止されなければならない。走査により、SPは機
械チエツクの発生源とチエツクによつて生じる損
害の規模を決定するのに必要なデータを集めるこ
とができる。システムの各走査リングが、SPに
よつて中央プロセツサ複合体（CPC）から走査
される。走査されたデータ・ビツトは、システム
中で活動状態になつている機械チエツクを決定す
るため、SPマイクロコードが容易にアクセスで
きる構造化形式に変換される。機械チエツク状況
が決定されると、再試行手順を開始することがで
きる。

機械チエツクの発生源を決定するためにデー
タ・ビツトを走査し変換する処理はいくつかの欠
点を伴つている。第１に、機械チエツクの発生源
が、割込み信号をSPが受け取つた時点でわかつ
ていないので、その割込み信号で表わされるあら
ゆるプロセツサが、走査を準備するために停止さ
れなければならない。その結果、システムに損害
を与えシステム全体の可用性が低下する。という
のは機能プロセツサはそれが停止したときに再試
行不能状態で走行していることがあるからであ
る。そうなつた場合、システムを再起動させるの
に初期マイクロコード・ロード（IML）が必要
となる。第２に、走査は、各チツプ上の各走査リ
ングを通常はCPCの動作速度よりもかなり遅い
速度で順次アドレス指定することを必要とする逐
次動作なので、非常に時間がかかる。SPが機械
チエツク発生源及び関連する誤り情報を決定する
ために走査データ・ビツトの変換を実行すると
き、大きな追加遅延が発生する。これらの遅延の
結果、ダウン時間が延引し、入出力装置が切断さ
れることもある。最後に、多数の機械チエツクが
活動状態の場合、どの機械チエツクが最初に起こ
つたかを必ずしも判定できない。この誤り分離の
不十分さのため、余分の機械部品を交換しなけれ
ばならなくなることもある。初期機械チエツク割
込み信号と同時に機械チエツクの発生源と損害の
程度をSPが入手できるなら、SPがもはやこの情
報を判定する必要はないので、割込み信号に対処
するのに必要な時間がかなり減少する。多重プロ
セツサ環境では、問題の発生源がSPにとつて分
離され、SPは損害を受けた領域だけを修復し、
他の独立なプロセツサは走行を継続するので、シ
ステムの可用性が増大するという追加の利益が得
られる。

Ｃ 問題点を解決するための手段 したがつて、本発明の目的は、初期機械チエツ
ク割込み信号、機械チエツクの発生源及び損害の
程度を同時にコンピユータ・システムの支援プロ
セツサに提示することにある。

本発明の目的には、サービス・プロセツサと主
プロセツサの間にシステム支援アダプタ（SSA）
を配設することも含まれる。SSAがまず初期機
械チエツク割込み信号を受け取り、機械チエツク
割込み信号、機械チエツクの発生源、及び機械チ
エツクによつて生じる損害の程度に関する情報を
主プロセツサから収集して、それらの情報を同時
にSPに提示するとき、機械チエツクの発生源と、
機械チエツクによつて主プロセツサ中に生じる損
害の程度を主プロセツサに照会する機能をシステ
ム支援アダプタはもつ。

本発明の上記及びその他の目的は、支援プロセ
ツサ（SP）と主プロセツサの中央プロセツサ複
合体（CPC）の間にシステム支援アダプタ
（SSA）を配設することによつて達成される。
SSAは、CPCからSPに向かう途中の機械チエツ
ク信号を傍受し、機械チエツク及びその結果発生
する損害を分離するのに不可欠な誤りデータをす
べて収集してから、SPに機械チエツク信号と誤
りデータを同時に提示する。機械チエツク・デー
タ収集機構が主プロセツサのCPC上にあり、
CPCのあらゆる論理カード上の事前定義された
レジスタ位置に入る、マイクロコードで駆動され
る一連の迅速保守アクセス経路（RMAP）コマ
ンドを起動する。RMAPコマンドは独立した固
有の保守クロツクだけに基づいて実行されるの
で、システム・クロツクは、データ収集中にどの
論理カード上でも停止される必要はない。保守ク
ロツクはCPCクロツク速度で動作する。収集さ
れた誤りデータは、機械チエツクの発生源、（チ
エツクの広がりを示す）機械チエツクのレベル、
及び機械チエツクの形式（たとえば、システム機
械チエツクか保守形式の機械チエツクか）を記述
する。誤りデータがSSAによつて収集されSSA
のメモリ・バツフア記憶域に記憶された後、
SSAにより機械チエツク割込み信号が重要な誤
り情報と同時にSPに提示される。SPは、システ
ム内での割込みの量を制限しながらより好都合な
形で必要なサービスを行なうので、ダウン時間が
最小となり、システム全体の可用性が増大する。

本発明のより広い適用範囲は、以下に示す詳細
な説明から明らかになるはずである。ただし、詳
細な記載と特定の例は、本発明の好ましい実施例
を表わしているが、例示として示したものに過ぎ
ず、当業者なら、以下に示す詳細な説明を読め
ば、本発明の範囲内で様々な変更及び修正が、明
らかになるはずである。

Ｄ 実施例 第２図に、従来技術の誤り割込み・誤りデータ
収集システムの概略図を示す。第２図で、支援プ
ロセツサ（SP）１０は、バスQBUSを介して中
央プロセツサ複合体（CPC）２０に直接接続さ
れている。動作に当つては、CPC２０中で機械
チエツクが生じると、CPC２０はCPCに誤りが
発生したことを示す割込み信号をSP１０に送る。
SP１０はその動作が中断される。SP１０はCPC
２０に照会して、割込みの原因を読み取り、
CPC２０から誤りデータを読み取る。次いで、
SP１０はこの割込み信号及び誤りデータを使つ
て誤りを訂正する。SP１０が割込み信号を受け
取つたとき、割込みの原因を読み取り、CPC２
０から誤りデータを読み取るのに時間がかかつ
た。

第１図に、本発明の誤り割込み・誤りデータ収
集システムの概略図を示す。第１図では、SP１
０はシステム支援アダプタ（SSA）１５を介し
てCPC２０に接続されている。動作に当つては、
主プロセツサまたはCPC２０に誤り状態が発生
したことを示すCPC機械チエツクが生じる。
SSA１５は中断される。SSA１５は、CPC２０
から割込みの原因と割込みに関連するデータ（誤
りデータ）を読み取る。SSA１５は、初期割込
み信号、割込みの原因及び誤りデータを同時に
SP１０に送る。SP１０は直ちに誤り訂正を開始
することができる。SP１０は誤りデータを読み
取る際に時間がかからない。

第３図は、第１図のSSAカード１５を介して
主プロセツサのCPC２０に接続された支援プロ
セツサ（SP）１０の３次元図である。SP１０は
パーソナル・コンピユータである。SSA１５は、
主プロセツサのラツクに収容されたカードであ
る。CPC２０は、主プロセツサのラツクに収容
された他のカードから構成される。

第４図は、SP１０とCPC２０の間に接続され
たSSAカード１５のより詳細な構成を示す。
SSAカード１５は、遠隔PC支援プロセツサ１０
を主プロセツサのCPC２０に接続するための手
段をもたらし、プロセツサ複合体内の複数バス・
アーキテクチヤにデータを知能的に分配する。
SSA１５は、動的にプログラミング可能な独立
型装置であり、ローカル・エリア・ネツトワーク
（LAN）インターフエースを介して外部接続され
たSP１０から初期プログラム・ロードを要求す
るための手段であるブートストラツプ読取り専用
記憶装置（ROS）を含む。SSA１５は次の３つ
の論理要素から構成される。(1)LANインターフ
エース１５ａ、(2)パリテイ・誤り訂正（ECC）
を含む512kランダム・アクセス・メモリを備え
たSOLOマイクロプロセツサ１５ｂ、及び(3)迅速
保守アクセス（RMA）アダプタ論理モジユール
１５ｃ。

LANインターフエース１５ａは、オンカード
ROSによつて制御される。このオンカードROS
は、トークン・リングLANアーキテクチヤに電
気的に応答するようにLAN論理モジユールを制
御する。LANインターフエース１５ａモジユー
ルは、各SSAカードに独自なLANアドレスに応
答する機能ももつ。この機能により、最高256枚
までの任意の数のSSAカードが単一LANネツト
に結合できる。この機能により、複数のプロセツ
サ群が、その群に対する支援プロセツサとして動
作するようにプログラミングされた単一SP１０
によつてサービスされる。さらに、単一のPCが
故障した場合、バツクアツプ・パーソナル・コン
ピユータをLANネツトに接続して、高度の可用
性をもたらすことができる。

SOLOマイクロプロセツサ１５ｂは、このSSA
カード１５用のマイクロプロセツサ・コントロー
ラである。このマイクロプロセツサは、512Kの
RAMをもち、外部SP１０を介してそれに制御プ
ログラムを動的にロードできる。この動的ロード
により、カードの機能を上位プロセツサまたは主
プロセツサの必要に応じて調整または修正するこ
とができる。このSOLOプロセツサ１５ｂの主な
機能は、LANインターフエース１５ａとの間で
データを送受し、RMAモジユール１５ｃとの間
でデータを送受することである。さらに、SOLO
１５ｂは、その制御プログラムを用いて独立した
決定を下し、任意の望ましい方式でこのデータを
操作することができる。

迅速保守アダプタ（RMA）モジユール１５ｃ
は、SSA１５と上位プロセツサまたは主プロセ
ツサのCPC２０との間の１次インターフエース
である。このアダプタ１５ｃは、SSAカード１
５と上位プロセツサ内の３本の独自な保守バスの
うちのいずれかとの間でのデータの移動を制御す
る論理手段となる。この３本の保守バスは、Ｒ−
MAPインターフエース・バス、走査インターフ
エース・バス及び特殊電力制御バスである。
RMAモジユール１５ｃは、上位プロセツサまた
は主プロセツサ内のこれら３本の保守バスすべて
とSOLOマイクロプロセツサ１５ｂのRAMとの
インターフエースをとる手段である。

第４図で、CPC２０は複数のカードを含み、
各カード上に複数のモジユール（Ｍ）が配置され
ていることに留意されたい。

第５図は、本発明による保守支援サブシステム
（MSS）の図である。

第５図で、MSSは、支援プロセツサ（SP）１
０とCPC２０の間に相互接続された第４図の
SSA１５を含む。SP１０はパーソナル・コンピ
ユータであり、ローカル・エリア・ネツトワーク
（LAN）接続を介して主プロセツサに接続されて
いる。LANは、ネツトワーク上の各ステーシヨ
ンに通信プロトコルを解釈するための処理形式を
必要とする。これは、SSA１５カードに収納さ
れたSOLOマイクロプロセツサ１５ｂによつてリ
ンクのラツク側で処理される。SOLOは、LAN
接続を受け入れて要求された動作を、RMAモジ
ユール（Ｒ−MAPアダプタ）１５ｃに含まれる
１連のメモリ・マツプ式バツフアに転送する働き
をする。RMA１５ｃにより、CPC２０は拡張並
列保守インターフエース（EPMI）と呼ばれるイ
ンターフエースを介してRMA１５ｃ内のこれら
のバツフアにアクセスでき、必要な機能が物理的
に実現される。CPC２０は１次保守
（PRIMAINT）インターフエース２０ａと２次
保守（SECMAINT）インターフエース２０ｂを
含む。１次保守インターフエース２０ａは論理的
に２つの部分、すなわち、１次ユニツトと２次マ
スタ・イメージ・ユニツト（図示せず）に分かれ
る。１次ユニツトは、RMA１５ｃと２次保守イ
ンターフエース２０ｂの間でデータをパスする移
動インターフエースとして働く。２次マスタ・イ
メージ・ユニツトは、１次ユニツトがあるクロツ
ク保守カード上の論理機能を操作し、かつ２次保
守インターフエース２０ｂ上の他のすべての２次
ユニツトを比較して動作が適切に行なわれること
を確認する際の基準となる２次ユニツトとしても
機能する。２次保守インターフエース２０ｂは、
SP１０から要求される動作を実際に実行する。
２次保守インターフエース２０ｂチツプは、通
常、CPC２０のあらゆるカード上にあり、CPC
２０の各論理チツプとのインターフエースを取
る。このため、論理チツプの走査を行なうことが
できる。第５図では、１次保守インターフエース
２０ａは、拡張並列保守インターフエース
（EPMI）を介してSSA１５のRMA１５ｃに接続
されている。１次保守インターフエース２０ａ
は、（第４図に示すように）CPC２０の各カード
の２次保守インターフエース２０ｂに接続され、
２次保守インターフエース２０ｂはCPC２０の
各カード上の各論理チツプとのインターフエース
を取る。

第６図に、第５図の１次保守インターフエース
２０ａのより詳しい構成を示す。

第６図で、１次保守インターフエース２０ａ
は、第１の論理部分２０ａ１と第２の論理部分２
０ａ２を含む。第１論理部分２０ａ１は、２次保
守インターフエース２０ｂから１次保守インター
フエース（PMI）システム割込み線を受け、シ
ステム割込みレジスタ２０ａ１ｂに接続される方
向制御論理機能２０ａ１ａを含む。システム割込
みレジスタ２０ａ１ｂには、SSA１５のSOLOマ
イクロプロセツサ１５ｂ内で実行されるＲ−
MAP DE（０：15）コマンドが入る。システム割
込みレジスタ２０ａ１ｂは、第２論理部分２０ａ
２のORゲート２０ａ２ａに接続されている。第
２論理部分２０ａ２は、第２論理部分２０ａ２の
割込み状況レジスタ２０ａ２ｂのある位置に接続
されたORゲート２０ａ２ａを含み、状況レジス
タ２０ａ２ｂには、SSA１５のSOLOマイクロプ
ロセツサ１５ｂ内で実行されるＲ−MAP F0
（０：４）コマンドが入る。状況レジスタ２０ａ
２ｂは第２論理部分２０ａ２のORゲート２０ａ
２ｃに接続され、このORゲートは、SSA１５の
RMA１５ｃを付勢するシステム割込み信号を生
成する。割込み状況レジスタ２０ａ２ｂは、５ビ
ツトを保持でき、各ビツトが、特定の割込み状況
形式を表わす。これらの各形式を、第６図で、割
込み状況レジスタ２０ａ２ｂの隣にリストする。

第７図に、第５図の２次保守インターフエース
２０ｂのより詳しい構成を示す。

２次保守インターフエース２０ｂは、割込み形
式レジスタ２０ｂ１を含む、レジスタ２０ｂ１
は、CPC２０の各カード上の論理チツプからの
割込み線を受ける。割込み形式レジスタ２０ｂ１
には、SSA１５のSOLOマイクロプロセツサ１５
ｂ内で実行されるＲ−MAP Ｄ６（１：８）コマ
ンドが入る。割込み形式レジスタ２０ｂ１はOR
ゲート２０ｂ２に接続され、ORゲート２０ｂ２
は、１次保守インターフエース２０ａを付勢する
システム割込み信号を生成する。割込み形式レジ
スタ２０ｂ１は、８ビツトを保持でき、各ビツト
が特定の割込み形式を表わす。割込み形式を、第
７図で割込みレジスタ２０ｂ１の隣にリストす
る。

以下では、第５図ないし第７図を主に参照し、
第１図ないし第４図を補助的に参照して、本発明
の保守支援サブシステム（MSS）の機能の説明
を行なう。

システム支援アダプタ（SSA）１５は、支援
プロセツサ（SP）１０と主プロセツサの中央プ
ロセツサ複合体（CPC）２０の間に配設されて
いる。SSA１５は、CPC２０からSP１０に向か
う途中の機械チエツク信号を傍受する。この信号
を受けると、SSA１５はCPC２０に照会して、
機械チエツク及びその結果発生する損害を分離す
るのに不可欠な誤りデータをすべて収集してか
ら、SP１０に機械チエツク信号と誤りデータを
同時に提示する。機械チエツク誤りデータ収集機
構（第５図参照）は主プロセツサのCPC２０上
にあり、CPCのあらゆる論理カード上の事前定
義されたレジスタ位置に入る、マイクロコードで
駆動される一連の迅速保守アクセス経路
（RMAP）コマンドを起動する。これらのレジス
タの内容が、SSA１５に送られる。RMAPコマ
ンドは独立した固有の保守クロツクだけに基づい
て実行されるので、システム・クロツクは、デー
タの収集中にどの論理カード上でも停止する必要
はない。保守クロツクはCPCクロツク速度で動
作する。事前定義されたレジスタ位置から収集さ
れた誤りデータは、機械チエツクの発生源、（チ
エツクの広がりを示す）機械チエツクのレベル、
及び機械チエツクの形式（たとえば、システム機
械チエツクか保守形式の機械チエツクか）を記述
する。誤りデータがSSA１５によつて収集され
SSA１５のメモリ・バツフア記憶域に記憶され
た後、SSA１５により機械チエツク割込み信号
が重要な誤り情報と同時にSP１０に提示される。
SP１０は、システム内での割込みの量を制限し
ながらより好都合な形で必要なサービスを行なう
ので、ダウン時間が最小となり、システム全体の
可用性が増大する。

第５図で、各２次保守インターフエース２０ｂ
はそれぞれCPC２０のカード上に常駐する。特
定の２次保守インターフエース２０ｂがその関連
するカードから機械チエツク割込み信号を傍受す
ると、その２次保守インターフエースは、PMI
システム割込み線を活動状態の１次保守インター
フエース２０ａにセツトする。すなわち、第６図
の方向制御論理機能２０ａ１ａに入力される
PMIシステム割込み線は活動状態にある。その
結果、第６図の１次保守インターフエース２０ａ
のシステム割込みレジスタ２０ａ１ｂがセツトさ
れ、第６図の１次保守インターフエース２０ａの
システム割込み状況ラツチ２０ａ２ｂがセツトさ
れる。したがつて、第６図の１次保守インターフ
エース２０ａのORゲート２０ａ２ｃからSSA１
５のRMA１５ｃに出るシステム割込み線が活動
状態になる。それを受けて、第５図において、
RMA１５ｃがSOLOマイクロプロセツサ１５ｂ
に割込み、その結果、SSAメモリ・ランダム・
アクセス・メモリ（RAM）に常駐する割込み処
理コードを開始する。割込み処理コードは一連の
RMAP読取りコマンドを含む。これらのコマン
ドは主プロセツサのCPC２０の各カードに常駐
する２次保守インターフエースから誤り／機械デ
ータを収集するように、設計されている。SOLO
マイクロプロセツサ１５ｂは、割込み処理コード
に関連するRMAP読取りコマンドを実行して、
２次保守インターフエースから誤り／機械データ
を収集する。誤り／機械データは、機械チエツク
を示したCPC２０の各カード上の各２次保守イ
ンターフエースからSSA１５によつて以下の方
法で収集される。

(1) 第６図で、SSA１５のSOLOマイクロプロセ
ツサ１５ｂによつて実行される読取りコマンド
F0（０：４）は、第６図の１次保守インターフ
エース２０ａの割込み状況レジスタ２０ａ２ｂ
の内容を提供する。このコマンドはCPC２０
内で発生する割込みの形式を捕捉する。

(2) 第６図で、SOLOマイクロプロセツサ１５ｂ
によつて実行される読取りコマンドDE（０：
15）は、第６図の１次保守インターフエース２
０ａのシステム割込みレジスタ２０ａ１ｂに入
る。このコマンドは２次保守インターフエース
から傍受された割込み信号の発生源を捕捉す
る。

(3) 第７図で、SOLOマイクロプロセツサ１５ｂ
によつて実行される読取りコマンドD6（１：
８）は、CPC２０の各論理カード上のシステ
ム割込みレジスタ２０ａ１ｂによつて指示され
る、第７図の各２次保守インターフエース２０
ｂの割込み形式レジスタ２０ｂ１に入り、機械
チエツク割込みのレベルを捕捉する。このレベ
ルは、事前定義された現場交換可能ユニツト
（FRU）の境界内で行なわれるクロツク動作を
示し、このクロツク動作は再試行概念の一環と
して設計されている。

(4) SSA１５のSOLOマイクロプロセツサ１５ｂ
によつて実行される読取りコマンド00−0F（図
示せず）は、各論理カードの２次保守インター
フエースの機械チエツク・ラツチとともに補足
及びロツクアウト・レジスタを探索し、これに
よつて（欠陥分離のため）最初の機械チエツク
の発生を判定するとともに論理カードで生じた
すべての機械チエツクを補足する。これは、機
械チエツクが生じたことを示した各２次保守イ
ンターフエースについて行なわれる。

(5) 第７図で、SOLOマイクロプロセツサが、機
械チエツクが存在していることを示した各１次
保守インターフエース２０ａごとに読取りコマ
ンド0A−0Fを実行することが可能である。こ
の読取りコマンドの実行の結果は、どの２次保
守インターフエースが機械チエツクを捕捉した
かを示すと共に（追加的欠陥分離のために）機
械チエツクを示す第１の２次保守インターフエ
ースを示す。割込み形式１の機械チエツクでは
（割込み形式１の機械チエツクがレベル1/2機械
チエツクであることを示す第７図を参照）、機
械チエツクを示したCPC２０の各カード上の
各２次保守インターフエースを完全に走査し
て、その機械チエツクに関する詳細な情報を得
ることも可能である。

初期機械チエツク割込み信号をSSA１５の
SOLOマイクロプロセツサ１５ｂが受け取り、全
ての誤り／機械データをSOLO１５ｂが上記の手
順に従つて収集した後、SOLO１５ｂによつて収
集された初期機械チエツク割込み信号とすべての
誤り／機械データが、分析、回復及び記録のため
同時にSSA１５から支援プロセツサに送られる。
再試行マイクロコードがSPによつて呼び出され
ると、機械チエツクが発生したことが明らかなだ
けでなく、初期分析及び回復手順を実行するのに
十分な量の機械チエツクについての情報もあるこ
とが明らかである。場合によつては、CPC２０
に追加データを供給する必要なくチエツクを完全
に分析するのに十分な情報が利用できることがあ
る。これは、機械チエツク発生１回当りのサービ
ス・タイムを減少させるには非常に重要なことで
ある。関連する機械チエツク・データと機械チエ
ツク割込み信号をSPへ同時に送ることにより、
処理や機械チエツクからの回復に必要な時間が減
る。従来技術では、機械チエツク情報は、プロセ
ツサのダウン時間を犠牲にして、SPのラツチ値
を走査し比較する長い処理によつてしか決定でき
なかつた。機械チエツク割込み信号と一緒にSP
に送られるデータは、機械チエツクの数、位置、
レベル（形式）及び順序を示す。SP中の再試行
マイクロコードは、この情報から機械チエツクを
分析し、もつとデータを得るために走査が必要か
つ可能であるかどうか判定することができる。割
込み形式１の機械チエツク（第７図参照）では、
２次保守インターフエースについての走査データ
も機械チエツク割込み信号と一緒に送られる場
合、再試行マイクロコードはそれ以上の走査を必
要としない。再試行マイクロコードは、データを
分析した後、機械チエツクから回復するために
CPCに送る必要のあるリセツトまたは再構成あ
るいはその両方を決定する。次いで再試行マイク
ロコードは可能ならプロセツサを再起動する。最
後に、機械チエツク・データが将来の参照及び分
析のため記録される。SPに初期割込み信号と誤
り／機械データの両方が同時に提示されるため、
問題の領域を分離してアドレスできるので、SP
はシステム・レベルの干渉の量を制限することが
できる。マルチプロセツサ構成では、この結果、
システムの可用性が増大する。

第８図に、１次保守インターフエース２０ａの
保守割込み収集機能を示す。

第８図で、保守割込み収集機能は、第６図に示
したものと同じ第２の論理部分２０ａ２を含む
が、それは第３の論理部分２０ａ３に接続されて
いる。第３論理部分２０ａ３は、ロツクアウト論
理機能２０ａ３ａを含み、論理機能２０ａ３ａ
は、CPC２０の各カード上にある２次保守イン
ターフエース２０ｂからのPMI保守割込み（１
次保守割込み）線に接続されている。ロツクアウ
ト論理機能２０ａ３ａは、MNT割込みレジスタ
２０ａ３ｂに接続され、MNT割込みレジスタ２
０ａ３ｂには、SOLOマイクロプロセツサ１５ｂ
で実行中のRAMP FE（０：15）読取りコマンド
が入る。MNT割込みレジスタ２０ａ３ｂの各ビ
ツトは、ANDゲート２０ａ３ｄ中のMNT割込
みマスク・レジスタ２０ａ３ｃの同様のビツトに
接続され、ANDゲート２０ａ３ｄの出力は、第
２論理部分２０ａ２のORゲート２０ａ２ａの入
力に接続されている。第３論理部分２０ａ３は、
ORゲート２０ａ２ａに接続されたMNT割込み
マスク・レジスタ２０ａ３ｃを含む。通常通り、
第６図及び第８図に示した第２論理部分のORゲ
ート２０ａ２ｃは、SSA１５のRMA１５ｃに通
じるシステム割込み線をもつ。

次に、第８図の保守割込み収集機能の動作につ
いて詳しい機能の説明を行なう。

SSA１５のRMA１５ｃに伝えらる割込みの形
式は５種ある。(1)２次保守割込み、(2)検査バイト
不一致割込み、(3)２次システム割込み、(4)無効コ
マンド割込み、及び(5)無効２次割込み。上記のい
ずれかの割込みと関連する初期システム割込み信
号は、第８図に示すように、読取りコマンドＲ−
MAP F0（０：４）を用いて１次保守インターフ
エース２０ａの第２論理部分２０ａ２の割込み状
況レジスタ20a２ｂの内容を読み取ることによ
り、１次保守インターフエース２０ａレベルで検
出される。以下で、これらの割込み、それに関連
するハードウエア及びそれにサービスするのに必
要なステツプについて説明する。

１次保守インターフエース２０ａと２次保守イ
ンターフエース２０ｂの間の通信信号に問題が発
生したり、特定の２次保守インターフエース２０
ｂによつて監視されるチツプ上にデータ・パリテ
イが存在すると、その特定の２次保守インターフ
エース２０ｂは、関連する１次保守インターフエ
ース２０ａに通じるそのPMI保守割込み線を、
割込みの発生を示すようにセツトする。そうする
と、第８図に示すように、関連する１次保守イン
ターフエース２０ａ中で、MNT割込みレジスタ
２０ａ３ｂの保守割込みレジスタ・ビツトがセツ
トされ、MNT割込み状況ラツチ２０ａ２ｂがセ
ツトされる。このため、第８図の１次保守インタ
ーフエース２０ａは、SSA１５のRMA１５ｃに
通じるシステム割込み線をセツトする。RMA１
５ｃに通じるシステム割込み線がセツトされる
と、第２論理部分２０ａ２の割込み状況ラツチ２
０ａ２ｂの内容が、SOLOマイクロプロセツサ１
５ｂで実行中の読取りコマンド、Ｒ−MAP F0
（０：４）に応じてRMA１５ｃを介してSOLOマ
イクロプロセツサ１５ｂに読み取られ、発生した
割込みの形式が判定される。RMA１５ｃに伝え
られた割込みが、「２次保守割込み」と呼ばれる
形式である場合、保守割込みビツト、すなわち割
込み状況ラツチ２０ａ２ｂのビツト・ゼロがセツ
トされる。特定の障害のある２次保守インターフ
エース２０ｂ（複数個あることがある）の識別は、
SSA１５のSOLOマイクロプロセツサで実行中の
読取りコマンドＲ−MAP FE（０：15）を用いて
MNT割込みレジスタ２０ａ３ｂを読み取ること
によつて決定できる。MNT割込みレジスタ２０
ａ３ｂのいずれかのビツト位置が「１」になる
と、その「１」が入つているレジスタ２０ａ３ｂ
のビツト位置で識別される特定の２次保守インタ
ーフエース２０ｂに誤りがあつたことを示す。誤
りのある２次保守インターフエースが複数個ある
こもある。したがつて、MNT割込みレジスタ２
０ａ３ｂの様々なビツト位置に複数の「１」ビツ
トが記憶されていることもある。複数の２次保守
インターフエース２０ｂに誤りがある場合、各２
次保守インターフエースに別々にサービスしなけ
ればならない。次に、２次保守インターフエース
からの割込みを禁止して、１次保守インターフエ
ース２０ａとSSA１５のRMA１５ｃの間で、拡
張並列保守インターフエース（EPMI）システム
割込み線を低レベルにして、他のシステム割込み
が検出できるようにしなければならない。２次保
守インターフエースからの割込みを禁止するた
め、第８図のMNT割込みマスク２０ａ３ｃの内
容を、SOLOマイクロプロセツサ１５ｂで実行中
の書込みコマンドＲ−MAP FE（０：15）に応じ
てSOLOマイクロプロセツサ１５ｂが書き込む。
「保守割込み禁止」コマンド（IMM FE）がマイ
クロプロセツサ１５ｂによつて発行される。その
結果、割込みレジスタ２０ａ３ｄ内の（MNTマ
スク・レジスタ２０ａ３ｃの「１」ビツトによつ
て指示される）割込みを禁止しなければならない
２次保守インターフエースに対応するビツト位置
に「１」が重ね書きされる（他のビツト位置は
「０」である）。２次保守インターフエース２０ｂ
からの割込みを禁止すると、マイクロプロセツサ
１５ｂは２次保守インターフエースを走査するこ
とにより２次保守インターフエースに照会するこ
とができる。受け取つた誤りデータはマイクロプ
ロセツサ１５ｂによつて処理される。問題の判定
後に、その２次保守インターフエース及びそれに
関連する割込み経路をリセツトしなけらばならな
い。そうするには、SP１０に記憶された所定の
テーブルからSP１０中の関連する初期マイクロ
コード・ロード（IML）データを走査する。１
次保守インターフエース２０ａのMNT割込みレ
ジスタ２０ａ３ｂをリセツトしなけらばならな
い。このレジスタをリセツトするには、対応する
MNT割込みマスク２０ａ３ｃを、リセツトが必
要なビツト位置に「１」を入れて（他のビツト位
置は「０」）重ね書きしなければならない。
SOLOマイクロプロセツサ１５ｂによつて実行さ
れる「MNT割込みリセツト」（1MM F2）コマ
ンドが、割込み２０ａ３ｃにこの「１」を重ね書
きする。最後に、MNT割込みを可能にしなけれ
ばならない。

第９図に、１次保守インターフエース２０ａ検
査バイト不一致割込み収集機能を示す。

第９図で、検査バイト不一致割込み収集機能
は、第６図に示したものと同じ第２の論理部分２
０ａ２を含むが、それは第４の論理部分２０ａ４
に接続されている。第４論理部分２０ａ４は、
CPC２０の各カード上にある２次保守インター
フエース２０ｂからのPMI1次保守割込みシステ
ム割込み線に接続された方向制御論理機能２０ａ
４ａを含む。方向制御論理機能２０ａ４ａは、
CBM（検査バイト不一致）割込みレジスタ２０ａ
４ｂに接続され、割込みレジスタ２０ａ４ｂには
SOLOマイクロプロセツサ１５ｂで実行中の
RMAP FC（０：15）読取りコマンドが入る。
CBM割込みレジスタ２０ａ４ｂは、割込みマス
ク２０ａ４ｂの関連ビツトをもつANDゲート２
０ａ４ｂを介して第２論理部分２０ａ２のORゲ
ート２０ａ２ａの入力に接続されている。第３論
理部分２０ａ３も、ORゲート２０ａ２ａに接続
されたCBM割込みマスク・レジスタ２０ａ４ｃ
を含む。通常通り、第６図及び第９図に示すよう
に第２論理部分のORゲート２０ａ２ｃはSSA１
５のRMA１５ｃへのシステム割込み線をもつ。

次に、第９図の検査バイト不一致割込み収集機
能の動作について機能の説明を行なう。

CPC２０の論理チツプはそれぞれ走査リング
と呼ばれるものを含む。誤りデータの有無につい
て２次保守インターフエース２０ｂ論理チツプが
走査された後、２次保守インターフエース２０ｂ
は、走査リング中に走査された最初の検査バイト
と走査リングから走査された最後のバイトの比較
を行なう。不一致が検出されると、２次保守イン
ターフエース２０ｂは、所定の１サイクル・ウイ
ンドウの間に線上に誤り信号を載せることによ
り、PMIシステム割込み線を使つて誤り信号を
１次保守インターフエース２０ａに提示する（他
の場合には、この線は通常のシステム割込み信号
を提示する）。１次保守インターフエースは、こ
の誤りを検出すると、検査バイト不一致（CBM）
レジスタ、CBM割込みレジスタ２０ａ４ｂの１
ビツトをセツトする。したがつて、CBM割込み
状況ラツチ２０ａ２ｂがセツトされ、そのために
１次保守インターフエースが、SSA１５のRMA
１５ｃに通じる「システム割込み」線をセツトす
る。RMA１５ｃ（「システム割込み」線）に通じ
る検査バイト不一致割込み線がセツトされると、
SSA１５のSOLOマイクロプロセツサ１５ｃで実
行中の読取りコマンドＲ−MAP Ｆ（０：４）に
応じて、割込み状況レジスタ２０ａ２ｂが読み取
られ、発生した割込みの形式が決定される。検査
バイト不一致割込みが発生すると、CBM割込み
レジスタ２０ａ４ｂのビツトが、関連する２次保
守インターフエース２０ｂからのPMIシステム
割込み線によつてセツトされる。したがつて、２
次保守インターフエース２０ｂは、CBM割込み
レジスタ２０ａ４ｂを読み取ることによつて識別
できる。CBM割込みレジスタ２０ａ４ｂには、
SSA１５のSOLOマイクロプロセツサ１５ｂで実
行中の読取りコマンドＲ−MAP FC（０：15）が
入る。レジスタ２０ａ４ｂの任意のビツト位置が
「１」になると、レジスタ２０ａ４ｂのビツト位
置で示される、対応する２次保守インターフエー
ス２０ｂに誤りがあることを示す。複数の２次保
守インターフエースに誤りがある場合、レジスタ
２０ａ４ｂ中に複数の対応する「１」ビツトが現
われ、それぞれ個別にサービスしなければならな
い。次に、２次保守インターフエースからの割込
みを禁止しなければならない。そうすると、１次
保守インターフエース・システム割込み線が低レ
ベルになり（EPMI線）、他の割込みが検出でき
る。障害のある２次保守インターフエースからの
割込みを禁止するには、「CBM割込み禁止」コマ
ンド（IMM FC）を、SOLOマイクロプロセツ
サ１５ｂが出さなければならない。このコマンド
は、CBM割込みマスク・レジスタ２０ａ４ｂの
割込み禁止が必要なビツト位置、すなわち、障害
のある２次保守インターフエースに対応するビツ
ト位置に「１」を重ね書きする（他のビツト位置
は「０」のままである）。次に、SOLOマイクロ
プロセツサ１５ｂは、診断コマンドを用いて２次
保守インターフエース２０ｂに照会し、受け取つ
た誤りデータをそれに応じて処理することができ
る。誤りデータを受け取つて処理した後、２次保
守インターフエース及び関連する割込み経路をリ
セツトしなければならない。２次保守インターフ
エースは「CBMリセツトコマンド」によつて２
次レベルでリセツトされる。次いで、１次保守イ
ンターフエースのCBM割込みレジスタ２０ａ４
ｂを、リセツトしなければならない。このレジス
タをリセツトするには、SOLOマイクロプロセツ
サ１５ｂが、「CBM割込み」コマンドを実行す
る。このコマンドは、CBM割込みマスク２０ａ
４ｃのリセツトが必要な位置に「１」を書き込
む。これによつて、CBM割込みレジスタ２０ａ
４ｂがリセツトされる。

以上、本発明について説明したが、様々な変形
が可能なことは明らかである。こうした変形は本
発明の精神及び範囲からの逸脱とみなされず、当
業者にとつて自明な修正は、すべて頭記の特許請
求の範囲に含まれるものと意図される。

Ｅ 発明の効果 本発明により、初期機械チエツク割込み信号、
機械チエツクの発生源、及び損害の程度を同時に
コンピユータ・システムの支援プロセツサに提示
することができる。

【図面の簡単な説明】

第１図は、本発明の誤り割込み・誤りデータ収
集システムの概略説明図である。第２図は、従来
技術の誤り割込み・誤りデータ収集システムの概
略説明図である。第３図は、第１図の誤り割込
み・誤りデータ収集システムの３次元概略説明図
である。第４図は、第３図の支援プロセツサ
（SP）と中央プロセツサ複合体（CPC）に接続さ
れた第３図のSSAカードのより詳細な説明図で
ある。第５図は、第４図のSSAカードに接続さ
れた第１図、第３図及び第４図のCPCのより詳
細な説明図を含む、本発明による、保守支援サブ
システム（MSS）の説明図である。第６図は、
第５図の１次保守（PRIMAINT）インターフエ
ースのうち、１次システム割込み収集機能を表わ
す部分の実施例を示す説明図である。第７図は、
第５図の２次保守（SECMAINT）インターフエ
ースのうち、２次システム割込み収集機能を表わ
す部分の実施例を示す説明図である。第８図は、
第５図の１次保守インターフエースのうち、１次
保守割込み収集機能を表わす別の部分の実施例を
示す説明図である。第９図は、第５図の１次保守
インターフエースのうち、１次チエツクバイト不
一致割込み収集機能を表わすさらに別の部分の実
施例を示す説明図である。 １０……支援プロセツサ（SP）、１５……シス
テム支援アダプタ（SSA）、１５ａ……LANイン
ターフエース、１５ｂ……SOLOマイクロプロセ
ツサ、１５ｃ……迅速保守アクセス（RMA）ア
ダプタ、２０……中央プロセツサ複合体
（CPC）、２０ａ……１次保守インターフエース、
２０ｂ……２次保守インターフエース。

Claims (1)

1. 【特許請求の範囲】 １ 中央プロセツサ複合体からの機械チエツク割
   込み要求を収集分析する方法であつて、 前記中央プロセツサ複合体の各論理カードにつ
   いて、誤りデータの存在を検出する誤り信号を発
   生し、該誤り信号に応答して割込み要求を発生す
   る段階と、 保守インターフエースにおいて、前記論理カー
   ドから発生したすべての割込み要求を収集し、割
   込み状況レジスタに各割込み要求の形式に関する
   データを記憶するとともに、システム割込みレジ
   スタに各割込み要求の発生源に関するデータを記
   憶する段階と、 前記保守インターフエースでの前記割込み要求
   の受取りに応答してシステム割込み要求を発生
   し、該システム割込み要求をシステム支援アダプ
   タに伝送する段階と、 前記システム割込み要求に応答して、前記シス
   テム支援アダプタ中のプロセツサから前記保守イ
   ンターフエースに読取りコマンドを発生し、該保
   守インターフエースの前記割込み状況レジスタの
   内容を読取つて各論理カードについて発生した割
   込み要求の形式を決定するとともに、前記システ
   ム割込みレジスタの内容を読取つて割込み要求の
   発生源を決定する段階と、 前記システム支援アダプタにより読取られた割
   込み要求の形式及び発生源に関する前記データと
   ともに、割込み要求の発生を支援プロセツサへ提
   示する段階と、 を有する機械チエツク割込み要求の収集分析方
   法。 ２ 中央プロセツサ複合体からの機械チエツク割
   込み要求を収集分析するシステムであつて、 前記中央プロセツサ複合体の複数の論理カード
   の各々に関係付けられ、各論理カードの複数の保
   守動作を実行して検査し、該保守動作より生成さ
   れた誤りデータを記憶し、データ誤りの発生時に
   は割込み要求を発生する２次保守インターフエー
   スと、 前記２次保守インターフエースにより発生され
   た割込み要求を収集する１次インターフエース
   と、 前記１次インターフエースがいつ割込み要求を
   受け取るかを監視し、前記２次保守インターフエ
   ースから前記データを読み取り、かつこの読取つ
   たデータをローカル・エリア・ネツトワークを通
   じて転送するプロセツサを含むシステム支援アダ
   プタと、 前記ローカル・エリア・ネツトワークを介して
   前記システム支援アダプタに接続され、前記読取
   つたデータを受け取つてこれを処理する支援プロ
   セツサと、 を備えた機械チエツク割込み要求の収集分析シス
   テム。