JPS6260051A - 転送制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ５Ｃ５ｉインタフエースを用いたデータ及び各種信号の
転送制御方式であって、イニシエータからのコマンド発
行後ターゲットからのデータ転送要求才 が来る前に何ら意味を持たないノが、オペレーションメ
ソセージアウトを実施することでターゲットからの早す
ぎるデータ転送要求に対して対応することにより、ハン
グアップ又はタイムアウトエラーの発生■止を可能とな
る。

〔産業上の利用分野〕

本発明は、低速度のインクフェースである５ＣＳｉイン
タフエースを用いてのデータ及び各種信号の転送制御を
行う方式に係り、特に早すぎるデータオ 転送フェーズへの移行をノダ、オペレーションメソセー
ジアウトによ−１で遅らせることが可能な転送側？：ｆ
ｌｉ力弐に関する。

例えば、ホスＩ−装置に接続されでいる入出力装置との
データ或いは信３等の入出力を制御する場合、統一　し
た接続条件（インタフェース）を使用し２てシステム構
成上の融通性を図っている。

これら入出力イン６′フエースの接続方式には、ｊｌ、
通母線を用いるハス接続力式と、例えば１個のチャネル
から入出力制御装置への接続路が個別であるスター接続
方式等がある。

一方、入出力インタフェースの信号方式としては、相互
に授受する信号を個別に確認を取りながら制御を進めて
行く確認応答方式と、インタフェース上の信号の授受が
一定の刻時信号に従って行われる同期方式とがある。

ＳＣ５ｉインタフェースは入出力制御用インタフェース
の１つとして開発されたもので、高速転送用として同期
方式を採用している。かかるＳＣ５ｉインクフェースを
用いてのデータ転送制御がより効率的に実施される方式
の開発・実用化が待たれている。

Ｊ従来の技！ネテと発明が解決しようとする問題点〕第
２図は従来例を説明するシステム図を示す。

本システム図は、システムを構成する複数の入出力装置
２（以下ごれをターゲノ１−と呼ぶ）に対する各種命令
を発行し、データの入出力を制御する中央処理袋Ｚｌｌ
（以下ＣＰＵＩＩ　と称する）と、ＣＰＵＩＩ　ｔｅ下
にある複数ターゲット２（０）〜２（ｎ）に対してＣＰ
ｌｊｌｌからの命令を伝達したり、複数ターゲノｌ−２
（０）〜２（ｎ）からの報告を伝達するアダプタ１２と
、 制御下にあるデバイス２１　（０）〜２１（ｎ）に対す
るデータの入出力制御動作を実行させるコントローラ２
１と、データを記録するデバイス２１（０）〜２１（ｎ
）とからなる複数ターゲット２（Ｏ）〜２（ｎ）とから
構成されている。

尚、ＣＩ）ＩＪＩＩとアダプタ１２とをホスト装置ｌ　
（以下イニシエータ王と呼ぶ）と称し、複数のイニシエ
ータ１を点線で示すように同一システムに接続すること
もある。又、このイニシエータｌとターゲット２（０）
〜２（ｎ）との間のインタフェースは同期式の５Ｃ５ｉ
インタフエースを用いているものとする。

ＳＣ５ｉインタフェース上の信号の授受は大略以下の手
順を所定間隔を持って実ｊテする。

ｆｉｌターゲット２　（０）　〜２　（ｎ）及びデバイ
ス２１（０）　　〜２１（ｎ）のセレクション、 （２）セレクトされたデバイス２１　（０）〜２１　（
ｎ）番号の確認を行うアイデンティファイ、 （３）所定コマンドの発行、 （４）データ転送、 （５）スティタス転送、 （６）コマンドコンプリートｔｕ告、 尚、上記各項目をフェーズと言う。

又、上記（１）〜（４）フェーズはイニシエータ１から
ターゲット２（０）〜２（ｎ）に対する送信（以下これ
をメツセージアウトと呼ぶ）であり、（５）、　（６１
フエーズはターゲ７）２（０）〜２（ｎ）からイニシエ
ータ１に対する送信（以下これをメンセージインと呼ぶ
）である。

通常、上記のメンセージアラＩ・処理はプログラム化さ
れており、そのため各フェーズのメソセージアウト処理
のためのセットには一定の時間を要する。例えば、（３
）フェーズで所定コマンドが発行されるとイニシエータ
１では内部メモリアドレスカウンタのセント等を行う。

一方、所定コマンドを受けたターゲット２（０）〜２（
ｎ）はハトウェア処理で所定コマンド処理のための準備
を行い、イニシエータ１に対してデータ転送フェーズ移
行へのリクエストを送出し、イニシエータ１からの肯定
応答文字（以下ＡＣＫと称する）の応答を待つ。

尚、５Ｃ５ｉインタフエースは各フェーズ間の移行の際
はリクエストとＡＣＫの遺り取りを確認応答方式と同様
に行うが、例えば選択されたデバイス２１（ｉ）上で処
理される複数オフセットからなるリクエストの送出に対
して直ちにＡＣＫで応答する必要はなく、成る決められ
た範囲内で遅れても同数のオフセットからなるＡＣＫを
確認することでインタフェース制御を実行することが可
能である。

しかし、上述のようにイニシエータ１に対してデータ転
送フェーズ移行へのリクエストを送出してもイニシエー
タ１側でデータ転送フェーズ移行への準備が調わない状
態の場合、上記リクエストがビニシェーク１側で確認さ
れず、ビニシェーク１側でデータ転送フェーズ移行への
ｔ＄備が調った時点でイニシエータｌからターゲラ）−
２（０）〜２（ｎ）に対してリクエストを送出し、ＡＣ
Ｋ待ち状態となる。

即ち、上述のように双方で相手方のＡＣＫ待ち状態とな
るため、次のフェーズへ進むことが出来ずハングアップ
状態になるか、又はタイムアウトエラー処理となり、再
度初期状態から繰り返すことになり、その処理に長時間
を要すると言う問題点があった。

Ｃ問題点を解決するための手段〕 第１図は本発明の詳細な説明するプロ・ツク図を示す。

本実施例のブロック図は第２図で説明し、たイニシエー
タ１とターゲット２（ｉ）とからなり、この間はデータ
バスａと信号線すとで接続され、５Ｃ５ｉインタフエー
スで制御されるものとする。

又、イニシエータ１内部には、 ５Ｃ５ｉインタフエースを制御するＳＣ３ｉ制御回路１
２１と、 データバスａ中からコマンドフェーズを検出するコマン
ドフェーズ検出回路１２２と、データバスａ中からメツ
セージアウトフェーズ（例えば、セレクトフェーズ、ア
イデンティファイフェーズ等）を確認するメツセージア
ウトフェーズ確認回路１２３と、 才 何の意味も持たないノブ・オペレーションデークをメツ
セージアウトフェーズ確認後に出力するノ才 ガ、オペレーションデータ出力回路１２４と、ＡＩ：に
、アテンション信号をオン／オフするアソク７１アテン
ション回路１２５とが設けられている。

Ｃ作用〕 イニシエータからのコマ゛２・ド発行後、データ転送フ
ェーズに移行するに当たり、メソセエージアションデー
タ出力回路から出力する。

この間にイニシェータではデータ転送フェーズに移行す
るための準備を完了し、データ転送フェーズを実行し、
次のフェーズへ順次移行して行きバスフリーを確認する
。このように処理することにより、リクエストに対する
ＡＣＫの同期が確実に取れ、ハングアンプ又はタイムア
ウトエラー状態に陥ることが阻止可能となる。

〔実施例〕

以下本発明の要旨を第１図に示す実施例により具体的に
説明する。尚、全図を通じて同一符号は同一対象物を示
す。

次に、本実施例の動作を説明する。

イニシエータ１からコマンドフェーズが実施され、これ
をコマンドフェーズ検出回路１２２が検出し、コマンド
フェーズ終了を確認すると、直ちにコマンドフェーズ検
出回路１２２↓よアテンソヨン信号をオンとする。

一方、コマントノエー・ス検出回１１２２　でコマンド
フェーズを検出すると、メ７・ご−７アウトｆ＋■、３
回路１２３はメンセージアウトの確認に行き、メソオ セージアウトが確認されると確認１３号をツメ・オペレ
ーションデータ出力回路１２４に送出する。尚、この時
点にはターゲラｈ２（ｉ）からデータ転送フェーズ移行
へのリクエストが送出されて来る。

才 ノσ・オペレーションデータ出力回路１２４はメノオ セージアウト確認信号によりツク、オペレーションデー
タをデータバスａへ送出する。しかし、ターゲラｔ・２
　（ｉ）　（！］、ｉでは何の意味を有しないデータと
し２゛（受取り実質的な処理はなにも行わない。

この間、イニシエータ１ではデータ転送の準備を行い準
ｂｍが終了するとアノク／アテンション回路１２５でＡ
ＣＫをオンにしてターゲット２（ｉ）に応答する。これ
により、ター）ｒ”　、、ト２（ｉ）はリクエストをオ
フにし、これを仁ニジ■、・−夕１で確認するとアノク
／アテンション回路１２５からのＡＣＫオンをオフとし
、データ転送を行い、イニシエータ１ではデータ転送終
了待ちとなる。

次に、イニシエータ１はターゲット２（ｉ）からの所定
スティテスとコマンドコンプリートを受取り、確認する
とバスフリー状態に戻し全ての処理を完了とする。

尚、上述の動作処理はハードウェアで構成した各回路で
実行することを前提として説明したが、本実施例の処理
動作をプログラム化して実行出来ることは言うまでもな
いことである。

（発明の効果〕 以上のような本発明によれば、リクエストに対づるＡＣ
Ｋの同期が確実に取れることにより、ハングアップ又は
タイムアウトエラー状態に陥り、データ転送処理の長時
間化が阻止され、効率的なデータ転送処理が実施出来る
と言う効果がある。

【図面の簡単な説明】

第１図は本発明の詳細な説明するブロック図、第２図は
従来例を説明するシステム図、をそれぞれ示す。 図において、 １はイニシエータ、 １１はＣＰＵ、　　　　　　　　１２はアダプタ、２（
０）〜２（ｎ）はクーゲット、 ２１はコントローラ、 ２１　（０）　〜２１　（ｎ）はデバイス、１２１は５
Ｃ５ｉ制ｊ：Ｊ１１回路、 １２２はコマンドフェーズ検出回路、 １２５はアソクノアテンション回路、 をそれぞれ示す。 本発明の・邦づ耗ｆ列乞請」月１ろ丁目・ノン図懲１１
．ｚ

Claims (1)

1. 【特許請求の範囲】 ホスト装置（イニシエータ）（１）に接続される相手装
   置（ターゲット）（２）とのデータ転送を、低速度のイ
   ンタフェースにて制御を行うためのスモールコンピュー
   タシステム用インタフェース（ＳＣＳｉインタフェース
   ）を用いてなる装置において、所定コマンドを前記ホス
   ト装置（イニシエータ）（１）から発行後、自動的にア
   テンション信号を上げ、ノオ・オペレーションのメッセ
   ージアウトを実行するノオ・オペレーションデータ出力
   手段（１２４）を設け、 該インタフェース（ＳＣＳｉインタフェース）でのデー
   タ転送が同期式で行われる場合、該コマンド発行後コマ
   ンドフェーズ検出手段（１２２）にてアテンション信号
   を上げ、前記ノオ・オペレーションデータ出力手段（１
   ２４）から出力されるノオ・オペレーションデータのメ
   ッセージアウト後に前記相手装置（ターゲット）（２）
   からのデータ転送要求に応答することを特徴とする転送
   制御装置。