JPH04313137A - 並列処理方法 - Google Patents
並列処理方法Info
- Publication number
- JPH04313137A JPH04313137A JP3013709A JP1370991A JPH04313137A JP H04313137 A JPH04313137 A JP H04313137A JP 3013709 A JP3013709 A JP 3013709A JP 1370991 A JP1370991 A JP 1370991A JP H04313137 A JPH04313137 A JP H04313137A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- cpus
- interruptions
- interrupt
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000003672 processing method Methods 0.000 title claims description 8
- 238000004891 communication Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、複数のＣＰＵを設けて
行なう並列処理方法に関し、特にそれらＣＰＵ相互間の
同期をより完全にし、処理速度を向上させた並列処理方
法に関するものである。
行なう並列処理方法に関し、特にそれらＣＰＵ相互間の
同期をより完全にし、処理速度を向上させた並列処理方
法に関するものである。
【０００２】
【従来の技術】複写装置においては、複写プロセスの制
御その他を１個のＣＰＵに担わせて行なっているが、セ
ンサ等からの外部割り込みを受けると、これを優先させ
、更に別の優先順位の高い外部割り込みを受けるとこれ
を更に優先させるという処理方法となるので、優先順位
の低い処理が順次後回しになり、全体的にみた処理速度
が低下するという問題があった。
御その他を１個のＣＰＵに担わせて行なっているが、セ
ンサ等からの外部割り込みを受けると、これを優先させ
、更に別の優先順位の高い外部割り込みを受けるとこれ
を更に優先させるという処理方法となるので、優先順位
の低い処理が順次後回しになり、全体的にみた処理速度
が低下するという問題があった。
【０００３】そこで、本体部分、ＡＤＦ（原稿自動給送
装置）部分、ソータ（分類仕分け）部分等毎に、つまり
機械ブロック毎に個別のＣＰＵを設けて、本体部分のＣ
ＰＵをメインＣＰＵとし他をサブＣＰＵとして、それら
を並列処理することが行なわれようになった。
装置）部分、ソータ（分類仕分け）部分等毎に、つまり
機械ブロック毎に個別のＣＰＵを設けて、本体部分のＣ
ＰＵをメインＣＰＵとし他をサブＣＰＵとして、それら
を並列処理することが行なわれようになった。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うに複数のＣＰＵにより並列処理を行なう場合、各々の
ＣＰＵではそれぞれの処理を独立して行なっているため
、やりとりの対象となる情報が書かれるタイミングを、
別のＣＰＵが管理することは難しい。また、転送したい
情報が確実に相手側に転送されたか否かも管理するのが
困難である。更に、各々のＣＰＵで同じ長さのタイマ割
り込み（所定時間毎に自動的に割り込みモードに入って
予め設定した割り込みルーチンを処理する）を使用した
場合でも、各々のＣＰＵの動作クロックがほんの僅かで
はあるが異なるので、少しづつずれてしまい、管理不能
に陥ることがあった。
うに複数のＣＰＵにより並列処理を行なう場合、各々の
ＣＰＵではそれぞれの処理を独立して行なっているため
、やりとりの対象となる情報が書かれるタイミングを、
別のＣＰＵが管理することは難しい。また、転送したい
情報が確実に相手側に転送されたか否かも管理するのが
困難である。更に、各々のＣＰＵで同じ長さのタイマ割
り込み（所定時間毎に自動的に割り込みモードに入って
予め設定した割り込みルーチンを処理する）を使用した
場合でも、各々のＣＰＵの動作クロックがほんの僅かで
はあるが異なるので、少しづつずれてしまい、管理不能
に陥ることがあった。
【０００５】そこで、本発明は、複数のＣＰＵに同時に
割り込みが発生するようにして、効率良くＣＰＵ間の情
報のやりとりが行なわれ、処理速度を向上できると同時
に管理の容易なソフトウエアを使用できるようにした並
列処理方法を提供せんとするものである。
割り込みが発生するようにして、効率良くＣＰＵ間の情
報のやりとりが行なわれ、処理速度を向上できると同時
に管理の容易なソフトウエアを使用できるようにした並
列処理方法を提供せんとするものである。
【０００６】
【課題を解決するための手段】このために本発明は、複
数のＣＰＵを設けて行なう並列処理方法において、割り
込み発生により上記複数のＣＰＵに同時に割り込みをか
けるようにした。本発明では、上記割り込み発生を、上
記複数のＣＰＵの内の１個のＣＰＵのタイマ割り込みで
発生させ、これを他のＣＰＵに外部割り込みとしてかけ
るようにすることができる。
数のＣＰＵを設けて行なう並列処理方法において、割り
込み発生により上記複数のＣＰＵに同時に割り込みをか
けるようにした。本発明では、上記割り込み発生を、上
記複数のＣＰＵの内の１個のＣＰＵのタイマ割り込みで
発生させ、これを他のＣＰＵに外部割り込みとしてかけ
るようにすることができる。
【０００７】
【作用】本発明では、複数のＣＰＵに同時に割り込みが
かかるので、それらＣＰＵ相互間の同期を確実なものと
することができる。
かかるので、それらＣＰＵ相互間の同期を確実なものと
することができる。
【０００８】
【実施例】以下、本発明の実施例について説明する。図
１はその一実施例のブロック図である。１〜５は並列処
理を行なうＣＰＵである。ここでは、ＣＰＵ１において
タイマ割り込みを実行させる。このタイマ割り込みでは
、予め設定されたタイマ時間（例えば１秒）毎に割り込
みが発生し、そのＣＰＵ１を割り込みモードに設定して
予め設定した割り込みルーチンが実行される。このとき
、本実施例では、このＣＰＵ１で発生した割り込み信号
を他のＣＰＵ２〜５に外部割り込み信号として入力させ
、それらのＣＰＵ２〜５を外部割り込みモードに設定す
る。
１はその一実施例のブロック図である。１〜５は並列処
理を行なうＣＰＵである。ここでは、ＣＰＵ１において
タイマ割り込みを実行させる。このタイマ割り込みでは
、予め設定されたタイマ時間（例えば１秒）毎に割り込
みが発生し、そのＣＰＵ１を割り込みモードに設定して
予め設定した割り込みルーチンが実行される。このとき
、本実施例では、このＣＰＵ１で発生した割り込み信号
を他のＣＰＵ２〜５に外部割り込み信号として入力させ
、それらのＣＰＵ２〜５を外部割り込みモードに設定す
る。
【０００９】例えば、ＣＰＵ１からデータをＣＰＵ２〜
５に転送する場合には、ＣＰＵ１に図２に示すようにデ
ータ送出のタイマ割り込みが行なわれるルーチンを設定
しておき、ＣＰＵ２〜５に図３に示すようにデータ受信
が行なわれる外部割り込みルーチンを設定しておく。
５に転送する場合には、ＣＰＵ１に図２に示すようにデ
ータ送出のタイマ割り込みが行なわれるルーチンを設定
しておき、ＣＰＵ２〜５に図３に示すようにデータ受信
が行なわれる外部割り込みルーチンを設定しておく。
【００１０】この結果、ＣＰＵ１〜５では常時は通常の
処理（命令取出と命令実行の繰り返し）を行なっている
が、ＣＰＵ１でタイマ割り込みが発生するとそこから予
め設定された所定のデータ送出が行なわれ、このとき同
時にＣＰＵ２〜５では外部割り込みが発生してその各々
においてそのデータが受信される。これは、ＣＰＵ１で
タイマ割り込みが発生する毎に繰り返される。そして、
この割り込み時、ＣＰＵ１〜５が正確な同期状態となり
、データ転送が確実に行なわれる。
処理（命令取出と命令実行の繰り返し）を行なっている
が、ＣＰＵ１でタイマ割り込みが発生するとそこから予
め設定された所定のデータ送出が行なわれ、このとき同
時にＣＰＵ２〜５では外部割り込みが発生してその各々
においてそのデータが受信される。これは、ＣＰＵ１で
タイマ割り込みが発生する毎に繰り返される。そして、
この割り込み時、ＣＰＵ１〜５が正確な同期状態となり
、データ転送が確実に行なわれる。
【００１１】図４は別の例を示す図である。ここではＣ
ＰＵ１とＣＰＵ２の２個を使用し、その間にＲＡＭから
なるメイルボックスＩＣ６を設けて、ＣＰＵ１から出力
したデータをメイルボックスＩＣ６に一旦書き込み、こ
れをＣＰＵ２が読み込むようにした例である。
ＰＵ１とＣＰＵ２の２個を使用し、その間にＲＡＭから
なるメイルボックスＩＣ６を設けて、ＣＰＵ１から出力
したデータをメイルボックスＩＣ６に一旦書き込み、こ
れをＣＰＵ２が読み込むようにした例である。
【００１２】ここでは、ＣＰＵ１でタイマ割り込みが発
生すると、そのＣＰＵ１からメイルボックスＩＣ６にア
ドレスを送る共に書き込みデータを送り、そのメイルボ
ックスＩＣ６の対応するアドレスに所定のデータを書き
込む。そして、同時にこのＣＰＵ１からＣＰＵ２に対し
て同一アドレスと外部割り込み信号を送り、これによっ
てＣＰＵ２がそのアドレスを使用してメイルボックスＩ
Ｃ６に書かれたデータを読み取る。この結果、ＣＰＵ１
からＣＰＵ２に対して同期的にデータを転送することが
できる。
生すると、そのＣＰＵ１からメイルボックスＩＣ６にア
ドレスを送る共に書き込みデータを送り、そのメイルボ
ックスＩＣ６の対応するアドレスに所定のデータを書き
込む。そして、同時にこのＣＰＵ１からＣＰＵ２に対し
て同一アドレスと外部割り込み信号を送り、これによっ
てＣＰＵ２がそのアドレスを使用してメイルボックスＩ
Ｃ６に書かれたデータを読み取る。この結果、ＣＰＵ１
からＣＰＵ２に対して同期的にデータを転送することが
できる。
【００１３】図５は別の実 施例を示す図である。こ
こでは、ＣＰＵ１〜５のすべてに共通の外部割り込み信
号を送り、それらすべてを同時に外部割り込みモードに
設定して、それらの間のデータ転送を行なうようにした
ものである。この外部割り込み信号としては、外部の回
路で発生する信号を使用する。
こでは、ＣＰＵ１〜５のすべてに共通の外部割り込み信
号を送り、それらすべてを同時に外部割り込みモードに
設定して、それらの間のデータ転送を行なうようにした
ものである。この外部割り込み信号としては、外部の回
路で発生する信号を使用する。
【００１４】
【発明の効果】以上から本発明によれば、複数のＣＰＵ
すべてに同時に割り込みがかかることなるので、通信情
報の書き換えタイミング、転送タイミング等を簡単に管
理できるようになり、またソフトウエアの管理も簡単と
なる。
すべてに同時に割り込みがかかることなるので、通信情
報の書き換えタイミング、転送タイミング等を簡単に管
理できるようになり、またソフトウエアの管理も簡単と
なる。
【図１】 本発明の一実施例の並列処理を実行するブ
ロック図。
ロック図。
【図２】 タイマ割り込みのフローチャート。
【図３】 外部割り込みのフローチャート。
【図４】 応用例のブロック図。
【図５】 別の実施例のブロック図。
１〜５：ＣＰＵ、６：メイルボックスＩＣ。
Claims (2)
- 【請求項１】 複数のＣＰＵを設けて行なう並列処理
方法において、割り込み発生により上記複数のＣＰＵに
同時に割り込みをかけるようにしたことを特徴とする並
列処理方法。 - 【請求項２】 上記割り込み発生を、上記複数のＣＰ
Ｕの内の１個のＣＰＵのタイマ割り込みで発生させ、こ
れを他のＣＰＵに外部割り込みとしてかけるようにした
ことを特徴とする請求項１の並列処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3013709A JPH04313137A (ja) | 1991-01-11 | 1991-01-11 | 並列処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3013709A JPH04313137A (ja) | 1991-01-11 | 1991-01-11 | 並列処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04313137A true JPH04313137A (ja) | 1992-11-05 |
Family
ID=11840759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3013709A Withdrawn JPH04313137A (ja) | 1991-01-11 | 1991-01-11 | 並列処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04313137A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07281911A (ja) * | 1994-04-05 | 1995-10-27 | Internatl Business Mach Corp <Ibm> | 並列処理における資源割振り同期化方法およびシステム |
-
1991
- 1991-01-11 JP JP3013709A patent/JPH04313137A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07281911A (ja) * | 1994-04-05 | 1995-10-27 | Internatl Business Mach Corp <Ibm> | 並列処理における資源割振り同期化方法およびシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5933347A (en) | Industrial controller with program synchronized updating of back-up controller | |
| CA2339783A1 (en) | Fault tolerant computer system | |
| US4250547A (en) | Information processing apparatus capable of effecting parallel processings by using a divided common bus | |
| JPH04313137A (ja) | 並列処理方法 | |
| JP3029170B2 (ja) | データ伝送方法と装置および非同期制御システム | |
| JP3399776B2 (ja) | コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 | |
| JPS6049464A (ja) | マルチプロセッサ計算機におけるプロセッサ間通信方式 | |
| JPH1029477A (ja) | 電子制御装置及びその制御方法 | |
| JPS63280364A (ja) | デ−タ転送制御方式 | |
| JPH02272658A (ja) | データ処理装置 | |
| JPS6350903B2 (ja) | ||
| JPS6061859A (ja) | マイクロコンピュ−タのデ−タ通信方式 | |
| JPS6076840A (ja) | 状態変化情報伝送方式 | |
| JPS6342547A (ja) | 回線制御装置 | |
| JPS5922145A (ja) | 割込制御方式 | |
| JPH04184297A (ja) | 情報処理システムの時刻同期化方式 | |
| JPH02201569A (ja) | マイクロプロセッサ間通信方式 | |
| JPH02210932A (ja) | 制御装置 | |
| JPH04135268A (ja) | マルチｃｐｕシステム | |
| JPS6260051A (ja) | 転送制御方式 | |
| JPS63300346A (ja) | Ｄｍａ制御方式 | |
| JPH0756645B2 (ja) | データ処理装置 | |
| JPS63219042A (ja) | プログラムデバツグ装置 | |
| JPS61120262A (ja) | メモリ間インテリジエントｄｍａ制御装置 | |
| JPS60244138A (ja) | 通信制御用プロセツサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |