JPS61111043A - デ−タ送受信回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ送受信回路に関し、特に少ない制御線
で相互間の制御が可能なマルチプロセッサ・システムの
データ送受信回路に関するものである。

〔従来の技術〕

従来より、分散制御等のためにマルチプロセッサ・シス
テムが用いられている。マルチプロセッサ・システムを
構成する各プロセッサはそれぞれ異なる処理を実行し、
互いに連絡をとりながら次の処理に移る。この場合、各
プロセッサに属するメモリに、それぞれ異なるデータや
プログラムを格納しておき、各プロセッサは自分のメモ
リに必要なデータがないときには、他のプロセッサのメ
モリをアクセスするため、アドレス・データをそのプロ
セッサに転送し、他のメモリから必要な情報を得る方法
が提案されている（特願昭５９−１１８１６５号明細書
「メモリアクセス制御方式」参照）。この先願のマルチ
プロセッサ・システムでは、各プロセッサは異なる処理
を行うために異なるプログラムを実行する一方、メモリ
をアクセスするときには同一プログラムを実行し、同一
周期、同一タイミングで各メモリをアクセスする。

この場合、あるプロセッサから他のすべてのメモリにア
ドレス・データを送信することにより、受信側のプロセ
ッサが自分に属するメモリをアクセスするプロセッサを
識別して送信相手を選択し、そのプロセッサから送られ
たアドレス・データのみを受信する。

通常、ディジタル・データの送受信回路では、送信側と
受信側のクロック同期、受信側から送信側への受信確認
信号の送出等が必要である。従来受信確認のための信号
の伝達方法としては、■データの送受信とは別の制御線
を用いて伝達する方法、■逆方向のデータ送信線を介し
て伝達する方法の２つが用いられている。

しかし、上記先願に示すように、各プロセッサに送信回
路と受信回路を１対のみ備えたマルチプロセッサ・シス
テムにおいては、データを送信する相手とは異なる相手
からのデータの受信を、送信と同時に行っているため、
従来の上記■の方法は使用できず、また、上記■の方法
を用いて受信確認信号を返送する場合は、プロセッサの
数が多くなるほど、制御線数が増大するという問題があ
る。

〔発明の目的〕

本発明の目的は、このような従来の問題を改善し、余分
な制御線を増設することなく、既設の制御線を共用して
受信確認信号の転送を可能にし、少すいハードウェア量
でマルチプロセッサ・システムを構成できるデータ送受
信回路を提供することにある。

〔発明の構成〕

上記目的を達成するため、本発明のデータ送受信回路は
、送信側から受信側、に信号線を介して、クロック、同
期信号およびデータを送信するディジタル・データの送
受信回路において、送信側には同期信号供給手段と受信
確認信号受信手段とを上記信号線に切替え接続する手段
を、また受信側には同期信号受信手段と受信確認信号送
信手段とを上記信号線に切替え接続する手段をそれぞれ
具備し、所定長のデータ送信時には、上記信号線を介し
て同期信号を送り、所定長のデータ送信終了時には上記
信号線を介して受信確認信号を返送することに特徴があ
る。

〔実施例〕

以下、本発明の実施例を、図面により説明する。

第１図は本発明の一実施例を示すマルチプロセッサ・シ
ステムの構成図である。

第１図において、１−１〜１−４はそれぞれ制御装置、
２はデータ送信回路、３はデータ受信回路、４はプロセ
ッサ、５はプロセッサ牛から送信回路２ヘデータを転送
する信号線、６はプロセッサ４から送信回路２ヘデータ
送信の開始を指示する制御線、７はプロセッサ４に対し
データの送信完了を通知する制御線、８は受信回路３か
らプロセッサ牛にデータを転送する信号線、９はプロセ
ッサ４から受信回路３に対しどの制御装置からのデータ
を受信するかを指示する制御線、１０は受信回路３から
プロセッサ４に対し、データ受信完了を通知する制御線
である。

各制御装置１−１〜１−４相互間を結ぶ通信線は、デー
タ用、クロック用、同期用の各１本よりなる合計３本を
含むことを表わしている。すなわち、制御装置１−１の
送信回路シから３方向に延長する線１１には、データを
転送するための通信線１１−１、送信クロックを送るク
ロック線１１−２、および同期信号を伝達するための制
御線１１−３が含まれている。また、１２−１．１３−
１゜１４−１は、データを受信するための通信線で、他
の制御装置からの通信線１１−１に接続されている。１
２−２．１３−２．１４−２は、データを受信するため
の受信クロック線であって、他の制御装置からのクロッ
ク線１１−２に接続されている。さらに、１２−３．１
３−３．１４−３は同期信号を伝達するための制御線で
、他の制御装置の制御線１１−３と接続されている。

次に、第１図の概略動作を説明するが、各制御装置間の
データ転送を行う場合、その通信経路および開始、終了
は、前記先願明細書に示されている方法で実行される。

例えば、制御装置１−１から１−２に対してデータを送
信する場合、制御装置１−１では、プロセッサ生から通
信線５を介して送信回路２に送信データを転送し、制御
線６を介して送信回路２に送信開始を指示する。送信回
路２は、線１１（通信線１１−１．クロック線１１−２
．制御線１ｌ−３）を用いて、他の全制御装置１−２，
１−３゜１−４に対しデータを同時に転送する。制御装
置１−２においては、プロセッサ牛によりあらかじめ制
御線９を介して、制御装置１−１からのデータを受信す
べきとの制御信号が受信回路３に出力されているので、
受信回路３は、線１２（通信線１２−１．クロック線１
２−２．制御線１２−３）を用いてデータを受信し、受
信データの確認信号を制御線１２−３を介して返送する
。同時に、受信完了信号を制御線１０を介して、プロセ
ッサ牛に通知し、通信線８を介してデータをプロセッサ
生に転送する。制御装置１−１では、線Ｉ　Ｈｌ　１−
１．１１−２．１１−３を含む）を介してデータを送信
した後、制御ａｌｌ−３を監視して、制御装置１−２か
らの受信確認信号を受信し、正常′・１つあわ。１、え
、え７．っ□４，７ヤオい７．。

セッサ牛に送出する。送信回路２と受信回路３は、独立
に動作するように構成され、送信と受信の相手方が異な
っても、同時に送受信動作を行うことができる。

次に、第２図により、送信回路２と受信回路３の動作を
詳細に説明し、同期信号を送るための制御線１１−３を
用いて、データの受信確認を行うことを述べる。

第２図において、１−１〜１−４は制御装置であり、そ
の他の記号も第１図に示したものと同一である。また、
１５−１は送信同期信号供給回路１６−１に同期信号の
供給を指示し、かつ送信クロック供給回路１６にクロッ
クの供給を指示する制御線、１５−２は送信制御回路１
５に送信結果を通知する制御線、１５−３はセレクタ１
９を切替える制御線、１５−４は同期信号を供給する制
御線、１５−５は送信バッファにデータの送出を指示す
る制御線、１５−６はクロック信号を供給する制御線で
ある。また、１５は送信制御回路、１７は受信確認信号
受信回路、１８は送信ノくツファ、１９は制御！１１−
３を介して送られてきた受信確認信号を受信回路１８に
接続するか、または同期信号供給回路１６−１からの同
期信号を送出するために制御線１１−３に接続するか、
いずれか−万に切替えるセレクタである。一方、受信回
路３において、２０は受信制御回路、２１は同期信号受
渡回路、２１−１はクロック受信回路、２２は受信確認
信号送出回路、２３は誤り検出回路、２４は受信バッフ
ァ、２５は制御線１２−３に同期信号受信回路２１また
は受信確認信号送出回路２２のいずれか一方を接続する
ためのセレクタ、２６はどの制御装置からのデータを受
信するかを決定するセレクタである。また、２０−１は
受信確認信号送出を指示する制御線、２ｏ−２は誤り検
出結果を受信制御回路２０に通知する制御線、２０−３
はセレクタ２５を切替える制御線、２０−牛は受信クロ
ック供給線、２０−５は受信同期信号供給線である。

以下、制御装置１−１から送信したデータを、制御装置
１−２で受信する場合について、動作を述べる。

制御装置１−１において、プロセッサΦは通信線５を介
して送信バッファ１８に対し送信データを転送するとと
もに、制御線６を介して送信制御回路１５に対し転送開
始を指示する。送信制御回路１５は、制御線１５−１を
介して、同期信号供給回路１６−１に同期信号の供給を
、またクロック供給回路１６に送信クロックの供給を、
それぞれ指示する。同時に、送信バッファ１８に対して
制御線１５−５を介して送信を指示する。クロック供給
回路１６および同期信号供給回路１６−１は、送信バッ
ファ１８に対し、制御線１５−４゜１５−６を介して送
信クロックと同期信号を供給し、同時にセレクタ１９を
介して同期信号を制御線１１−３に、クロックをクロッ
ク線１１−２にそれぞれ送出する。送信バッファ１８は
、送信クロックおよび同期信号にしたがって、データを
所定の長さだけ送出し、同期信号にしたがって送出を停
止する。

送信バッファ１８からデータを送出した後、同期信号１
５−４にしたがって、制御信号１５．−３を介しセレク
タ１９を制御することにより、制御線１１−３と受信確
認信号受信回路１７とを接続し、制御装置１−２からの
受信確認信号を待機する。

送信バッファ１８．クロック供給回路１６および同期信
号供給回路１６−１から送出された送信データ、クロッ
ク、同期信号は、セレクタ１９と線１１−１．１１−２
．１１−３を介して、制御装置１−２〜１−４に伝達さ
れる。

一方、制御装置１−２では、前述の先願明細書に記載さ
れている方法で、あらかじめプロセッサ牛から制御Ｉｓ
９を介してセレクタ２６に対し制御信号が送られており
、制御装置１−１からのデータを受信バッファ２４およ
び誤り検出回路２３に受信し、また同期信号を同期信号
受信回路２１に受信するように、セレクタ２６．２５を
設定している。同期信号受信回路２１は、制御線１２−
３を介して送られてきた同期信号を誤り検出回路２３゜
受信バッファ２４に供給し、これにより受信バッファ２
４においてデータを受信するとともに、誤り検出回路２
３において受信データのチェックを行う。同期信号によ
り、所定の長さのデータを受信すると、誤り検出回路２
３は、受信データの誤り検出の結果を、制御線２０−２
を介して受信制御回路２０に通知する。この結果を受け
て、受信制御回路２０は、制御Ｍ２Ｏ−３を介してセレ
クタ２５を制御することにより、受信確認信号送信回路
２２と制御＃！１２−３とを接続し、送信回路２２から
受信データの正常または再送要求のいずれかを意味する
受信確認信号を、制御？ａ１２−３を介して制御装置１
−１に送出させる。例えば、制御ａ１２−：ｖを介して
、ｕｌ、ｎ、ｕ○”の所定回数の繰り返し信号を送信す
ることにより、正常または再送要求を表示する。

このとき、受信データに誤りがなげれば、受信制御回路
２０は制御線１０を介してプロセッサ４に受信完了を通
知し、受信バッファ２４から通信線８を介してプロセッ
サ生にデータを転送する。

制御装置１−２では、次の所定の長さのデータ受信に備
えて、セレクタ２５を再設定し、同期信号受信回路２１
と制御信号１２−３を接続しておく一方、受信データが
誤りの場合には、受信制御回路２０は、プロセッサ牛に
対し受信完了を通知せずに、再度制御装置１−１からの
送信を待機する。

制御装置１−１では、所定の長さのデータを送信した後
、セレクタ１９を切替え、受信確認信号受信回路１７と
制御線１１−３とを接続しておき制御線１１−３を介し
て受信確認信号が返送されると、これを受信する。そし
て、受信確認信号受信回路１７は、クロック線１５−２
を介して送信制御回路１５に受信確認信号を送出する。

送信制御回路１５では、受信確認信号にもとづいて、デ
ータの再送または次の所定の長さのデータの送出を行う
。受信確認信号が再送要求を表わしている場合、送信制
御回路１５はセレクタ１９を制御して、受信確認信号受
信回路１７から同期信号供給回路１６−１に切替え接続
することにより、制御線１５−５を介して送信バッファ
１８に同一データの再送を指示する。また、受信確認信
号が送信の正常性を表わしている場合には、送信制御回
路１５は、同期信号供給回路１６−１、クロック供給回
路１６、セレクタ１９、および送信バッファ１８を制御
して、次の所定の長さのデータを送出させる。送信制御
回路１５は、受信確認信号受信回路１７からの信号によ
り、プロセッサ４かう送信バッファ１８に転送されたデ
ータの送信が誤りなく終了したことを確認した後、制御
線７を介してプロセッサ杢に対し、データの送信終了を
通知する。

これらの送信回路２と受信回路３の各動作は独立に実行
されるので、例えば、制御装置１−１の送信回路２から
制御装置１−２にデータ送信を行っている間、制御装置
１−１の受信回路３は他の制御装置１−３（または１−
４）からのデータ受信を同時並行して行うことができる
。

なお、実施例では、クロックおよび同期信号を伝達する
ためのクロックｄｌｌ−２，制御線１１−３が、データ
を送信するための通信線１１−１と分離された別の信号
線として構成されているが、よく知られている技術、例
えば特殊な変調方式を用いて、データ信号列中にタイミ
ング情報を乗せて送信し、受信側でこのデータ信号列の
中からクロックを抽出する方法をとれば、信号線１１−
１゜１１−２．１１−３を同一信号線にすることができ
る。

〔発明の効果〕

以上説明したように、本発明によれば、送信相手と受信
相手が異なっている同時通信においても、特別に制御線
を設けることなく、受信確認信号の返送ができるので、
少ないノ・−ドウエア量でマルチプロセッサ・システム
を構成できる利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すマルチプロセッサ・シ
ステムの構成図、第２図は第１図の送受信動作を示す詳
細ブロック図である。 １−１〜１−４二制御装置、２：送信回路、３）　　　
：受信回路・４°′°″″″′・１５：送信毒制御回１
　　　路、１６：送信クロック供給回路、１６−１：同
期信号供給回路、１７：受信確認信号受信回路、１８：
送信バッファ、２０：受信制御回路、２１：同期信号受
信回路、２１−１：クロック受信回路、２２：受信確認
信号送信回路、２３：誤り検出回路、２４：受信バッフ
ァ、１９，２５，２６：セレクタ。

Claims (1)

【特許請求の範囲】
1. 送信側から受信側に信号線を介して、クロック、同期信
   号およびデータを送信するディジタル・データの送受信
   回路において、送信側には同期信号供給手段と受信確認
   信号受信手段とを上記信号線に切替え接続する手段を、
   また受信側には同期信号受信手段と受信確認信号送信手
   段とを上記信号線に切替え接続する手段をそれぞれ具備
   し、所定長のデータ送信時には、上記信号線を介して同
   期信号を送り、所定長のデータ送信終了時には上記信号
   線を介して受信確認信号を返送することを特徴とするデ
   ータ送受信回路。