JPH0327130B2 - - Google Patents

Info

Publication number
JPH0327130B2
JPH0327130B2 JP59233532A JP23353284A JPH0327130B2 JP H0327130 B2 JPH0327130 B2 JP H0327130B2 JP 59233532 A JP59233532 A JP 59233532A JP 23353284 A JP23353284 A JP 23353284A JP H0327130 B2 JPH0327130 B2 JP H0327130B2
Authority
JP
Japan
Prior art keywords
data
signal
transmitting
circuit
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59233532A
Other languages
English (en)
Other versions
JPS61111043A (ja
Inventor
Fumiaki Ishino
Yoshitaka Ito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP59233532A priority Critical patent/JPS61111043A/ja
Publication of JPS61111043A publication Critical patent/JPS61111043A/ja
Publication of JPH0327130B2 publication Critical patent/JPH0327130B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)
  • Multi Processors (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ送受信回路に関し、特に少な
い制御線で相互間の制御が可能なマルチプロセツ
サ・システムのデータ送受信回路に関するもので
ある。
〔従来の技術〕
従来より、分散制御等のためにマルチプロセツ
サ・システムが用いられている。マルチプロセツ
サ・システムを構成する各プロセツサはそれぞれ
異なる処理を実行し、互いに連絡をとりながら次
の処理に移る。この場合、各プロセツサに属する
メモリに、それぞれ異なるデータやプログラムを
格納しておき、各プロセツサは自分のメモリに必
要なデータがないときには、他のプロセツサのメ
モリをアクセスするため、アドレス・データをそ
のプロセツサに転送し、他のメモリから必要な情
報を得る方法が提案されている(特願昭59−
118165号明細書「メモリアクセス制御方式」参
照)。この先願のマルチプロセツサ・システムで
は、格子状に接続された各プロセツサは異なる処
理を行うために異なるプログラムを実行する一
方、メモリをアクセスするときには同一プログラ
ムを実行し、同一周期、同一タイミングで各メモ
リをアクセスする。この場合、あるプロセツサか
ら隣り合う他のすべてのメモリにアドレス・デー
タを送信することにより、受信側のプロセツサが
自分に属するメモリをアクセスするプロセツサを
識別して送信相手を選択し、そのプロセツサから
送られたアドレス・データのみを受信する。
通常、デイジタル・データの送受信回路では、
送信側と受信側のクロツク同期、受信側から送信
側への受信確認信号の送出等が必要である。従
来、受信確認のための信号の伝達方法としては、
データの送受信とは別の制御線を用いて伝達す
る方法、逆方向のデータ送信線を介して伝達す
る方法の2つが用いられている。
しかし、上記先願に示すように、各プロセツサ
に送信回路と受信回路を1対のみ備えたマルチプ
ロセツサ・システムにおいては、データを送信す
る相手とは異なる相手からのデータの受信を、送
信と同時に行つているため、従来の上記の方法
は使用できず、また、上記の方法を用いて受信
確認信号を返送する場合は、プロセツサの数が多
くなるほど、制御線数が増大するという問題があ
る。
〔発明の目的〕
本発明の目的は、このような従来の問題を改善
し、余分な制御線を増設することなく、既設の制
御線を共用して受信確認信号の転送を可能にし、
少ないハードウエア量でマルチプロセツサ・シス
テムを構成できるデータ送受信回路を提供するこ
とにある。
〔発明の構成〕
本発明の上述の目的は、プロセツサを含むデー
タ送受信装置を互いに格子状に接続し、前記各デ
ータ送受信装置においてデータを送受信する相手
と異なる相手からデータを受信することにより、
前記プロセツサ間の同時通信を行うマルチプロセ
ツサシステムにおいて、送信側装置から受信側装
置に信号線を介してクロツク同期信号およびデー
タを送信するデータ送受信回路であつて、送信側
装置に同期信号供給手段と受信確認信号受信手段
とを前記信号線に切替え接続する手段を、また、
受信側装置に同期信号受信手段と受信確認信号送
信手段とを前記信号線に切替え接続する手段をそ
れぞれ具備し、所定長のデータ送信時には前記信
号線を介して同期信号を送信し、所定長のデータ
受信終了時には前記信号線を介して受信確認信号
を返送することを特徴とするデータ送受信回路に
よつて達成される。
〔実施例〕
以下、本発明の実施例を、図面により説明す
る。
第1図は本発明の一実施例を示す格子状接続マ
ルチプロセツサ・システムの構成図である。
第1図において、1−1〜1−4はそれぞれ制
御装置、2はデータ送信回路、3はデータ受信回
路、4はプロセツサ、5はプロセツサ4から送信
回路2へデータを転送する信号線、6はプロセツ
サ4から送信回路2へデータ送信の開始を指示す
る制御線、7はプロセツサ4に対しデータの送信
完了を通知する制御線、8は受信回路3からプロ
セツサ4にデータを転送する信号線、9はプロセ
ツサ4から受信回路3に対しどの制御装置からの
データを受信するかを指示する制御線、10は受
信回路3からプロセツサ4に対し、データ受信完
了を通知する制御線である。
各制御装置1−1〜1−4相互間を結ぶ通信線
は、データ用、クロツク用、同期用の各1本より
なる合計3本を含むことを表わしている。すなわ
ち、制御装置1−1の送信回路2から3方向に延
長する線11には、データを転送するための通信
線11−1、送信クロツクを送るクロツク線11
−2、および同期信号を伝達するための制御線1
1−3が含まれている。また、12−1,13−
1,14−1は、データを受信するための通信線
で、他の制御装置からの通信線11−1に接続さ
れている。12−2,13−2,14−2は、デ
ータを受信するための受信クロツク線であつて、
他の制御装置からのクロツク線11−2に接続さ
れている。さらに、12−3,13−3,14−
3は同期信号を伝達するための制御線で、他の制
御装置の制御線11−3と接続されている。
次に、第1図の概略動作を説明するが、各制御
装置間のデータ転送を行う場合、その通信経路お
よび開始、終了は、前記先願明細書に示されてい
る方法で実行される。
例えば、制御装置1−1から1−2に対してデ
ータを送信する場合、制御装置1−1では、プロ
セツサ4から通信線5を介して送信回路2に送信
データを転送し、制御線6を介して送信回路2に
送信開始を指示する。送信回路2は、線11(通
信線11−1、クロツク線11−2、制御線11
−3)を用いて、他の全制御装置1−2,1−
3,1−4に対しデータを同時に転送する。制御
装置1−2においては、プロセツサ4によりあら
かじめ制御線9を介して、制御装置1−1からの
データを受信すべきとの制御信号が受信回路3に
出力されているので、受信回路3は、線12(通
信線12−1、クロツク線12−2、制御線12
−3)を用いてデータを受信し、受信データの確
認信号を制御線12−3を介して返送する。同時
に、受信完了信号を制御線10を介して、プロセ
ツサ4に通知し、通信線8を介してデータをプロ
セツサ4に転送する。制御装置1−1では、線1
1(11−1,11−2,11−3を含む)を介
してデータを送信した後、制御線11−3を監視
して、制御装置1−2からの受信確認信号を受信
し、正常であれば、送信完了信号を制御線7を介
してプロセツサ4に送出する。送信回路2と受信
回路3は、独立に動作するように構成され、送信
と受信の相手方が異なつても、同時に送受信動作
を行うことができる。
次に、第2図により、送信回路2と受信回路3
の動作を詳細に説明し、同期信号を送るための制
御線11−3を用いて、データの受信確認を行う
ことを述べる。
第2図において、1−1〜1−4は制御装置で
あり、その他の信号も第1図に示したものと同一
である。また、15−1は送信同期信号供給回路
16−1に同期信号の供給を指示し、かつ送信ク
ロツク供給回路16にクロツクの供給を指示する
制御線、15−2は送信制御回路15に送信結果
を通知する制御線、15−3はセレクタ19を切
替える制御線、15−4は同期信号を供給する制
御線、15−5は送信バツフアにデータの送出を
指示する制御線、15−6はクロツク信号を供給
する制御線である。また、15は送信制御回路、
17は受信確認信号受信回路、18は送信バツフ
ア、19は制御線11−3を介して送られてきた
受信確認信号を受信回路18に接続するか、また
は同期信号供給回路16−1からの同期信号を送
出するために制御線11−3に接続するか、いず
れか一方に切替えるセレクタである。一方、受信
回路3において、20は受信制御回路、21は同
期信号受渡回路、21−1はクロツク受信回路、
22は受信確認信号送出回路、23は誤り検出回
路、24は受信バツフア、25は制御線12−3
に同期信号受信回路21または受信確認信号送出
回路22のいずれか一方を接続するためのセレク
タ、26はどの制御装置からのデータを受信する
かを決定するセレクタである。また、20−1は
受信確認信号送出を指示する制御線、20−2は
誤り検出結果を受信制御回路20に通知する制御
線、20−3はセレクタ25を切替える制御線、
20−4は受信クロツク供給線、20−5は受信
同期信号供給線である。
以下、制御装置1−1から送信したデータを、
制御装置1−2で受信する場合について、動作を
述べる。
制御装置1−1において、プロセツサ4は通信
線5を介して送信バツフア18に対し送信データ
を転送するとともに、制御線6を介して送信制御
回路15に対し転送開始を指示する。送信制御回
路15は、制御線15−1を介して、同期信号供
給回路16−1に同期信号の供給を、またクロツ
ク供給回路16に送信クロツクの供給を、それぞ
れ指示する。同時に、送信バツフア18に対し
て、制御線15−5を介して送信を指示する。ク
ロツク供給回路16および同期信号供給回路16
−1は、送信バツフア18に対し、制御線15−
4,15−6を介して送信クロツクと同期信号を
供給し、同時にセレクタ19を介して同期信号を
制御線11−3に、クロツクをクロツク線11−
2に、それぞれ送出する。送信バツフア18は、
送信クロツクおよび同期信号にしたがつて、デー
タを所定の長さだけ送出し、同期信号にしたがつ
て送出を停止する。
送信バツフア18からデータを送出した後、同
期信号15−4にしたがつて、制御信号15−3
を介しセレクタ19を制御することにより、制御
線11−3と受信確認信号受信回路17とを接続
し、制御装置1−2からの受信確認信号を待機す
る。
送信バツフア18、クロツク供給回路16およ
び同期信号供給回路16−1から送出された送信
データ、クロツク、同期信号は、セレクタ19と
線11−1,11−2,11−3を介して、制御
装置1−2〜1−4に伝達される。
一方、制御装置1−2では、前述の先願明細書
に記載されている方法で、あらかじめプロセツサ
4から制御線9を介してセレクタ26に対し制御
信号が送られており、制御装置1−1からのデー
タを受信バツフア24および誤り検出回路23に
受信し、また同期信号を同期信号受信回路21に
受信するように、セレクタ26,25を設定して
いる。同期信号受信回路21は、制御線12−3
を介して送られてきた同期信号を誤り検出回路2
3、受信バツフア24に供給し、これにより受信
バツフア24においてデータを受信するととも
に、誤り検出回路23において受信データのチエ
ツクを行う。同期信号により、所定の長さのデー
タを受信すると、誤り検出回路23は、受信デー
タの誤り検出の結果を、制御線20−2を介して
受信制御回路20に通知する。この結果を受け
て、受信制御回路20は、制御線20−3を介し
てセレクタ25を制御することにより、受信確認
信号送信回路22と制御線12−3とを接続し、
送信回路22から受信データの正常または再送要
求のいずれかを意味する受信確認信号を、制御線
12−3を介して制御装置1−1に送出させる。
例えば、制御線12−3を介して、“1”、“0”
の所定回数の繰り返し信号を送信することによ
り、正常または再送要求を表示する。
このとき、受信データに誤りがなければ、受信
制御回路20は制御線10を介してプロセツサ4
に受信完了を通知し、受信バツフア24から通信
線8を介してプロセツサ4にデータを転送する。
制御装置1−2では、次の所定の長さのデータ
受信に備えて、セレクタ25を再設定し、同期信
号受信回路21と制御信号12−3を接続してお
く。
一方、受信データが誤りの場合には、受信制御
回路20は、プロセツサ4に対し受信完了を通知
せずに、再度制御装置1−1からの送信を待機す
る。
制御装置1−1では、所定の長さのデータを送
信した後、セレクタ19を切替え、受信確認信号
受信回路17と制御線11−3とを接続してお
き、制御線11−3を介して受信確認信号が返送
されると、これを受信する。そして、受信確認信
号受信回路17は、クロツク線15−2を介して
送信制御回路15に受信確認信号を送出する。送
信制御回路15では、受信確認信号にもとづい
て、データの再送または次の所定の長さのデータ
の送出を行う。受信確認信号が再送要求を表わし
ている場合、送信制御回路15はセレクタ19を
制御して、受信確認信号受信回路17から同期信
号供給回路16−1に切替え接続することによ
り、制御線15−5を介して送信バツフア18に
同一データの再送を指示する。また、受信確認信
号が送信の正常性を表わしている場合には、送信
制御回路15は、同期信号供給回路16−1、ク
ロツク供給回路16、セレクタ19、および送信
バツフア18を制御して、次の所定の長さのデー
タを送出させる。送信制御回路15は、受信確認
信号受信回路17からの信号により、プロセツサ
4から送信バツフア18に転送されたデータの送
信が誤りなく終了したことを確認した後、制御線
7を介してプロセツサ4に対し、データの送信終
了を通知する。
これらの送信回路2と受信回路3の各動作は独
立に実行されるので、例えば、制御装置1−1の
送信回路2から制御装置1−2にデータ送信を行
つている間、制御装置1−1の受信回路3は他の
制御装置1−3(または1−4)からのデータ受
信を同時並行して行うことができる。
なお、実施例では、クロツクおよび同期信号を
伝達するためのクロツク線11−2、制御線11
−3が、データを送信するための通信線11−1
と分離された別の信号線として構成されている
が、よく知られている技術、例えば特殊な変調方
式を用いて、データ信号列中にタイミング情報を
乗せて送信し、受信側でこのデータ信号列の中か
らクロツクを抽出する方法をとれば、信号線11
−1,11−2,11−3を同一信号線にするこ
とができる。
〔発明の効果〕
以上説明したように、本発明によれば、プロセ
ツサを含むデータ送受信装置を互いに格子状に接
続したマルチプロセツサシステムにおいて、送信
側装置に同期信号供給手段と受信確認信号受信手
段とを信号線に切替え接続する手段を、また、受
信側装置に同期信号受信手段と受信確認信号送信
手段とを信号線に切替え接続する手段をそれぞれ
具備し、所定長のデータ送信時には信号線を介し
て同期信号を送信し、所定長のデータ受信終了時
には信号線を介して受信確認信号を返送する如く
構成したので、送信相手と受信相手が異なつてい
る同時通信においても、特別に制御線を設けるこ
となく、受信確認信号の返送ができるので、少な
いハードウエア量でマルチプロセツサ・システム
を構成できる利点がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すマルチプロセ
ツサ・システムの構成図、第2図は第1図の送受
信動作を示す詳細ブロツク図である。 1−1〜1−4:制御装置、2:送信回路、
3:受信回路、4:プロセツサ、15:送信制御
回路、16:送信クロツク供給回路、16−1:
同期信号供給回路、17:受信確認信号受信回
路、18:送信バツフア、20:受信制御回路、
21:同期信号受信回路、21−1:クロツク受
信回路、22:受信確認信号送信回路、23:誤
り検出回路、24:受信バツフア、19,25,
26:セレクタ。

Claims (1)

    【特許請求の範囲】
  1. 1 プロセツサを含むデータ送受信装置を互いに
    格子状に接続し、前記各データ送受信装置におい
    てデータを送信する相手と異なる相手からデータ
    を受信することにより、前記プロセツサ間の同時
    通信を行うマルチプロセツサシステムにおいて、
    送信側装置から受信側装置に信号線を介してクロ
    ツク同期信号およびデータを送信するデータ送受
    信回路であつて、送信側装置に同期信号供給手段
    と受信確認信号受信手段とを前記信号線に切替え
    接続する手段を、また、受信側装置に同期信号受
    信手段と受信確認信号送信手段とを前記信号線に
    切替え接続する手段をそれぞれ具備し、前記各デ
    ータ送受信回路は、所定長のデータ送信時には前
    記信号線を介して同期信号を送信し、所定長のデ
    ータ受信終了時には前記信号線を介して受信確認
    信号を返送することを特徴とするデータ送受信回
    路。
JP59233532A 1984-11-06 1984-11-06 デ−タ送受信回路 Granted JPS61111043A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59233532A JPS61111043A (ja) 1984-11-06 1984-11-06 デ−タ送受信回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59233532A JPS61111043A (ja) 1984-11-06 1984-11-06 デ−タ送受信回路

Publications (2)

Publication Number Publication Date
JPS61111043A JPS61111043A (ja) 1986-05-29
JPH0327130B2 true JPH0327130B2 (ja) 1991-04-15

Family

ID=16956517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59233532A Granted JPS61111043A (ja) 1984-11-06 1984-11-06 デ−タ送受信回路

Country Status (1)

Country Link
JP (1) JPS61111043A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52112211A (en) * 1976-03-17 1977-09-20 Hitachi Ltd Communication control system
JPS5310912A (en) * 1976-07-19 1978-01-31 Hitachi Ltd Two-way multiplex transmission control system
JPS56153866A (en) * 1980-04-28 1981-11-28 Casio Comput Co Ltd Time division data communication system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52112211A (en) * 1976-03-17 1977-09-20 Hitachi Ltd Communication control system
JPS5310912A (en) * 1976-07-19 1978-01-31 Hitachi Ltd Two-way multiplex transmission control system
JPS56153866A (en) * 1980-04-28 1981-11-28 Casio Comput Co Ltd Time division data communication system

Also Published As

Publication number Publication date
JPS61111043A (ja) 1986-05-29

Similar Documents

Publication Publication Date Title
EP0239300B1 (en) Multiprocessor bus protocol
EP0262429B1 (en) Data processor having a high speed data transfer function
JP2515313B2 (ja) パケット交換ネットワ―ク
JPS6346029A (ja) ル−プバツク制御方式
JPS6115263A (ja) 処理装置間指令転送制御方式
EP0268664B1 (en) A method of coupling a data transmitter unit to a signal line and an apparatus for performing the invention
JPH0327130B2 (ja)
JPH09326817A (ja) 車両制御用データ伝送装置
JPS63263555A (ja) 多重プロセッサシステム用のプロセッサモジュール自動判定システム
JPS62159549A (ja) デ−タ転送方式
JPH04505993A (ja) 混成データ通信システム
JPH0145785B2 (ja)
JPS6384228A (ja) クロック同期データ伝送方式
JPS5844426Y2 (ja) プロセッサ間情報転送装置
JPS63237157A (ja) デ−タ処理システム
JPS6336428Y2 (ja)
KR100262263B1 (ko) 전전자 교환기에서 프로세서와 디바이스간의 버스 운용방법
JPS6354265B2 (ja)
JPH0560699B2 (ja)
JPS61204757A (ja) プロセツサ間通信方式
JPS63237158A (ja) デ−タ処理システム
JPS6373460A (ja) 放送時におけるマルチプロセツサのネツトワ−ク構成方式
JPS60103475A (ja) デ−タ転送方式
JPH04186941A (ja) 同期式半二重通信方式
JPH0433182B2 (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term