JPH04505993A - 混成データ通信システム - Google Patents

混成データ通信システム

Info

Publication number
JPH04505993A
JPH04505993A JP2507752A JP50775290A JPH04505993A JP H04505993 A JPH04505993 A JP H04505993A JP 2507752 A JP2507752 A JP 2507752A JP 50775290 A JP50775290 A JP 50775290A JP H04505993 A JPH04505993 A JP H04505993A
Authority
JP
Japan
Prior art keywords
data
line
card
contention
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2507752A
Other languages
English (en)
Other versions
JPH0716201B2 (ja
Inventor
クラーク、アラン・ダグラス
Original Assignee
ブリテイッシュ・テレコミュニケーションズ・パブリック・リミテッド・カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ブリテイッシュ・テレコミュニケーションズ・パブリック・リミテッド・カンパニー filed Critical ブリテイッシュ・テレコミュニケーションズ・パブリック・リミテッド・カンパニー
Publication of JPH04505993A publication Critical patent/JPH04505993A/ja
Publication of JPH0716201B2 publication Critical patent/JPH0716201B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/64Hybrid switching systems
    • H04L12/6418Hybrid transport
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J2203/00Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0028Local loop
    • H04J2203/0039Topology
    • H04J2203/0044Bus, e.g. DQDB
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5603Access techniques
    • H04L2012/5609Topology
    • H04L2012/5613Bus (including DQDB)
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5638Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5651Priority, marking, classes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/64Hybrid switching systems
    • H04L12/6418Hybrid transport
    • H04L2012/6432Topology
    • H04L2012/6435Bus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/64Hybrid switching systems
    • H04L12/6418Hybrid transport
    • H04L2012/6445Admission control
    • H04L2012/6448Medium Access Control [MAC]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/64Hybrid switching systems
    • H04L12/6418Hybrid transport
    • H04L2012/6464Priority

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 混成データ通信システム 本発明は、例えばディジタルマルチプレクサやパケットスイッチに使用されるデ ータ通信システムに関する。
一般に、そのようなデータ通信システムは、多数のラインカードが接続されたデ ータバスを備えている。各ラインカードは、外部ソースからデータを受信し、バ スを介してこのバスに接続された他のカードの1つにそのデータを送信するよう に配置されている。受信ラインカードは、その時にそれぞれのラインやライン群 を介してそのデータを出力する。
近年、非同期データ伝送のためにそのようなシステムを使用することは一般的な 慣習となっている。例えば、システムはバスとバスに接続された多数のX25ラ インカードとを含む。X25カードは64にビットのデータストリームを扱うよ うに設計されて、データは非同期でカードから送信されるフレームに集めたもの からなる。カードは非同期で動作するため、所定のデータフレームが特定のタイ ムスロットを占めている必要はない。ゆえに、そのような非同期カードを搭載し たシステムは、クロックシグナルを供給するどんな中央制御装置も必要とせずに 動作する。しかし、そのような中央制御装置がない場合には、2つのカードがバ スを同時にアクセスした場合において、データが破壊されないことを保証する手 段を供給する必要がある。この結果、どのカードが瞬時にバスへアクセスを行な う権利を有しているかを確立するために互いの間でコンテンション信号をカード が伝送するコンテンションシステムを使うことが知られている。このようなシス テムは、例えばCB−A−2114788,CB−A−2114789、US− A−4334288に開示されている。
これは又、例えば、EP−A−0122765においても提案されている。ここ では、もし問題としているカードおよび低い優先性を有する他のカードが同じコ ンテンションサイクル内でバスにアクセスを試みた場合には、特権を有するカー ドは常に最初にバスへのアクセスが許可されるように、カードが優先コンテンシ ョン信号を送出することを可能としている。
本発明によれば、混成データ通信システムは、ラインカード間でコンテンション 信号の通信を行なうように配置されたフンテンションバスを有する共用バスに接 続された同期ラインカードおよび非同期ラインカードを備え、次のような特徴を 有する。
同期ラインカードは、非同期カードによって進行中のどのような通信も停止させ る最優先コンテンション信号を送信するとともに、同期データのバスを介して即 座に通信を行なうためにバスへのアクセスを行なうように配置されている。フン テンションバスはアクノリッジラインを含む。そしてラインカードはデータバス がビジーである表示を行なうためのデータを受信している間、またエラーチェツ キング符号を送信するためのデータを送信している時、またデータがエラーなく 受信されたか否かをエラーチェツキング符号から決定するためのデータを受信し ている時にアクノリッジライン上に信号を伝送するように配置されている。また データがそのように決定された際には、アクノリッジラインへの信号の送信のみ をやめる。
同期および非同期データの両方を運ぶシングルパスの使用は、技術的に困難を伴 なうために、はとんど注目されなかった。^campora等(”A−Cenj ralised−Bus Archilecfurelor Local Ar ea Networks” IEEE International Con1 e+ence On Communicrtions June 19−221 983 )は、同期データが本質的な非同期バス上へ送られる予備室を議論して いる。しかしこの案では、バスへのアクセスを得ることを望む同期ラインカード は争奪以前にバスの現使用者がそのパケットの送信を完了するまで待たなくては ならない。本発明においては、対照的に、同期ラインカードは遅れを非常に減ら して非同期パケットの伝送を停止できる。そして著しく改良された性能で混成同 期/非同期システムを提供する。
アクノリッジラインを設けることによって、先に簡単に述べたように、ラインカ ードはこのラインを監視することができる。このように、送信を希望しているど の非同期ラインカードも、コンテンションシーケンスが開始される前にデータバ スがフリーになることをこのラインが示すまで待っている。
しかし、送信を希望しているどの同期カードも、アクノリッジラインの状態に拘 らずにコンテンショシーケンスを開始する。
本発明は、非同期通信のバスを効果的にクリアするために同期カードからの優先 コンテンション信号の伝送を用いる。
そしてこれゆえに、問題のカードからの同期データは適当なタイムスロットで伝 送されることを確実なものとする。そして、例えばデータを伝送する1つのカー ドと反数の非同期カードとによるシステムでは、同期カードからのデータかこう むる最大の遅れは、1つのコンテンションサイクルの長さであり、そしてこれは 1つの非同期データフレームの長さよりも十分に短い。非同期通信のための既知 のコンテンションシステムとは異なり、本発明では、フンテンション機構は単に 全体のフレームの送信のために並へられたシステムを抛供することに使用される ばかりでなく、同期カードへバスへの即座のアクセスを与えるために進行中のど のような同期フレームも停止する。同期伝送が完了して同期カードがバスを解放 すると、非同期フレームの伝送が完了する。既に提唱された非同期システムのよ うに、コンテンション機構は、進行中の非同期フレームの伝送が完了する前には 新しい非同期伝送が開始されないように設けられる。
できれば、バスは2つの独立したバスより成り、各々のカードは各々のバスを争 奪するように配置される。
二重バスを設ければシステムの信頼性が増す。カードは同時に両方のバスの争奪 を行ない、一般に一方もしくは他方へアクセスする。もしカードが両方のハスへ アクセスすると、それは一方もしくは他方を何かの公平基準で選択する。一般に 、コンテンションサイクルの間にカードの優先性を確立するコンテンションアド レスは、各々のバスに対して異なっており、通信量の公平な分配を保証する。も し2つのバスのうち一方に誤りが生じた場合には、すべてのカードは他のバスを 使用する旨の指示を受ける。
本発明のシステムを、図を参照しながらさらに詳細に説明する。
図1はデータ通信システムのブロック図。
図2は、図1のシステムで使用される論理回路を示す。
図3は、パスコンテンションサイクルを示すタイミング図。
図4はコンテンションバイトの細部を示すテーブル。
混成データ通信システムは、データバス1と、このデータバス1に接続された多 数のモジュールとを備えている。この多数のモジュールは、非同期ラインカード 2と、同期ラインカード3とを含んでいる。図示しない他のモジュールは、上記 データバス1を他のデータバスへインタフェースする機能を果たす。これらの図 示しないモジュールは全〈従来の方法で動作するので、ここでは詳細な説明は省 略する。
各ラインカード2,3は、システムを図示しない外部加入者に結合している回線 4,5に接続されている。また上記ラインカード2,3は上記データバス1およ び外部加入者との間にデータを伝送するように配置されている。
データバス1は独立した2つのバスBUS1及びBUS2より成る2重構成とな っている。各バスBUSI、BUS2は、上記ラインカード2,3との間でデー タ伝送を行なうための多数のデータライン6と、上記各カードとの間でコンテン ション(contention)信号の伝送を行なうためのコンテンションバス 7とを備えている。ラインカード2,3はBUSlおよびBUS2の両方に対し 回線要求を行ない、それらが両方へのアクセスを得ると、あるバスとその他のバ スとの使用を任意に選択する。あるカードがデータラインにアクセスを要求する 場合には、コンテンションバス7を介してコンテンション信号を他のカードへ伝 送することによりコンテンションサイクルを開始する。コンテンションの過程は 、フンテンンヨンサイクルの最後に、1つのカードのみか伝送バスへのアクセス を行なうように設定されている。また、コンテンションは以下のようにも設定さ れている。つまり、同期カード3の1つがBUSlにアクセスする必要がある場 合には、このカード3が所望のタイムスロットでライン上に即座にデータを伝送 できるように、データバスlは非同期トラヒックをクリアする。以下では、これ らコンテンション機構の動作をさらに詳細に説明する。
本実施例の非同期カード2は、非同期64にビットPCMデータストリームを扱 うように設定されたX25モジユールである。カード2の側面より引き出された 複数のバスには、このカード2をデータライン6に接続するコネクション8が存 在する。X25カード2の各々は、コネクション8を介してデータライン6へ、 その入力ラインから受信したデータを送信することができる。データは、最大2 56バイトまでの可変長パケットとして伝送される。同様に上記カードの各々は 、他のカードにより送られたパケットをバスから受信し、続いてその出力ライン に上記パケットを送出することができる。
同期カード3は、X25非同期カードにより受信されるトラヒックのデータレー トよりもかなり低いデータレートを一般に有する時分割多重化同期データストリ ームを受信するように設定されている。同期カード3で受信されたデータは、バ ス1を経て他の同期ラインカード3へ5または6バイト長の短く固定された最優 先セルとして伝送するために、ラインインタフェース9を経てデータライン6上 へ伝送される。
さらにカード2,3の各々は、データを操作するためのラインインタフェース9 に加えて、コンテンションバス7に接続されかつコンテンション信号の送受信を 行なう制御回路10.11を含んでいる。各カードは、コンテンションサイクル 内における優先順位を決定する、各カードに関連付けられたコンテンションアド レスを持っている。コンテンションアドレスは図4の表に示すように、2つのビ ット(d L −b it)に分割された8とットワードより成る。フンテンシ ョンバス7は2つのコンテンションアドレスラインを含んでいる。
1つは上記di−bitの各ビットに対するもの、すなわちコンテンションアク ティブラインC0NTn、ACTである。
このコンテンションアクティブラインC0NTn、ACTは、コンテンションシ ーケンスが進行するのを示すのに使われる。
もう一つはアクノリッジラインACKである。データバスにアクセスするための 争奪を希望しているどのカードも、クロックライン上の信号の下降端におけるコ ンテンションアクティブラインを監視している。もしコンテンションアクティブ ラインがローレベルの場合には、コンテンションシーゲンスは既に進行状態とな っており、カードはコンテンションシーケンスの進行が終了するまで待たなくて はならない。またフンテンションアクティブラインがハイレベルの時には、カー ドはクロックラインの次の上昇端でバスの争奪を行なうことができる。この時、 競合を希望している各カードはコンテンションアクティブラインをローレベルと するとともに、コンテンションアドレスをコンテンションバスに伝送する。コン テンションの決定を行なう制御回路10.11中に形成された論理回路は、図2 に示すように構成される。これらの回路は下記のルールに従う。
出力 バス フェイル(FA I L)0 0 主張 コンテンション回路は、一度にdi−bitで回路の入力に供給されるモジュー ル自身のコンテンションアドレスと、コンテンションバス上を伝搬する他のフン テンションアドレスとを比較する。モジュール自身のフンテンションアドレスの 優先性は、コンテンションバス上の他のフンテンションアドレスのそれと比較さ れ、モジュールが最優先権を持つ場合にのみフェイルが宣言される。そののち、 バスは、争奪を失敗した全てのカードが待機状態となってかつFAILをアクテ ィブにするようにする。コンテンション機構は、コンテンションサイクルの終了 において、ただ1つのカードのみがFA[Lを否定して、これによりバス上にデ ータを送信することが自由にできるように構成されている。
図2に示すコンテンション回路の出力は、多数のコンテンションルールに従って コンテンションプロセスの統制を行なう制御回路10.11中に構成されたコン トロールモジュールに導かれる。最初に伝送されるコンテンションアドレスのビ ットは、ビット7である。このビットは、データが非同期パケットか同期セルか を示すために設けられる。コンテンションルールは、パケットよりもセルの方が 高い優先性を持ち、かつセルがパケットの伝送を混乱なく阻止することができる ように定められている。パケットの個々のバイトは、セルの移動間に空白が存在 する毎に伝送される。これらのセルおよびパケットはエラーチェック符号を備え ており、セルもしくはパケットの伝送が完了した時には、受信側において成功し た試みか或いは失敗した試みかを認識できる。コンテンション機構は、不成功の 試みだった場合に即座に再伝送を行なうように設定されている。フンテンション 機構は、フンテンションサイクルにおいて1度失敗したら、次のフンテンション サイクルあるいはバスにアクセスできるまでカードの優先性を増加する等のコン テンション継続手段も考慮されている。
上述したように、データとコンテンションバスは、二重構成となっており、コン テンションルールはまた両方のデータバスのデータ量が確実に等しくなるように 選ばれる。
コンテンションルールではセルがパケットを阻止することを認めているが、パケ ットの伝送においてはバス上を進行中のどのデータも阻止できない。もしカード がパケットを送信しようとする場合には、最初にACKラインの状態をセンスす る。もしこれがローレベルの場合には、バス上においてデータはアクティブであ ることを示し、カードは、コンテンションシーケンスが開始される前にACKの 進行によりl\イレベルが表示されてデータの移動が終了するまで待つ。
これによりコンテンションシステムは、セル伝送カードによる自由な使用が維持 されることを確実なものとする。
データバス1上にパケットを伝送する非同期ラインカード2は、下降端を捜すコ ンテンションアクティブラインを連続的に監視している。もしこれが発生したら 、同期ラインカード3がバスに対するコンテンションを開始したことを示してお り、パケットはコンテンションシーケンスが終了するまで続けて伝送される。コ ンテンションシーケンスの終りにおいてコンテンションアクティブラインがハイ レベルに向かうと、パケットの伝送は停止し、パケットを受信している非同期ラ インカード2はACKラインを解放する。これは、カード3が同期セルを伝送で きるようにデータバス1を同期カード3へ手渡すものである。受信および送信非 同期カードは、成功したセル伝送の終了を示す上昇端を見つけるACKラインを 監視し続ける。もし、コンチンシコンアクティブラインがセル伝送の間にハイレ ベルに維持されていて、その後即座に追随する同期セルがないことを示していれ ば、バス1の制御はクロックの次の上昇端で非同期カード2に戻される。非同期 カード2との間におけるパケットデータフレームの伝送はその後再び開始され、 ACKラインでは受信側によって再び権利が主張される。送受信非同期カード2 はコンテンションアクティブラインの監視を続ける。
図3は、コンテンションプロセスのタイミングを示す図である。コンテンション プロセスはダイナミックであり、すなわちプロセスのタイミングにおいて強いら れることは、それをマスタークロックと同期させなくてはならないことだけであ り、どのカードも何時でもコンテンションサイクルを自由に試みられる。
上述したように、コンテンションバスはアクノリッジラインACKを含む。この ラインACKは2つの目的を供する。
第1に、それはデータバス上においてデータフレームがアクティブであることを 示すのに用いられる。第2に、それはデータの伝送に肯定を与える。データフレ ームがデータバス1に送られた時には、全てのカードは、コンテンションアクテ ィブラインの上昇端を検出した後に、クロックの最初の下降端上で監視されるデ ータの最初のバイトを聴取する。このデータのバイトは、フレームの型式および 宛先に関する情報を含むものである。もしカードがそれ自信のアドレスと認めた 場合には、カードはACKラインをローレベルとして後続のデータを受信する。
フレームの最後のバイトは、エラーチェック符号を含んでいる。これは、フレー ムがエラーなく受信されたかどうかを決定するために受信カードによって使用さ れる。もしエラーが検出された場合には、フレームは再送信される必要があり、 さらにこれは伝送の最後においてACKラインがハイレベルにならない時に送信 カードによって行なわれる。これにより、もし受信したフレームにエラーがない ことをエラーチェックが示す場合には、受信カードはACKを解放するのみであ る。
ロックアツプ(lock−up )が起こらないように、断念する前に送信カー ドが3回連続して送信を試みる。肯定応答はCRC(巡回冗長検査)符号の後に のみ発生することができる。
従ってパケットがセルによって阻止された時には、後続の八〇にはセルに対して は肯定応答し、パケットに対しては行なわない。
タイミング図はまた、データバス1上のセルまたはパケットの存在を検出するた めによく用いられる制御モジュールの内部要素であるフリップ70ツブFF2の 状態を示している。
フリップフロップFF2は、同期セルの開始時にハイレベルとなり、セルまたは セルの連続列の最後が終了するまでハイレベルに維持されて、以後ローレベルと なる。このように、同期送信および同期受信を再開するときを決定するために、 フリップフロップFF2は送受信非四期ラインカードによって監視される。
上述したように本実施例の送受信非同期ラインカードは、ACKラインおよびコ ンチンシランアクティブライン(もしくはフリップフロップFF2の状態)の監 視を行なうことかでき、あるいはもし同期セルのバイト数が予め決められている 場合には、データバス上のバイト数(又はこれと等価のクロックパルス数)をカ ウントすることができる。そして該当するバイト数かカウントされた時に非同期 動作を再開して、再び更に任意のフンテンション動作があったかどうかを考慮に 入れる。
伝送順位 ビット0から4 争奪しているカードのアドレスビット5 使用されていない 補正書の翻訳文提出書(特許法第184条の8)平成3年11月28日

Claims (7)

    【特許請求の範囲】
  1. 1.ラインカードとの間でコンテンション信号の伝送を行なうように配置された コンテンションバス(7)を含む共用データバス(6,7)に接続された同期ラ インカード(3)と非同期カード(2)とを備えている混成データ通信システム において、同期カード(3)は、非同期カード(2)によるどのような進行中の 伝送信号も停止させ、同期データのバスを経て即座に伝送するためにバス(6) へのアクセスを得るために優先コンテンション信号を伝送するように配置されて いて、コンテンションバス(7)はアクノリッジライン(ACK)を含み、デー タバス(6)はビジーを示すデータを受信している間、またエラーチェック符号 を伝送するためのデータを伝送するとき、また受信データにエラーがあったかど うかを決定するためのデータを受信しているとき、ラインカード(2,3)はア クノリッジライン(ACK)へ信号を伝送するように配置されていて、データが そのように決定されたときに、アクノリッジライン(ACK)へ信号を伝送する ことのみをやめることを特徴とする混成データ通信システム。
  2. 2.非同期ラインカード(2)は、同期ラインカード(3)によるコンテンショ ンサイクルの始まりを検出するためにコンテンションバス(7)を監視するよう に配置されていて、コンテンションサイクルの完了に続き、いかなる進行中のデ ータフレームの送信も停止させて、同期カード(3)によるデータの伝送を許可 することを特徴とする請求項1に記載のシステム。
  3. 3.同期ラインカード(3)は、予め決められたバイト数のセルにデータを伝送 し、停止された状態のときに、非同期ラインカード(2)は実際にまたは効果的 は、限止している伝送セルのバイトをカウントするように配置されていて、同期 伝送が終えた時に直ちに阻止された非同期伝送のそれぞれの送受信を再開するこ とを特徴とする請求項1または2に記載のシステム。
  4. 4.非同期ラインカード(2)は、停止された状態のときに、実際にまたは効果 的にアクノリッジメントラインを監視し、データバスがビジーでなくなったこと をアクノリッジメントラインが示す時に、阻止された非同期伝送のそれぞれの送 受信を再開することを特徴とする請求項1または2に記載のシステム。
  5. 5.アクノリッジメントラインは阻止している同期セルの終りで状態を変え、停 止された状態のときに、非同期ラインカードは阻止している同期セルの伝送の間 にコンテンションサイクルが始められたかどうかを検出するように配置され、も しそうならば停止された状態にとどまることを特徴とする請求項4に記載のシス テム。
  6. 6.同期ラインカード(3)は、伝送されるべき各セルに対してコンテンション サイクルを開始するようになされていることを特徴とする請求項1ないし5のい ずれか1項に記載のシステム。
  7. 7.データバス(6,7)は、2つの独立したデータバス(Bus1,Bus2 )より成る2重構成を成しており、各々のカード(2,3)は各々のバスを争奪 するように配置されていることを特徴とする請求項1ないし6のいずれか1項に 記載のシステム。
JP2507752A 1989-06-02 1990-06-01 混成データ通信システム Expired - Lifetime JPH0716201B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB898912768A GB8912768D0 (en) 1989-06-02 1989-06-02 Hybrid data communication system
GB8912768.2 1989-06-02
PCT/GB1990/000854 WO1990015493A1 (en) 1989-06-02 1990-06-01 Hybrid data communications system

Publications (2)

Publication Number Publication Date
JPH04505993A true JPH04505993A (ja) 1992-10-15
JPH0716201B2 JPH0716201B2 (ja) 1995-02-22

Family

ID=10657809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2507752A Expired - Lifetime JPH0716201B2 (ja) 1989-06-02 1990-06-01 混成データ通信システム

Country Status (7)

Country Link
EP (1) EP0474698B1 (ja)
JP (1) JPH0716201B2 (ja)
AT (1) ATE127301T1 (ja)
DE (1) DE69022050T2 (ja)
GB (1) GB8912768D0 (ja)
HK (1) HK142396A (ja)
WO (1) WO1990015493A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2664775B1 (fr) * 1990-07-10 1992-09-18 Alcatel Business Systems Systeme de communication numerique pour installation telephonique a integration de services.
ZA931077B (en) * 1992-03-05 1994-01-04 Qualcomm Inc Apparatus and method for reducing message collision between mobile stations simultaneously accessing a base station in a cdma cellular communications system
GB2266033B (en) * 1992-03-09 1995-07-12 Racal Datacom Ltd Communications bus and controller
DE4304187B4 (de) * 1993-02-12 2005-11-10 Tenovis Gmbh & Co. Kg Verfahren zur Beschleunigung des Zugriffswettbewerbs für an ein Bussystem angeschlossene Stationen in Kommunikations-Vermittlungsanlagen

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4593282A (en) * 1983-04-14 1986-06-03 At&T Information Systems Inc. Network protocol for integrating synchronous and asynchronous traffic on a common serial data bus
GB2166320B (en) * 1984-10-25 1988-10-12 Stc Plc Packet switching system

Also Published As

Publication number Publication date
EP0474698A1 (en) 1992-03-18
WO1990015493A1 (en) 1990-12-13
JPH0716201B2 (ja) 1995-02-22
HK142396A (en) 1996-08-09
ATE127301T1 (de) 1995-09-15
EP0474698B1 (en) 1995-08-30
DE69022050T2 (de) 1996-02-01
DE69022050D1 (de) 1995-10-05
GB8912768D0 (en) 1989-07-19

Similar Documents

Publication Publication Date Title
US5377189A (en) Hybrid data communications systems
US5218602A (en) Interprocessor switching network
EP0046203B1 (en) Multiprocessor arrangement with a common bus
EP0367813B1 (en) Communication processor for a packet-switched network
CA1198522A (en) Dual-count, round-robin distributed arbitration technique for serial buses
US4914653A (en) Inter-processor communication protocol
JP2979319B2 (ja) 無線デイジタル電話システム用基地局
US4750165A (en) Method of duplex data transmission using a send-and-wait protocol
EP0051794B1 (en) Distributed-structure message switching system on random-access channel for message dialogue among processing units
EP0076880A1 (en) A local area contention network data communication system
JPH0319745B2 (ja)
JPS639261B2 (ja)
JPH053941B2 (ja)
JPH05244171A (ja) 可変時分割通信システム用ステーション装置
US4736366A (en) Bus acquisition system
KR0174702B1 (ko) 시스템 버스 콘트롤러를 이용하는 모듈간 통신 장치 및 방법
JPH04505993A (ja) 混成データ通信システム
WO1987007797A1 (en) A method of coupling a data transmitter unit to a signal line and an apparatus for performing the invention
US6912210B1 (en) Data communication system and communication device used
KR0165440B1 (ko) 폴링통신방법
JPS5848135A (ja) デ−タバス制御方式
JPS6141246A (ja) パケツト通信網の局番号設定方式
JPH08307398A (ja) 装置内制御方式
JP2000244530A (ja) データ通信装置
JPH0216833A (ja) 局内データ転送網のデータ再送方式