JPS639261B2 - - Google Patents
Info
- Publication number
- JPS639261B2 JPS639261B2 JP55500276A JP50027679A JPS639261B2 JP S639261 B2 JPS639261 B2 JP S639261B2 JP 55500276 A JP55500276 A JP 55500276A JP 50027679 A JP50027679 A JP 50027679A JP S639261 B2 JPS639261 B2 JP S639261B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- indication signal
- message
- unit
- occupancy indication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 78
- 238000004891 communication Methods 0.000 claims description 64
- 238000012545 processing Methods 0.000 claims description 55
- 238000012790 confirmation Methods 0.000 claims description 34
- 230000004044 response Effects 0.000 claims description 32
- 238000012360 testing method Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 24
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 238000012544 monitoring process Methods 0.000 claims 4
- 239000000872 buffer Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 230000001052 transient effect Effects 0.000 description 7
- 240000007320 Pinus strobus Species 0.000 description 4
- 238000007726 management method Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012913 prioritisation Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- FGRBYDKOBBBPOI-UHFFFAOYSA-N 10,10-dioxo-2-[4-(N-phenylanilino)phenyl]thioxanthen-9-one Chemical compound O=C1c2ccccc2S(=O)(=O)c2ccc(cc12)-c1ccc(cc1)N(c1ccccc1)c1ccccc1 FGRBYDKOBBBPOI-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/376—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a contention resolving method, e.g. collision detection, collision avoidance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Bus Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Multi Processors (AREA)
- Communication Control (AREA)
Description
発明の分野
本発明は通信系に関し、そして特別には張りめ
ぐらされたデータ処理通信系のネツトワークに沿
つて送られる複数のメツセージ伝送の衝突を防止
し、回避するための手段を対象とするものであ
る。
ぐらされたデータ処理通信系のネツトワークに沿
つて送られる複数のメツセージ伝送の衝突を防止
し、回避するための手段を対象とするものであ
る。
発明の背景
高速デジタルデータ処理系の発展に伴つて、こ
の全系を構成している各構成要素が相互に通信を
行なうような構成要素相互間の通信機構の必要が
生じている。デジタル通信系の現在の趨勢の一つ
は張りめぐらされた通信系のネツトワークを用い
ることである。この通信系ネツトワークは典型的
には、その系の各構成要素に共通して用いられ、
またそれを介してデータ、クロツク及び制御信号
が伝送されるようなバスを包含している。適当な
バス通信インターフエース又はシステム装置(通
常CPUを含む)と上記共通バスとの間に配置さ
れたアダプタ装置を通つてメツセージは緩衝さ
れ、伝送され、そして受信される。
の全系を構成している各構成要素が相互に通信を
行なうような構成要素相互間の通信機構の必要が
生じている。デジタル通信系の現在の趨勢の一つ
は張りめぐらされた通信系のネツトワークを用い
ることである。この通信系ネツトワークは典型的
には、その系の各構成要素に共通して用いられ、
またそれを介してデータ、クロツク及び制御信号
が伝送されるようなバスを包含している。適当な
バス通信インターフエース又はシステム装置(通
常CPUを含む)と上記共通バスとの間に配置さ
れたアダプタ装置を通つてメツセージは緩衝さ
れ、伝送され、そして受信される。
このようなデジタル通信系内でメツセージは例
えば予め規定されたTDM伝送プランに従つて同
期的に、又は非同期的に、通常は先着順優先の基
準に従つて伝送される。前者の方式は通常各装置
にこれが或再帰伝送時間間隔(recurring
transmission time slot)内にメツセージを送り
出す機会を与えるために実施される。しかしなが
らこの方式の主要な欠点は、その非効率性であ
り、と言うのは全ての装置が伝送を要求している
わけではなく、またその結果としてバスに遊休時
間間隔(idle time slot)が組み込まれるからで
ある。非同期方式はこの欠点を、(伝送の)需要
を基準としたバス占拠時間を与えてそれによりバ
スの作動能力を最大にすることによつて除こうと
するものである。しかしながらこの目的を達成す
るためには、一度にただ一つの装置だけが伝送で
きることを保証するような何等かの手段を備えな
ければならず、もしそうでなければ複数の装置か
らの伝送が互に妨害し合い、衝突し、そしてそれ
により目的とする全ての通信の正しく行なわれる
のを妨げる。
えば予め規定されたTDM伝送プランに従つて同
期的に、又は非同期的に、通常は先着順優先の基
準に従つて伝送される。前者の方式は通常各装置
にこれが或再帰伝送時間間隔(recurring
transmission time slot)内にメツセージを送り
出す機会を与えるために実施される。しかしなが
らこの方式の主要な欠点は、その非効率性であ
り、と言うのは全ての装置が伝送を要求している
わけではなく、またその結果としてバスに遊休時
間間隔(idle time slot)が組み込まれるからで
ある。非同期方式はこの欠点を、(伝送の)需要
を基準としたバス占拠時間を与えてそれによりバ
スの作動能力を最大にすることによつて除こうと
するものである。しかしながらこの目的を達成す
るためには、一度にただ一つの装置だけが伝送で
きることを保証するような何等かの手段を備えな
ければならず、もしそうでなければ複数の装置か
らの伝送が互に妨害し合い、衝突し、そしてそれ
により目的とする全ての通信の正しく行なわれる
のを妨げる。
そのために従来は、その目的とする受信器への
通信リンクを効果的に検査してこのリンクが“話
し中”であるかどうか、即ち通信の他の装置への
伝送がうまくゆくかどうかを決定する方式が発展
した。例えば、Miu等に与えられた米国特許第
4050097号にはバスに沿つて設けられた2つ以上
の装置によつてバスが占有されるのを優先ロツク
アウトシステムによつて防止するバス通信系が記
述されている。この特許された系に従えば通信を
行なう各装置に1つの優先順位が指定されてい
る。どの装置もこれが他の装置と通信したいとき
にはこれはバス請求ラインより送られて来るバス
請求信号によつてバスがこの装置に対して使用許
可されることを請求する。もし他のどの装置も伝
送を希望していないときは上記請求した装置がバ
スの使用を認められ、他の全ての装置はメツセー
ジの送り出しが阻止されるか、又はその通信の期
間中ロツクアウトされる。もし2つ以上の装置が
同時にこのバスを使用しようとしたときは、相当
な優先順位指定用ハードウエアを包む確立された
優先順位システムによつてより高位の優先順を有
する装置だけがバスの即時の使用を許され、低位
の優先順の装置はその順番が来るの待たなければ
ならない。実際に、固定された別個の優先順位回
線及び論理回路によつて上記特許された系は常に
伝送請求の優先順の決定とバス使用順序の指定と
いう管理業務を各メツセージが送られるに先立つ
て実施するのである。従つてこの方式は衝突に対
する防護手段をもたらすものであるけれども、こ
れは相当なロツクアウト回路と送られる各メツセ
ージに対する予め決められた伝送前待ち時間の経
過とを必要とする。
通信リンクを効果的に検査してこのリンクが“話
し中”であるかどうか、即ち通信の他の装置への
伝送がうまくゆくかどうかを決定する方式が発展
した。例えば、Miu等に与えられた米国特許第
4050097号にはバスに沿つて設けられた2つ以上
の装置によつてバスが占有されるのを優先ロツク
アウトシステムによつて防止するバス通信系が記
述されている。この特許された系に従えば通信を
行なう各装置に1つの優先順位が指定されてい
る。どの装置もこれが他の装置と通信したいとき
にはこれはバス請求ラインより送られて来るバス
請求信号によつてバスがこの装置に対して使用許
可されることを請求する。もし他のどの装置も伝
送を希望していないときは上記請求した装置がバ
スの使用を認められ、他の全ての装置はメツセー
ジの送り出しが阻止されるか、又はその通信の期
間中ロツクアウトされる。もし2つ以上の装置が
同時にこのバスを使用しようとしたときは、相当
な優先順位指定用ハードウエアを包む確立された
優先順位システムによつてより高位の優先順を有
する装置だけがバスの即時の使用を許され、低位
の優先順の装置はその順番が来るの待たなければ
ならない。実際に、固定された別個の優先順位回
線及び論理回路によつて上記特許された系は常に
伝送請求の優先順の決定とバス使用順序の指定と
いう管理業務を各メツセージが送られるに先立つ
て実施するのである。従つてこの方式は衝突に対
する防護手段をもたらすものであるけれども、こ
れは相当なロツクアウト回路と送られる各メツセ
ージに対する予め決められた伝送前待ち時間の経
過とを必要とする。
Duke等に与えられた米国特許第4038644号に
は、各装置に対して個別のバスアダプタを有し、
この各アダプタと組合わされた個有のバス話中ラ
インを備えた処理装置通信系が記述されている。
幾つかの装置単位のうちの一つが他の単位との通
信を希望したときにはこれは受信側単位のローカ
ルバスアダプタにその受信側単位が話し中である
かどうかを判断するための請求を発送する。もし
受信側が話し中でなければこの受信側単位の話中
ライン上に話中表示フラグがセツトされて、この
受信単位に発送側単位からメツセージが送られる
ことを受信単位に報らせ、またこのバスに連結さ
れている他の全ての装置単位にも上記受信単位と
は現在通信することができない(現在伝送がこゝ
に送られるように準備されつゝあるので)ことが
報らされる。この系内において各バスアダプタに
上述したMiu等の系と同じように夫々1つの優先
順位が指定されており、そしてその優先順システ
ムが同時的バス使用を阻止するのに用いられてい
る。
は、各装置に対して個別のバスアダプタを有し、
この各アダプタと組合わされた個有のバス話中ラ
インを備えた処理装置通信系が記述されている。
幾つかの装置単位のうちの一つが他の単位との通
信を希望したときにはこれは受信側単位のローカ
ルバスアダプタにその受信側単位が話し中である
かどうかを判断するための請求を発送する。もし
受信側が話し中でなければこの受信側単位の話中
ライン上に話中表示フラグがセツトされて、この
受信単位に発送側単位からメツセージが送られる
ことを受信単位に報らせ、またこのバスに連結さ
れている他の全ての装置単位にも上記受信単位と
は現在通信することができない(現在伝送がこゝ
に送られるように準備されつゝあるので)ことが
報らされる。この系内において各バスアダプタに
上述したMiu等の系と同じように夫々1つの優先
順位が指定されており、そしてその優先順システ
ムが同時的バス使用を阻止するのに用いられてい
る。
Driscollに与えられた米国特許第3445822号に
は、どの装置単位も他の装置単位と通信するため
にバスを占有し得るようなバス相互連結共通ネツ
トワークが記述されている。しかしながらこの場
合にはバスの占有に先立つて各装置単位は或占有
コードを発信し、これが予め、定められたコード
と比較されてバスが使えるかどうかを判断する。
この2つのコードが一致しないときは請求側の装
置単位は他の装置単位がバスを占有しようとして
いること及びその装置単位は整合が起るまで待た
なければならないことを報らされる。
は、どの装置単位も他の装置単位と通信するため
にバスを占有し得るようなバス相互連結共通ネツ
トワークが記述されている。しかしながらこの場
合にはバスの占有に先立つて各装置単位は或占有
コードを発信し、これが予め、定められたコード
と比較されてバスが使えるかどうかを判断する。
この2つのコードが一致しないときは請求側の装
置単位は他の装置単位がバスを占有しようとして
いること及びその装置単位は整合が起るまで待た
なければならないことを報らされる。
以上あげた従来技術による系のいづれにおいて
も衝突排除方式は複雑で著しい量のハードウエア
を必要とし、またそのバスインターフエース通信
諸装置にはメツセージが実際に送られるに先立つ
て大量の管理並びに伝送準備作業を実行すること
が要求される。その結果、バスの使用は遅延さ
れ、そして系の効率が低下する。
も衝突排除方式は複雑で著しい量のハードウエア
を必要とし、またそのバスインターフエース通信
諸装置にはメツセージが実際に送られるに先立つ
て大量の管理並びに伝送準備作業を実行すること
が要求される。その結果、バスの使用は遅延さ
れ、そして系の効率が低下する。
上述したような衝突完全排除系に対して、バス
がもし既に使われていないときにバスを簡単にチ
エツクした後直ちにこのバスを介してメツセージ
が送られるように作動するシステムも開発されて
いるけれども、これは衝突の発生を許容して再送
が必要となる。このような系は幾つかの刊行物に
記述されており、例えば、R.M.Metcalfe等の
“Hthernet:Distributed Packet Switcting for
Local Computer Networks”−
Communications of the ACM、Vol.19、No.7、
395−403頁、(1976)、及びM.Tokoro等の同上
320−325頁の、“Acknowledging Ethernet”と
題する記事等である。基本的には、“Ethernet”
型のシステムに従えばバスは各伝送に先立ち話中
状態についてチエツクされる。もしバスが話中で
ないときは、短かい待期時間の後に、もしバスが
なおまだ静かであればメツセージ又はデータパケ
ツトが伝送される。このメツセージが他のものと
衝突したときは予め定められた衝突制御アルゴリ
ズムに従つて再伝送が行なわれる。衝突発生を検
出するために各トランシーバーは一個の妨害検出
器を有している。この妨害検出器がバスを監視し
てその検出したものを装置の伝送しようとしてい
るものと比較する。この2つの量のビツト値の
差、即ち衝突を表わす量が発信側装置にそのメツ
セージの打ち切りを生じさせ、そして一時的にバ
スにジヤミングをもたらし、それによりその衝突
の相手に混信が起つたことを知らせる。送信側装
置は衝突の検出によりその送信を流し棄てゝ予め
定められた動力学的に選ばれたランダム時間の後
にそのメツセージを再送信することによつて復旧
する。既述した従来技術の装置に比べて
“Ethernet”型のバス衝突制御システムはこのよ
うに、予備伝送式管理と再伝送の必要とを折衷す
ることにより効率的にしようとするものである。
しかしながら、そのようにするためにこの系はバ
ス衝突モニターを使用し、これが“Ethernet”シ
ステムを2重に用いると言う複雑性に更に加わる
ことになる。
がもし既に使われていないときにバスを簡単にチ
エツクした後直ちにこのバスを介してメツセージ
が送られるように作動するシステムも開発されて
いるけれども、これは衝突の発生を許容して再送
が必要となる。このような系は幾つかの刊行物に
記述されており、例えば、R.M.Metcalfe等の
“Hthernet:Distributed Packet Switcting for
Local Computer Networks”−
Communications of the ACM、Vol.19、No.7、
395−403頁、(1976)、及びM.Tokoro等の同上
320−325頁の、“Acknowledging Ethernet”と
題する記事等である。基本的には、“Ethernet”
型のシステムに従えばバスは各伝送に先立ち話中
状態についてチエツクされる。もしバスが話中で
ないときは、短かい待期時間の後に、もしバスが
なおまだ静かであればメツセージ又はデータパケ
ツトが伝送される。このメツセージが他のものと
衝突したときは予め定められた衝突制御アルゴリ
ズムに従つて再伝送が行なわれる。衝突発生を検
出するために各トランシーバーは一個の妨害検出
器を有している。この妨害検出器がバスを監視し
てその検出したものを装置の伝送しようとしてい
るものと比較する。この2つの量のビツト値の
差、即ち衝突を表わす量が発信側装置にそのメツ
セージの打ち切りを生じさせ、そして一時的にバ
スにジヤミングをもたらし、それによりその衝突
の相手に混信が起つたことを知らせる。送信側装
置は衝突の検出によりその送信を流し棄てゝ予め
定められた動力学的に選ばれたランダム時間の後
にそのメツセージを再送信することによつて復旧
する。既述した従来技術の装置に比べて
“Ethernet”型のバス衝突制御システムはこのよ
うに、予備伝送式管理と再伝送の必要とを折衷す
ることにより効率的にしようとするものである。
しかしながら、そのようにするためにこの系はバ
ス衝突モニターを使用し、これが“Ethernet”シ
ステムを2重に用いると言う複雑性に更に加わる
ことになる。
発明の要約
本発明に従えば、著しく単純化した通信とバス
監視装置との使用により、またその衝突の相手同
志の間に再伝送の優先順位を確立する再伝送技術
によつて上記の“Ethernet”系を改良し、それに
よつてバスの使用の効率を高めたバス衝突排除シ
ステムが提供される。
監視装置との使用により、またその衝突の相手同
志の間に再伝送の優先順位を確立する再伝送技術
によつて上記の“Ethernet”系を改良し、それに
よつてバスの使用の効率を高めたバス衝突排除シ
ステムが提供される。
そのために、半2重系として用いられている本
発明のシステムによれば連続データバス及びクロ
ツクバスに加えてこの系のバスは、この系中に連
結されている各装置により監視される話中状態ラ
イン(busy status line)を包含するように形成
され。或装置単位がメツセージを伝送しようとす
る場合はこの単位は先づ、話中フラグを話中状態
ライン上にセツトさせてこの話中状態ラインを他
の通信に対し遮断する。またこの装置単位は話中
フラグが既にセツトされたかどうか、即ち他の単
位が使用請求してしまつていないかどうかを確認
するために話中状態ラインのチエツクをも行な
う。もしバスが話中である場合には、この装置単
位は、バスが解放されてその請求単位がバス話中
フラグを再試行時間の間にリセツトするまでは伝
送を行なうことができない。バスが解放されてい
れば送信側単位は伝送を行なう。メツセージを送
る相手の装置単位はメツセージを受信したならば
確認メツセージを送信側単位に送り返して伝送完
了を表示する。
発明のシステムによれば連続データバス及びクロ
ツクバスに加えてこの系のバスは、この系中に連
結されている各装置により監視される話中状態ラ
イン(busy status line)を包含するように形成
され。或装置単位がメツセージを伝送しようとす
る場合はこの単位は先づ、話中フラグを話中状態
ライン上にセツトさせてこの話中状態ラインを他
の通信に対し遮断する。またこの装置単位は話中
フラグが既にセツトされたかどうか、即ち他の単
位が使用請求してしまつていないかどうかを確認
するために話中状態ラインのチエツクをも行な
う。もしバスが話中である場合には、この装置単
位は、バスが解放されてその請求単位がバス話中
フラグを再試行時間の間にリセツトするまでは伝
送を行なうことができない。バスが解放されてい
れば送信側単位は伝送を行なう。メツセージを送
る相手の装置単位はメツセージを受信したならば
確認メツセージを送信側単位に送り返して伝送完
了を表示する。
回路操作及び伝播遅延のために2つ以上の装置
単位が話中フラグをセツトしてそれにより、別の
装置単位がバスの使用を同時に請求していること
を知らずにバスの状態のチエツクをしてしまう可
能性が存在する。この場合に、バス話中フラグが
セツトされてバスが解放状態であることを見出し
た後でその各装置単位は夫々のメツセージの伝送
を進め、それにより衝突を生ずる。各通信が衝突
した後、バスの上に得られるメツセージは歪曲さ
れ、従つて相手の受信側単位は認知できる何等の
伝送とも受信することができず、その結果それら
衝突を生じた各送信側装置単位には確認メツセー
ジが全く送り返されない。送信側装置単位が確認
メツセージを受け取れないときは衝突が起つたこ
とが判断されてそのメツセージを伝送する上記操
作が予め定められた優先順システムによつて繰返
される。この優先順位システムはバスを共通にし
ている各装置単位の間で確立されていてそれによ
り最初の衝突の相手同志の間での再伝送は阻止さ
れる。この記憶された優先順システムはより高位
の優先順位の装置単位がバスを占有して前の衝突
の相手を排除するのを自動的に可能にする。その
結果、もとの伝送衝突の相手同志の間でより高位
の優先順位のものが他の低位優先順のもの以前に
これらに充分先がけてバス状態ライン上にバス話
中フラグをセツトすることとなり、それにより低
位優先順のものはこれがバス状態ラインをチエツ
クした際にバスは既に最初の相手によつて占有さ
れていることを見出すことになる。従つて、高位
優先順の装置単位は低位優先順の単位からのメツ
セージとバス上で衝突することなく自身のメツセ
ージを伝送できることが保証される。
単位が話中フラグをセツトしてそれにより、別の
装置単位がバスの使用を同時に請求していること
を知らずにバスの状態のチエツクをしてしまう可
能性が存在する。この場合に、バス話中フラグが
セツトされてバスが解放状態であることを見出し
た後でその各装置単位は夫々のメツセージの伝送
を進め、それにより衝突を生ずる。各通信が衝突
した後、バスの上に得られるメツセージは歪曲さ
れ、従つて相手の受信側単位は認知できる何等の
伝送とも受信することができず、その結果それら
衝突を生じた各送信側装置単位には確認メツセー
ジが全く送り返されない。送信側装置単位が確認
メツセージを受け取れないときは衝突が起つたこ
とが判断されてそのメツセージを伝送する上記操
作が予め定められた優先順システムによつて繰返
される。この優先順位システムはバスを共通にし
ている各装置単位の間で確立されていてそれによ
り最初の衝突の相手同志の間での再伝送は阻止さ
れる。この記憶された優先順システムはより高位
の優先順位の装置単位がバスを占有して前の衝突
の相手を排除するのを自動的に可能にする。その
結果、もとの伝送衝突の相手同志の間でより高位
の優先順位のものが他の低位優先順のもの以前に
これらに充分先がけてバス状態ライン上にバス話
中フラグをセツトすることとなり、それにより低
位優先順のものはこれがバス状態ラインをチエツ
クした際にバスは既に最初の相手によつて占有さ
れていることを見出すことになる。従つて、高位
優先順の装置単位は低位優先順の単位からのメツ
セージとバス上で衝突することなく自身のメツセ
ージを伝送できることが保証される。
第1図は張りめぐらされた通信系ネツトワーク
の一つを一般化したブロツク線図であり、これは
個別の通信ボードとこれに従属する処理装置との
上記ネツトワークのバスへの相互連結状態を示
す。
の一つを一般化したブロツク線図であり、これは
個別の通信ボードとこれに従属する処理装置との
上記ネツトワークのバスへの相互連結状態を示
す。
第2図は個別の通信ボードの構成各部の図式的
な詳細描写図である。
な詳細描写図である。
第3,4、及び5図は、データ書き込み、話中
主張及びテスト、及び上記第2図に示した通信ボ
ードのデータ読出し操作に関するタイミング線図
である。
主張及びテスト、及び上記第2図に示した通信ボ
ードのデータ読出し操作に関するタイミング線図
である。
第6及び第7図はネツトワークに沿つて配設さ
れた各装置単位の間のメツセージ通信に具体化し
たメツセージ伝送及びメツセージ受信確認操作の
各フロー線図である。
れた各装置単位の間のメツセージ通信に具体化し
たメツセージ伝送及びメツセージ受信確認操作の
各フロー線図である。
詳細な説明
本発明に従う特別に加良されたメツセージ衝突
排除システムを詳細に記述する前に、本発明の本
質的特徴は従来のコンピユータ構成要素及び通信
回路の新規な構造的組合わせにあるのであつて、
これら自身の特別に例示した形態にあるのではな
いことを理解すべきである。従つてこれら従来の
各構成要素及び諸回路の構造、制御及び配列は添
付図においては大部分が容易に理解できるように
ブロツク線図による表示又は図式図で描写してあ
り、これらは本明細書の記載より当業者には極め
て明白であるような具体的構造内容によつて本発
明の開示が不明確にされないために、本発明に適
切と考えられる特殊な具体例のみを示している。
加えて、本発明に対して最も適している部分を強
調するために電子的データ処理系の種々の部分は
適当に統合整理して単純化してある。即ち、添付
のブロツク線図による描写はその例示系の機械的
構造配置を示す必要はなく、基本的にはこの系の
主要な構造的構成要素を好都合な機能的なグルー
プ分けで示してそれにより本発明をより容易に理
解できるようにしようとするものである。
排除システムを詳細に記述する前に、本発明の本
質的特徴は従来のコンピユータ構成要素及び通信
回路の新規な構造的組合わせにあるのであつて、
これら自身の特別に例示した形態にあるのではな
いことを理解すべきである。従つてこれら従来の
各構成要素及び諸回路の構造、制御及び配列は添
付図においては大部分が容易に理解できるように
ブロツク線図による表示又は図式図で描写してあ
り、これらは本明細書の記載より当業者には極め
て明白であるような具体的構造内容によつて本発
明の開示が不明確にされないために、本発明に適
切と考えられる特殊な具体例のみを示している。
加えて、本発明に対して最も適している部分を強
調するために電子的データ処理系の種々の部分は
適当に統合整理して単純化してある。即ち、添付
のブロツク線図による描写はその例示系の機械的
構造配置を示す必要はなく、基本的にはこの系の
主要な構造的構成要素を好都合な機能的なグルー
プ分けで示してそれにより本発明をより容易に理
解できるようにしようとするものである。
第1図を参照するならば、通信ネツトワークの
種々の部分がブロツク線図で示されており、この
ネツトワーク上で複数の装置単位1−1乃至1−
Nが相互に通信を行なう。装置単位1−1乃至1
−Nの各々は処理装置又はコンピユータに基づい
ており、そして適当な周辺I/0インターフエー
ス装置(図示していない)と組合わされ、これら
はこの通信ネツトワークが用いられている特別な
系の作動を行なわせるのに必要なデータ及び制御
信号を入力し或は取り出すのに用いられる。例え
ば一時的事務処理環境においてはこれらI/0イ
ンターフエース装置は適当な表示装置、現金引出
し装置、クレジツトカード読取り機、けん盤装
置、印字装置等に結合されていてもよい。同様
に、大型工業規模環境、例えば印刷プレスコント
ロール系等においてはこれらの装置はプリセツト
インクモジユール、印刷装置、デイスク装置、遠
隔入り制御卓、表示装置、けん盤装置等を包含
し、これらはその全系の作動の間に互に通信を行
なう。勿論本発明はこれら又はその他の如何なる
特別の環境に限定されるものではなく、一般に処
理装置に基づく全てのデジタル通信系に適用可能
であることを理解すべきである。従つて如何なる
特別な環境又は周辺装置も示さず、それにより本
発明の完全な評価及び理解が不明確とならないよ
うにした。
種々の部分がブロツク線図で示されており、この
ネツトワーク上で複数の装置単位1−1乃至1−
Nが相互に通信を行なう。装置単位1−1乃至1
−Nの各々は処理装置又はコンピユータに基づい
ており、そして適当な周辺I/0インターフエー
ス装置(図示していない)と組合わされ、これら
はこの通信ネツトワークが用いられている特別な
系の作動を行なわせるのに必要なデータ及び制御
信号を入力し或は取り出すのに用いられる。例え
ば一時的事務処理環境においてはこれらI/0イ
ンターフエース装置は適当な表示装置、現金引出
し装置、クレジツトカード読取り機、けん盤装
置、印字装置等に結合されていてもよい。同様
に、大型工業規模環境、例えば印刷プレスコント
ロール系等においてはこれらの装置はプリセツト
インクモジユール、印刷装置、デイスク装置、遠
隔入り制御卓、表示装置、けん盤装置等を包含
し、これらはその全系の作動の間に互に通信を行
なう。勿論本発明はこれら又はその他の如何なる
特別の環境に限定されるものではなく、一般に処
理装置に基づく全てのデジタル通信系に適用可能
であることを理解すべきである。従つて如何なる
特別な環境又は周辺装置も示さず、それにより本
発明の完全な評価及び理解が不明確とならないよ
うにした。
各装置単位1−1乃至1−Nは(上記I/0信
号結合構成要素−図示しない−に加えて)所要の
記憶装置を有する適当な処理装置又はコンピユー
タ2−i及び通信ボード(時にバスアダプタと呼
ばれる)3−iを包含している。各処理装置2−
iはこれに対応する通信ボード3−iに対してバ
ス3に沿い配置された他の装置単位へ又はこれか
らメツセージ又はデータパケツトをアセンブル
し、また伝送/受信するためにアドレス、データ
及びコントロール信号を含む適当な情報信号を供
給する。後で第2図について詳細に説明するよう
に、バス3は、夫々データ、クロツク及び状態受
信をネツトワークに沿い各装置単位1−1乃至1
−Nの間で伝送する3つの撚りワイヤー対12
0,121,122よりなつていることができ
る。データ自身は好ましくはアセンブルされ、そ
してSDLC規準(synchronous data link
communication protocol)に従つてバス3のデ
ータ部分120を介して連続的に伝送させる。メ
ツセージが或装置単位1−iによつて受信される
とこれらのメツセージはこの単位の通信ボード3
−iによつてデイスアセンブルされてそのコント
ロールのもとに対応する処理装置2−iに読み出
される。
号結合構成要素−図示しない−に加えて)所要の
記憶装置を有する適当な処理装置又はコンピユー
タ2−i及び通信ボード(時にバスアダプタと呼
ばれる)3−iを包含している。各処理装置2−
iはこれに対応する通信ボード3−iに対してバ
ス3に沿い配置された他の装置単位へ又はこれか
らメツセージ又はデータパケツトをアセンブル
し、また伝送/受信するためにアドレス、データ
及びコントロール信号を含む適当な情報信号を供
給する。後で第2図について詳細に説明するよう
に、バス3は、夫々データ、クロツク及び状態受
信をネツトワークに沿い各装置単位1−1乃至1
−Nの間で伝送する3つの撚りワイヤー対12
0,121,122よりなつていることができ
る。データ自身は好ましくはアセンブルされ、そ
してSDLC規準(synchronous data link
communication protocol)に従つてバス3のデ
ータ部分120を介して連続的に伝送させる。メ
ツセージが或装置単位1−iによつて受信される
とこれらのメツセージはこの単位の通信ボード3
−iによつてデイスアセンブルされてそのコント
ロールのもとに対応する処理装置2−iに読み出
される。
以上の記述は各基本的構成要素及び殆んどの部
分が通常のものからなる通信ネツトワークの作動
の一般的説明である。しかしながらこのような系
内においで、バスの使用がそれにより決定される
ような操作及びその実施方法は各系毎に異つてい
てもよく、そして本発明の対象とするものは正に
このような操作及びその実施方法である。特別に
は本発明は、唯一つの装置単位のみがバスのコン
トロールを得て混信を生ずる幾つかのメツセージ
の同時的伝送を阻止し、しかもバスへの迅速なア
クセス及び予想し得ないバス上での偶然の衝突に
応答する予め確立されている再伝送規準を提供す
るようなシステムに関する。このシステムは従来
の完全に2重に用いる方式の複雑さを著しく減少
させるような新規な半2重式の通信ボード及び対
応するバスリンクハードウエアによつて実現され
る。個別の通信ボード3−iの詳細な描写は第2
図にあげられている。
分が通常のものからなる通信ネツトワークの作動
の一般的説明である。しかしながらこのような系
内においで、バスの使用がそれにより決定される
ような操作及びその実施方法は各系毎に異つてい
てもよく、そして本発明の対象とするものは正に
このような操作及びその実施方法である。特別に
は本発明は、唯一つの装置単位のみがバスのコン
トロールを得て混信を生ずる幾つかのメツセージ
の同時的伝送を阻止し、しかもバスへの迅速なア
クセス及び予想し得ないバス上での偶然の衝突に
応答する予め確立されている再伝送規準を提供す
るようなシステムに関する。このシステムは従来
の完全に2重に用いる方式の複雑さを著しく減少
させるような新規な半2重式の通信ボード及び対
応するバスリンクハードウエアによつて実現され
る。個別の通信ボード3−iの詳細な描写は第2
図にあげられている。
第2図に示すように、各通信ボード又はバスア
ダプタはコンピユータアダプタインターフエース
21を包含し、このコンピユータを通つてバスア
ダプタ信号が相互に交換される。これらの信号は
バスを介して連続的に伝送されるデータ自身、並
びに必要なコントロール、クロツク及びアドレス
信号を含む。処理装置自身は如何なる適当な市販
のCPU及び対応記憶装置よりなつていてもよい。
この目的には、INTELによつて製造され且つ
INTEL80/20処理装置を含むシングルボードコ
ンピユータハードウエアが適切に使用できる。
ダプタはコンピユータアダプタインターフエース
21を包含し、このコンピユータを通つてバスア
ダプタ信号が相互に交換される。これらの信号は
バスを介して連続的に伝送されるデータ自身、並
びに必要なコントロール、クロツク及びアドレス
信号を含む。処理装置自身は如何なる適当な市販
のCPU及び対応記憶装置よりなつていてもよい。
この目的には、INTELによつて製造され且つ
INTEL80/20処理装置を含むシングルボードコ
ンピユータハードウエアが適切に使用できる。
上記のINTEL80/20のような処理装置がそれ
を通じて通信ボードに結合されているようなイン
ターフエース装置21の幾つかのポートが第2図
にはポートP1,P2,P3及びP4として示さ
れている。ポートP1はデータビツトD0乃至D
7をSDLC装置31へ、又はこゝから結合させる
8本のデータライン32のための双方向データポ
ートである。ポートP2及びP3はデータ伝送を
コントロールする信号と、及び送信側/受信側装
置論理回路とを結合する。ポートP3はまた、ポ
ートP4と共にバス話中主張(bus busy
assertion)及びテストの操作を実施するために
用いられる。これらのポートの個々のビツトの作
用は上記論理回路及びこの系の操作の記述と関連
して以下に詳細に説明する。
を通じて通信ボードに結合されているようなイン
ターフエース装置21の幾つかのポートが第2図
にはポートP1,P2,P3及びP4として示さ
れている。ポートP1はデータビツトD0乃至D
7をSDLC装置31へ、又はこゝから結合させる
8本のデータライン32のための双方向データポ
ートである。ポートP2及びP3はデータ伝送を
コントロールする信号と、及び送信側/受信側装
置論理回路とを結合する。ポートP3はまた、ポ
ートP4と共にバス話中主張(bus busy
assertion)及びテストの操作を実施するために
用いられる。これらのポートの個々のビツトの作
用は上記論理回路及びこの系の操作の記述と関連
して以下に詳細に説明する。
バスを介してSDLC規準連続データメツセージ
をアセンブルし、伝送し、受信し、そしてデイス
アセンブルするために通信ボードは更に、原理的
にSDLC装置31及び付加的論理成分、即ち排他
的論理和ORゲート91,92及び93、並びに
フリツプフロツプ94を含む各成分より構成され
ている送信側/受信側論理部22を含んでいる。
装置31は、平行データD0乃至D7のリード線
32への入力を幾つかの形式に変換してSDLC規
準に従い伝送するために一つのデータパケツトを
アセンブルする。この目的にはINTEL8273のプ
ログラム可能規準コントローラ(PPC)を用い
ることができる。SDLCの慣習に従つて各メツセ
ージは先行余白と末尾8ビツトフラグバイト(フ
ラグバイト=01111110)よりなり、この間に連続
形成されたアドレス、コントロール、データ及び
フレームチエツク順序欄がある。出力遂次データ
のデータストリームが装置31の遂力データ出力
TxDからライン57を介して排他的論理和ORゲ
ート91の一方の入力に供給され、そのもう一方
の入力は低く硬結線(hardwire)されている。
この排他的論理和ORゲート91のもう一方の入
力のアースへの硬結線によつてこのゲートはバス
インターフエース24への緩衝励振器として作動
する。同様に、排他的論理和ORゲート92,9
3及び95の各々の一方の入力が固定基準電圧に
硬結線されていて、それによりこれらのゲートも
バスインターフエース24に対する緩衝励振器と
して作動する。ゲート91の出力は図示のように
バスインターフエース装置24のアンド(AND)
ゲート101に連結されている。
をアセンブルし、伝送し、受信し、そしてデイス
アセンブルするために通信ボードは更に、原理的
にSDLC装置31及び付加的論理成分、即ち排他
的論理和ORゲート91,92及び93、並びに
フリツプフロツプ94を含む各成分より構成され
ている送信側/受信側論理部22を含んでいる。
装置31は、平行データD0乃至D7のリード線
32への入力を幾つかの形式に変換してSDLC規
準に従い伝送するために一つのデータパケツトを
アセンブルする。この目的にはINTEL8273のプ
ログラム可能規準コントローラ(PPC)を用い
ることができる。SDLCの慣習に従つて各メツセ
ージは先行余白と末尾8ビツトフラグバイト(フ
ラグバイト=01111110)よりなり、この間に連続
形成されたアドレス、コントロール、データ及び
フレームチエツク順序欄がある。出力遂次データ
のデータストリームが装置31の遂力データ出力
TxDからライン57を介して排他的論理和ORゲ
ート91の一方の入力に供給され、そのもう一方
の入力は低く硬結線(hardwire)されている。
この排他的論理和ORゲート91のもう一方の入
力のアースへの硬結線によつてこのゲートはバス
インターフエース24への緩衝励振器として作動
する。同様に、排他的論理和ORゲート92,9
3及び95の各々の一方の入力が固定基準電圧に
硬結線されていて、それによりこれらのゲートも
バスインターフエース24に対する緩衝励振器と
して作動する。ゲート91の出力は図示のように
バスインターフエース装置24のアンド(AND)
ゲート101に連結されている。
SDLC装置31からのライン56は伝送要求信
号を排他的論理和ゲート92の一方の入力
に結合し、そのもう一方の入力は高く硬結線さ
れ、またその出力はバスインターフエース装置2
4の励振器105及び107の夫々を使用可能に
するように連結されている。ライン55はバスイ
ンターフエース装置24の励振器106から受け
取つた連続データストリームをSDLC装置31の
受信データ入力RxDに結合する。夫々送信側
TxC及び受信側クロツクは夫々ライン54
及び同53を経てSDLC装置31に加えられる。
ライン54はフリツプフロツプ94のD入力及び
Q出力に連結されており、またそのC入力は高く
硬結線されている。フリツプフロツプ94のクロ
ツク入力はライン77を介して続出し/書込みコ
ントロール及びクロツク発生器ユニツト23の分
周器68に連結されている。フリツプフロツプ9
4のQ出力は排他的論理和ゲート93の一方の入
力に結合され、またこれのもう一方の入力は高く
硬結線されている。ゲート93の出力はバスイン
ターフエース装置24の論理積ゲート102の一
方の入力に結合されている。
号を排他的論理和ゲート92の一方の入力
に結合し、そのもう一方の入力は高く硬結線さ
れ、またその出力はバスインターフエース装置2
4の励振器105及び107の夫々を使用可能に
するように連結されている。ライン55はバスイ
ンターフエース装置24の励振器106から受け
取つた連続データストリームをSDLC装置31の
受信データ入力RxDに結合する。夫々送信側
TxC及び受信側クロツクは夫々ライン54
及び同53を経てSDLC装置31に加えられる。
ライン54はフリツプフロツプ94のD入力及び
Q出力に連結されており、またそのC入力は高く
硬結線されている。フリツプフロツプ94のクロ
ツク入力はライン77を介して続出し/書込みコ
ントロール及びクロツク発生器ユニツト23の分
周器68に連結されている。フリツプフロツプ9
4のQ出力は排他的論理和ゲート93の一方の入
力に結合され、またこれのもう一方の入力は高く
硬結線されている。ゲート93の出力はバスイン
ターフエース装置24の論理積ゲート102の一
方の入力に結合されている。
ライン35及び同36はSDLC装置中の特別な
データレジスタを選ぶために処理装置からインタ
ーフエース装置21のコントロールポートP2を
経てアドレス信号を連結する。ライン41及び同
42は処理装置から伝送信号及び受信
RxDACKに確認信号をSDLC装置に連結する。
同様に、ライン43及び同44は伝送TxINT又
は受信側RxINTサービス請求信号をSDLC装置
31から処理装置へ連結する。ライン41上の
TxDACK信号は処理装置によつて、SDLC装置
にアセンブリ及び伝送のためにデータバイトが供
給されてしまつたことをSDLC装置に知らせるた
めに用いられる。同様に、ライン42上の
RxDACK信号は処理装置によつて、これが転送
されたデータバイトと受け取つて処理してしまつ
たので次のバイトを受け取る準備ができているこ
とをSDLC装置に知らせるのに用いられる。ライ
ン35及び同36はライン41及び同42と関連
してSDLC装置31中のデータレジスタを指定す
るのに用いられる。ライン33及び同34は伝送
データ請求TxDRQ信号及び受信データ請求
RxDRQ信号をSDLC装置31から処理装置に連
結してデータをポートP1を介して任意のモード
(送信又は受信)で転送することを請求する。
データレジスタを選ぶために処理装置からインタ
ーフエース装置21のコントロールポートP2を
経てアドレス信号を連結する。ライン41及び同
42は処理装置から伝送信号及び受信
RxDACKに確認信号をSDLC装置に連結する。
同様に、ライン43及び同44は伝送TxINT又
は受信側RxINTサービス請求信号をSDLC装置
31から処理装置へ連結する。ライン41上の
TxDACK信号は処理装置によつて、SDLC装置
にアセンブリ及び伝送のためにデータバイトが供
給されてしまつたことをSDLC装置に知らせるた
めに用いられる。同様に、ライン42上の
RxDACK信号は処理装置によつて、これが転送
されたデータバイトと受け取つて処理してしまつ
たので次のバイトを受け取る準備ができているこ
とをSDLC装置に知らせるのに用いられる。ライ
ン35及び同36はライン41及び同42と関連
してSDLC装置31中のデータレジスタを指定す
るのに用いられる。ライン33及び同34は伝送
データ請求TxDRQ信号及び受信データ請求
RxDRQ信号をSDLC装置31から処理装置に連
結してデータをポートP1を介して任意のモード
(送信又は受信)で転送することを請求する。
ライン45はシユミツトトリガ46を介して系
初期設定信号を例えばパワーアツプに際して連結
してSDLCチツプをリセツトさせる。ライン47
はクロツク入力CLKにクロツク信号(例えば
1.84MHz)を供給して装置31の作動速度を制御
するに用いる。処理装置とSDLC装置31との間
の実際のデータ転送はライン52及び51上の読
出し書込み信号によつて制御され、これらのライ
ンは夫々読出し書込みフリツプフロツプ62及び
同65の各Q出力と装置31の入力及び
との間に連結されている。SDLC装置31の残り
の入力、即ちチツプセレクト()、送信
()、及びキヤリヤデテクト()はアース
に硬結線してSDLCの準備ができているときにメ
ツセージの伝送を可能にし、またこのSDLC装置
による読出し及び書込みの転送を共に可能にして
いる。
初期設定信号を例えばパワーアツプに際して連結
してSDLCチツプをリセツトさせる。ライン47
はクロツク入力CLKにクロツク信号(例えば
1.84MHz)を供給して装置31の作動速度を制御
するに用いる。処理装置とSDLC装置31との間
の実際のデータ転送はライン52及び51上の読
出し書込み信号によつて制御され、これらのライ
ンは夫々読出し書込みフリツプフロツプ62及び
同65の各Q出力と装置31の入力及び
との間に連結されている。SDLC装置31の残り
の入力、即ちチツプセレクト()、送信
()、及びキヤリヤデテクト()はアース
に硬結線してSDLCの準備ができているときにメ
ツセージの伝送を可能にし、またこのSDLC装置
による読出し及び書込みの転送を共に可能にして
いる。
読出し/書込みコントロール及びクロツク発生
器23は本質的に、通信ボードの作動を制御する
所要タイミング信号の発生のための任意の組合せ
論理回路と分周器とからなつている。分周器67
のクロツク入力にシステムクロツク信号(例えば
9.216MHzの)が加えられてSDLC装置31を作動
させるための1.84MHzのクロツク信号を生ずる。
この分割された信号は更に分周器68によつてそ
の周波数を減少させてリード線79上に920KHz
の信号、リード線78の上に460KHzの信号、及
びリード線77の上に115KHzの信号を夫々発生
させる。460KHz周波数はフリツプフロツプ61
及び62をクロツクし、一方920KHz周波数はフ
リツプフロツプ65,66及び97をクロツクす
る。フリツプフロツプ61のD入力はライン72
を経てインターフエース装置21のコントロール
ポートP3に連結しており、そして処理装置の出
力緩衝増幅器がフル状態であるかどうかについて
信号を受け取る。フリツプフロツプ61の
Q出力は論理和ゲート63の一方の入力に連結さ
れ、そしてライン71を経てインターフエース装
置21のコントロールポートP3に連結されてい
る。ライン71はフリツプフロツプ61中での上
記信号のラツチングを確認するために信号
ACKを送り出す。論理和ゲート63の出力は書
込みフリツプフロツプ65のD入力に連結されて
おり、またその出力は論理和ゲート63の第2
の入力に結合されている。
器23は本質的に、通信ボードの作動を制御する
所要タイミング信号の発生のための任意の組合せ
論理回路と分周器とからなつている。分周器67
のクロツク入力にシステムクロツク信号(例えば
9.216MHzの)が加えられてSDLC装置31を作動
させるための1.84MHzのクロツク信号を生ずる。
この分割された信号は更に分周器68によつてそ
の周波数を減少させてリード線79上に920KHz
の信号、リード線78の上に460KHzの信号、及
びリード線77の上に115KHzの信号を夫々発生
させる。460KHz周波数はフリツプフロツプ61
及び62をクロツクし、一方920KHz周波数はフ
リツプフロツプ65,66及び97をクロツクす
る。フリツプフロツプ61のD入力はライン72
を経てインターフエース装置21のコントロール
ポートP3に連結しており、そして処理装置の出
力緩衝増幅器がフル状態であるかどうかについて
信号を受け取る。フリツプフロツプ61の
Q出力は論理和ゲート63の一方の入力に連結さ
れ、そしてライン71を経てインターフエース装
置21のコントロールポートP3に連結されてい
る。ライン71はフリツプフロツプ61中での上
記信号のラツチングを確認するために信号
ACKを送り出す。論理和ゲート63の出力は書
込みフリツプフロツプ65のD入力に連結されて
おり、またその出力は論理和ゲート63の第2
の入力に結合されている。
論理和ゲート69は、処理装置I/0インター
フエース装置21のコントロールポートP2及び
P3からライン74及び75を介して読出しコン
トロール信号及び入力緩衝フルIBFコント
ロール信号を受け取るために連結された第1及び
第2の入力部を有している。論理和ゲート69の
出力はフリツプフロツプ62のD入力に結合され
ており、そしてそのQ出力はライン52及び論理
和ゲート64の一方の入力に連結されている。論
理和ゲート64の出力はREADフリツプフロツ
プ66のD入力に連結され、またそのQ出力は読
出しストローブ信号を処理装置に供給する
ためのリード線73に結合されて、それにより
SDLC装置31中のデータレジスタからデータを
処理装置の入力緩衝増幅器にストローブできる。
READフリツプフロツプ66のQ出力は論理和
ゲート64の第2の入力に連結されている。
フエース装置21のコントロールポートP2及び
P3からライン74及び75を介して読出しコン
トロール信号及び入力緩衝フルIBFコント
ロール信号を受け取るために連結された第1及び
第2の入力部を有している。論理和ゲート69の
出力はフリツプフロツプ62のD入力に結合され
ており、そしてそのQ出力はライン52及び論理
和ゲート64の一方の入力に連結されている。論
理和ゲート64の出力はREADフリツプフロツ
プ66のD入力に連結され、またそのQ出力は読
出しストローブ信号を処理装置に供給する
ためのリード線73に結合されて、それにより
SDLC装置31中のデータレジスタからデータを
処理装置の入力緩衝増幅器にストローブできる。
READフリツプフロツプ66のQ出力は論理和
ゲート64の第2の入力に連結されている。
通信ボードは更に、双方向励振器対105−1
06,107−108、及び109−110から
成るバスインターフエース装置24を含んでい
る。伝送出力励振器105,107、及び109
への入力は夫々論理積ゲート101,102、及
び103を経て導かれている。励振器105,1
07、及び109からの出力信号の振幅は正しい
信号レベルでの結合のため、及びバスに沿う反射
を低下させるために抵抗器123乃至128によ
つて減少される。励振器105,107及び10
9の出力及び励振器106,108及び110の
入力はジヤンクタ結合子131乃至136を経て
この全系のバスを構成する連続データバス12
0、クロツクバス121、及び状態バス122に
連結されている。全系バス3の各個別バス120
乃至122の各々は第2図に図式的に示すよう
に、正しいインピーダンス整合のためにジヤンク
タ結合子131乃至136と連結された適当な抵
抗器終端パツド120T,212T及び122T
と共に適当な撚線対を含むことができる。抵抗器
140及び142はバイアス電圧電源と各終端パ
ツド120T及び122Tへ導くリード線の一つ
との間に連結されて連続データバス及び状態バス
を予め定められたバスが未だ占有されていない状
態を示す2元状態に効果的にバイアスする。この
バイアスはバスの浮動を防止し、それによりバス
が空いているときに伝送請求する装置が誤つた話
中状態を観測することがないようにする。
06,107−108、及び109−110から
成るバスインターフエース装置24を含んでい
る。伝送出力励振器105,107、及び109
への入力は夫々論理積ゲート101,102、及
び103を経て導かれている。励振器105,1
07、及び109からの出力信号の振幅は正しい
信号レベルでの結合のため、及びバスに沿う反射
を低下させるために抵抗器123乃至128によ
つて減少される。励振器105,107及び10
9の出力及び励振器106,108及び110の
入力はジヤンクタ結合子131乃至136を経て
この全系のバスを構成する連続データバス12
0、クロツクバス121、及び状態バス122に
連結されている。全系バス3の各個別バス120
乃至122の各々は第2図に図式的に示すよう
に、正しいインピーダンス整合のためにジヤンク
タ結合子131乃至136と連結された適当な抵
抗器終端パツド120T,212T及び122T
と共に適当な撚線対を含むことができる。抵抗器
140及び142はバイアス電圧電源と各終端パ
ツド120T及び122Tへ導くリード線の一つ
との間に連結されて連続データバス及び状態バス
を予め定められたバスが未だ占有されていない状
態を示す2元状態に効果的にバイアスする。この
バイアスはバスの浮動を防止し、それによりバス
が空いているときに伝送請求する装置が誤つた話
中状態を観測することがないようにする。
上記及び第2図に示すように構成されたバスイ
ンターフエース装置24及び全系バス3により連
続SDLCデータストリームは連続データバス12
0を介して伝送されるが、一方送信側及び受信側
クロツクはクロツクバス121を介して結合され
る。状態バス122は、以下に記述するバスセツ
ト及びテスト論理回路と関連して、バスへの排他
的アクセスを確立し、そしてそれによりバス上で
の衝突を避けるために用いられる。
ンターフエース装置24及び全系バス3により連
続SDLCデータストリームは連続データバス12
0を介して伝送されるが、一方送信側及び受信側
クロツクはクロツクバス121を介して結合され
る。状態バス122は、以下に記述するバスセツ
ト及びテスト論理回路と関連して、バスへの排他
的アクセスを確立し、そしてそれによりバス上で
の衝突を避けるために用いられる。
より詳細には、本発明に従うバスフラグのセツ
ト及び話中テストの操作を実行するために、通信
ボードは更にバスセツト及びテスト論理回路ユニ
ツト25を包含している。このユニツトには排他
的論理和ゲート95が含まれ、その一方の入力は
高く硬結線されており、そしてもう一方の入力は
ライン82を経てインターフエース装置21のコ
ントロールポートP2に連結されている。ライン
82は処理装置からの 信号を送
り込んで何時でも処理装置が伝送しようとすると
きにバス話中フラグをセツトし、又は通報するの
に用いられる。排他的論理和ゲート95の出力は
話中主張フリツプフロツプ97のD入力と連結さ
れている。該フリツプフロツプ97のクロツク入
力CKはライン81を介して分周器86と連結さ
れている。この話中主張フリツプフロツプ97の
Q出力は話中フラグ励振器109を作動させるよ
うに結合されており、一方話中主張フリツプフロ
ツプ97の出力は論理積ゲート103に連結さ
れている。排他的論理和ゲート95の出力は更に
状態フリツプフロツプ96のクロツク入力に連結
されている。状態フリツプフロツプ96のD入力
は状態バスモニター励振器110の出力と結合さ
れていて、一方C入力は高く硬結線されている。
状態フリツプフロツプ96のQ出力はライン83
を介して処理装置I/0インターフエース装置2
1のコントロールポートP4と連結されている。
状態バスモニター励振器110の出力はこの系内
の他の装置単位がバスを占有してしまつたかどう
かを表示するが、これは更にライン84を介して
処理装置I/0インターフエース装置21のコン
トロールポートP4に話中状態/割込み信号とし
て結合され、それにより処理装置はバスが他の装
置単位により占有されたときはいつでもメツセー
ジを受ける準備ができている。本発明に従う系が
半2重系であつてそれにより高価で複雑なハード
ウエアを少なくし、また伝送していないときは通
常受信モードにあり、従つてこれは自身に送られ
て来たメツセージを捕えそこなうことがないよう
になつていることに注目すべきである。ライン8
3上の論理レベルは、系内の対象とする装置単位
が通信しようとした時点において系内の他の装置
単位によつて話中フラグが掲げられてしまつてい
るかどうかを示す。通信ボードを受信専一モード
に置くことを望む場合には話中状態ライン83は
適当にバス話中論理レベルに留めておけばよい。
ト及び話中テストの操作を実行するために、通信
ボードは更にバスセツト及びテスト論理回路ユニ
ツト25を包含している。このユニツトには排他
的論理和ゲート95が含まれ、その一方の入力は
高く硬結線されており、そしてもう一方の入力は
ライン82を経てインターフエース装置21のコ
ントロールポートP2に連結されている。ライン
82は処理装置からの 信号を送
り込んで何時でも処理装置が伝送しようとすると
きにバス話中フラグをセツトし、又は通報するの
に用いられる。排他的論理和ゲート95の出力は
話中主張フリツプフロツプ97のD入力と連結さ
れている。該フリツプフロツプ97のクロツク入
力CKはライン81を介して分周器86と連結さ
れている。この話中主張フリツプフロツプ97の
Q出力は話中フラグ励振器109を作動させるよ
うに結合されており、一方話中主張フリツプフロ
ツプ97の出力は論理積ゲート103に連結さ
れている。排他的論理和ゲート95の出力は更に
状態フリツプフロツプ96のクロツク入力に連結
されている。状態フリツプフロツプ96のD入力
は状態バスモニター励振器110の出力と結合さ
れていて、一方C入力は高く硬結線されている。
状態フリツプフロツプ96のQ出力はライン83
を介して処理装置I/0インターフエース装置2
1のコントロールポートP4と連結されている。
状態バスモニター励振器110の出力はこの系内
の他の装置単位がバスを占有してしまつたかどう
かを表示するが、これは更にライン84を介して
処理装置I/0インターフエース装置21のコン
トロールポートP4に話中状態/割込み信号とし
て結合され、それにより処理装置はバスが他の装
置単位により占有されたときはいつでもメツセー
ジを受ける準備ができている。本発明に従う系が
半2重系であつてそれにより高価で複雑なハード
ウエアを少なくし、また伝送していないときは通
常受信モードにあり、従つてこれは自身に送られ
て来たメツセージを捕えそこなうことがないよう
になつていることに注目すべきである。ライン8
3上の論理レベルは、系内の対象とする装置単位
が通信しようとした時点において系内の他の装置
単位によつて話中フラグが掲げられてしまつてい
るかどうかを示す。通信ボードを受信専一モード
に置くことを望む場合には話中状態ライン83は
適当にバス話中論理レベルに留めておけばよい。
以上第2図に示した通信ボードを構成する回路
成分及び相互連結について起述したが、以下にこ
の通信ボードの作動及び全系の作動を説明する。
成分及び相互連結について起述したが、以下にこ
の通信ボードの作動及び全系の作動を説明する。
伝送態様
以上説明し、また第2図より明らかなように、
メツセージの伝送はSDLC装置31を包含する送
信側装置/受信側装置論理回路ユニツト22によ
つて行なわれ、このユニツトのデータ入力及びコ
ントロール入力はCPUからインターフエース装
置21を経て引き出されている。メツセージを伝
送すべきときは、処理装置データポートP1から
平行ライン32を介して送られて来た8ビツトデ
ータバイトの幾つかの列でSDLC装置31により
種々の欄をアセンブルする。伝送の間にCPU出
力緩衝増幅器からこのSDLC装置31の適当な緩
衝装置又はレジスタ中に幾つかのデータが書き込
まれる。新ししい夫々のバイトに対して一個の伝
送データ請求信号TxDRQがライン33を介して
SDLC装置31から処理装置に結合される。イン
ターフエース装置21のデータポートP1に送り
出すための処理装置出力緩衝増幅器中に一且デー
タが入れられたならば書込みサイクルが開始され
る。必要なレジスターアドレス信号及び伝送確認
コントロール信号はライン35,36及び41を
介してSDLC装置31へ送られ、それにより
SDLC装置31に処理装置からデータを受け取る
準備をさせる。
メツセージの伝送はSDLC装置31を包含する送
信側装置/受信側装置論理回路ユニツト22によ
つて行なわれ、このユニツトのデータ入力及びコ
ントロール入力はCPUからインターフエース装
置21を経て引き出されている。メツセージを伝
送すべきときは、処理装置データポートP1から
平行ライン32を介して送られて来た8ビツトデ
ータバイトの幾つかの列でSDLC装置31により
種々の欄をアセンブルする。伝送の間にCPU出
力緩衝増幅器からこのSDLC装置31の適当な緩
衝装置又はレジスタ中に幾つかのデータが書き込
まれる。新ししい夫々のバイトに対して一個の伝
送データ請求信号TxDRQがライン33を介して
SDLC装置31から処理装置に結合される。イン
ターフエース装置21のデータポートP1に送り
出すための処理装置出力緩衝増幅器中に一且デー
タが入れられたならば書込みサイクルが開始され
る。必要なレジスターアドレス信号及び伝送確認
コントロール信号はライン35,36及び41を
介してSDLC装置31へ送られ、それにより
SDLC装置31に処理装置からデータを受け取る
準備をさせる。
次に第3図について説明するならば、これは書
込み操作を開始させるための、読出し/書込みコ
ントロール及びクロツク発生器23の書込み操作
のタイミング線図であるが、処理装置がライン7
2上のレベルを低下させる。次の460KHzク
ロツク信号の過渡(低から高への)時にフリツプ
フロツプ61のQ出力がD入力に続いて低下し、
それによりライン71上のレベルがこの時
点において低下する。この信号に応答して、
処理装置はデータポートP1を経てリード線32
上に一個のデータバイトを与え、それによりデー
タは例えばA0、A1ビツトで示されるような
SDLCチツプの適当なレジスタ中に書き込まれる
か又はストローブされる準備がなされる。転送の
確認信号はライン41経て結合される。
込み操作を開始させるための、読出し/書込みコ
ントロール及びクロツク発生器23の書込み操作
のタイミング線図であるが、処理装置がライン7
2上のレベルを低下させる。次の460KHzク
ロツク信号の過渡(低から高への)時にフリツプ
フロツプ61のQ出力がD入力に続いて低下し、
それによりライン71上のレベルがこの時
点において低下する。この信号に応答して、
処理装置はデータポートP1を経てリード線32
上に一個のデータバイトを与え、それによりデー
タは例えばA0、A1ビツトで示されるような
SDLCチツプの適当なレジスタ中に書き込まれる
か又はストローブされる準備がなされる。転送の
確認信号はライン41経て結合される。
処理装置内でレベルは信号によりリ
セツトされる。次の920KHzクロツク信号の正の
過渡相に際して書込みフリツプフロツプ65のQ
出力は低下し、従つてSDLC装置31の書込み入
力には低い信号が供給される。この書込
み信号はそのデータをライン32からSDLC装置
の上記アドレスされたレジスタ中にストローブさ
せる。その次の920KHzクロツク信号の正の過渡
相が書込みフリツプフロツプ65をその逆の状態
にトグルし、それによりパルスを終止させ
る。460KHzの次の正の過渡時にフリツプフロツ
プ61の出力が高められて書込みサイクルを終了
させる。この書込み操作はデータが処理装置から
ストローブされたときに繰返され、SDLCチツプ
によつてアセンブルされ、そしてメツセージアセ
ンブリ及び伝送の間にリード線57を介して直列
化される。
セツトされる。次の920KHzクロツク信号の正の
過渡相に際して書込みフリツプフロツプ65のQ
出力は低下し、従つてSDLC装置31の書込み入
力には低い信号が供給される。この書込
み信号はそのデータをライン32からSDLC装置
の上記アドレスされたレジスタ中にストローブさ
せる。その次の920KHzクロツク信号の正の過渡
相が書込みフリツプフロツプ65をその逆の状態
にトグルし、それによりパルスを終止させ
る。460KHzの次の正の過渡時にフリツプフロツ
プ61の出力が高められて書込みサイクルを終了
させる。この書込み操作はデータが処理装置から
ストローブされたときに繰返され、SDLCチツプ
によつてアセンブルされ、そしてメツセージアセ
ンブリ及び伝送の間にリード線57を介して直列
化される。
既に説明したように、SDLCメツセージの連続
データ伝送はライン56上の信号によつてコント
ロールされ、これはゲート92を通つて励振器1
05を賦活し、それにより一個のメツセージをバ
ス上に与えることができる。バスの上にメツセー
ジが送られると、SDLCフレームがライン57か
らゲート91及び励振器105を経て全系バス3
の連続データバス120に連結される。しかしな
がら伝送に先立つて話中フラグのセツト及び状態
テスト操作が行なわれる。
データ伝送はライン56上の信号によつてコント
ロールされ、これはゲート92を通つて励振器1
05を賦活し、それにより一個のメツセージをバ
ス上に与えることができる。バスの上にメツセー
ジが送られると、SDLCフレームがライン57か
らゲート91及び励振器105を経て全系バス3
の連続データバス120に連結される。しかしな
がら伝送に先立つて話中フラグのセツト及び状態
テスト操作が行なわれる。
バスフラグのセツト及び状態テスト
第6図に、話中主張及びテストから確認メツセ
ージの受信までの一連の通信伝送操作のフローシ
ートを示し、そして以下にあげる上記系の作動の
一連の説明においてこれを参照することゝする。
ージの受信までの一連の通信伝送操作のフローシ
ートを示し、そして以下にあげる上記系の作動の
一連の説明においてこれを参照することゝする。
メツセージを伝送するに先立つて、また本発明
に従い確立された衝突回避方法に従つて、処理装
置はBUSY ASSERTライン82上のレベルを第
4図のタイミング線図に示すように低下させるこ
とによつて、状態バスの話中状態を主張する。こ
れによつて排他的論理和ゲート95の出力が高め
られる。分周器68からライン81上の920KHz
のクロツクの次の過渡時にBUSY ASSERTフリ
ツプフロツプ97がトグルされて状態バス122
上に話中状態レベルが与えられる。排他的論理和
ゲート95の出力の過渡も状態フリツプフロツプ
96をトリガしてそのQ出力が状態バスモニタ励
振器110の出力の示すレベルをライン83上に
供給するようにし、即ち、920KHzクロツクが状
態バス上に話中フラグをセツトする直前のバスの
状態である。状態バス122によつて読取られる
この即時の状態フリツプフロツプ96のトリガ
と、920KHz過渡相による話中主張フリツプフロ
ツプ97のラツチとの間の遅延によつて、状態フ
リツプフロツプ96が自身の処理装置によつて掲
げられた話中フラグを読み取つてしまうことが防
止される。状態バス122の実際の話中或は非話
中状態は常時処理装置によつて話中状態/割込み
ライン84を経て監視されている。処理装置はこ
のラインを監視して他の装置単位がメツセージを
送つているのを報告し、そして他の装置単位から
これに送られる如何なるメツセージも捕え損うこ
とはない。この特長は重要であり、と言うのはこ
の系が半2重式であつて同じ装置単位によつて同
時にメツセージの送信と受信とが行なわれること
がないからである。
に従い確立された衝突回避方法に従つて、処理装
置はBUSY ASSERTライン82上のレベルを第
4図のタイミング線図に示すように低下させるこ
とによつて、状態バスの話中状態を主張する。こ
れによつて排他的論理和ゲート95の出力が高め
られる。分周器68からライン81上の920KHz
のクロツクの次の過渡時にBUSY ASSERTフリ
ツプフロツプ97がトグルされて状態バス122
上に話中状態レベルが与えられる。排他的論理和
ゲート95の出力の過渡も状態フリツプフロツプ
96をトリガしてそのQ出力が状態バスモニタ励
振器110の出力の示すレベルをライン83上に
供給するようにし、即ち、920KHzクロツクが状
態バス上に話中フラグをセツトする直前のバスの
状態である。状態バス122によつて読取られる
この即時の状態フリツプフロツプ96のトリガ
と、920KHz過渡相による話中主張フリツプフロ
ツプ97のラツチとの間の遅延によつて、状態フ
リツプフロツプ96が自身の処理装置によつて掲
げられた話中フラグを読み取つてしまうことが防
止される。状態バス122の実際の話中或は非話
中状態は常時処理装置によつて話中状態/割込み
ライン84を経て監視されている。処理装置はこ
のラインを監視して他の装置単位がメツセージを
送つているのを報告し、そして他の装置単位から
これに送られる如何なるメツセージも捕え損うこ
とはない。この特長は重要であり、と言うのはこ
の系が半2重式であつて同じ装置単位によつて同
時にメツセージの送信と受信とが行なわれること
がないからである。
バスが他のいづれの装置単位によつても占有さ
れてしまつていないと仮定すれば、状態フリツプ
フロツプ96のQ出力はバスが空いていることを
示ししているはづであり、従つて通信ボードの
SDLC装置31からの伝送を進めることができ
る。次にSDLC装置31を通じての上記書込み及
び伝送サイクルが開始し、そして1個のデータパ
ケツト(1個のSDLCフレーム)が連続データバ
ス120にストローブされ、一方送信側クロツク
がクロツクバス121を介して結合されうる。
れてしまつていないと仮定すれば、状態フリツプ
フロツプ96のQ出力はバスが空いていることを
示ししているはづであり、従つて通信ボードの
SDLC装置31からの伝送を進めることができ
る。次にSDLC装置31を通じての上記書込み及
び伝送サイクルが開始し、そして1個のデータパ
ケツト(1個のSDLCフレーム)が連続データバ
ス120にストローブされ、一方送信側クロツク
がクロツクバス121を介して結合されうる。
そのメツセージがバス上に伝送されてしまつた
後に、送信側装置単位はそれの話中フラグを状態
バス122から取り除いて上記メツセージの対象
となる装置単位からの予想される確認メツセージ
又はデータパケツトを受け取るべく待機する。こ
の目的には、末端フラグバイトが送られた後或短
時間のバス伝播タイムアウト時間を経過したとき
に処理装置は話中主張ライン82のレベルを低か
ら高へ変化させ、それによつて排他的論理和ゲー
ト95の出力が高から低へ変化する。ライン79
上の次の920KHzクロツクパルスに際して話中主
張フリツプフロツプ97の状態が変えられて励振
器109により状態バス上にセツトされた話中フ
ラグが取除かれる。データパケツトを受信した装
置単位は今や確認メツセージをもとの送信側装置
単位へ送り返すことができる。この確認操作を説
明する前に、受信モードにある通信ボードの作動
を説明する。
後に、送信側装置単位はそれの話中フラグを状態
バス122から取り除いて上記メツセージの対象
となる装置単位からの予想される確認メツセージ
又はデータパケツトを受け取るべく待機する。こ
の目的には、末端フラグバイトが送られた後或短
時間のバス伝播タイムアウト時間を経過したとき
に処理装置は話中主張ライン82のレベルを低か
ら高へ変化させ、それによつて排他的論理和ゲー
ト95の出力が高から低へ変化する。ライン79
上の次の920KHzクロツクパルスに際して話中主
張フリツプフロツプ97の状態が変えられて励振
器109により状態バス上にセツトされた話中フ
ラグが取除かれる。データパケツトを受信した装
置単位は今や確認メツセージをもとの送信側装置
単位へ送り返すことができる。この確認操作を説
明する前に、受信モードにある通信ボードの作動
を説明する。
受信態様
既に記述したように、この通信ボードは半2重
方式である。従つて通信していないときは各装置
単位は状態バス122を監視して他の装置単位に
よりセツトされた話中フラグを探す。この作動は
話中状態/割込みライン84を用いて達成され
る。もし或装置単位の処理装置がライン84上に
掲げられた話中フラグを観測したときはこれは直
ちに、自身にアドレスされるかも知れないメツセ
ージ中に含まれているデータを読み取るための準
備をする。この態様において、メツセージが連続
データバス120を介して伝送されたときにこれ
は励振器106を経てライン55により受信側通
信ボードのSDLC装置31の受信データ入力RxD
に結合される。これと同期的に、その伝送された
クロツクが励振器108を通してライン53によ
つてSDLC装置31の受信側クロツク入力RxCに
結合される。もしSDLC装置31が自身のアドレ
スをSDLCアドレスバイト中に認めたならばこれ
は受信割込み信号RxINTをライン44上で、ま
た受信データ読出し請求信号RxDRQをライン3
4上で処理装置に送り出し、それにより到着する
データはデータポートP1を介し、平行データラ
イン32を経て読出され、そして処理装置の入力
緩衝増幅器中にラツチされる。
方式である。従つて通信していないときは各装置
単位は状態バス122を監視して他の装置単位に
よりセツトされた話中フラグを探す。この作動は
話中状態/割込みライン84を用いて達成され
る。もし或装置単位の処理装置がライン84上に
掲げられた話中フラグを観測したときはこれは直
ちに、自身にアドレスされるかも知れないメツセ
ージ中に含まれているデータを読み取るための準
備をする。この態様において、メツセージが連続
データバス120を介して伝送されたときにこれ
は励振器106を経てライン55により受信側通
信ボードのSDLC装置31の受信データ入力RxD
に結合される。これと同期的に、その伝送された
クロツクが励振器108を通してライン53によ
つてSDLC装置31の受信側クロツク入力RxCに
結合される。もしSDLC装置31が自身のアドレ
スをSDLCアドレスバイト中に認めたならばこれ
は受信割込み信号RxINTをライン44上で、ま
た受信データ読出し請求信号RxDRQをライン3
4上で処理装置に送り出し、それにより到着する
データはデータポートP1を介し、平行データラ
イン32を経て読出され、そして処理装置の入力
緩衝増幅器中にラツチされる。
受信データ請求信号RxDRQに応答して処理装
置はライン32上に与えられて継続的に受信され
たデータバイトの夫々を処理前記I/0インター
フエースデータポートP1によつて読み出させ、
そして処理装置入力緩衝増幅器中にストローブさ
せる。この作動はライン74を介しコントロール
ポートP2から論理和ゲート69への信
号によつて開始される。加えて、処理装置がデー
タポートP1を読むときは何時も、これはIBFラ
イン75上に低レベル状態を与えて周辺機器にデ
ータが処理装置により読み出されてしまつたこと
を示す。ライン75上のIBF低信号は別の読出し
サイクルを開始させるので、コントロー
ルラインがその読出しサイクルを保持するのに用
いられる。第4図を参照するならば、次の460K
Hz正過渡に際してフリツプフロツプ62のQ出力
が低くなり、それによりライン52が低レベ
ルとなりそしてSDLC装置31中の適当なデータ
レジスタ中のデータがライン32に加えられてデ
ータポートP1を経て処理装置の入力緩衝増幅器
に結合される。
置はライン32上に与えられて継続的に受信され
たデータバイトの夫々を処理前記I/0インター
フエースデータポートP1によつて読み出させ、
そして処理装置入力緩衝増幅器中にストローブさ
せる。この作動はライン74を介しコントロール
ポートP2から論理和ゲート69への信
号によつて開始される。加えて、処理装置がデー
タポートP1を読むときは何時も、これはIBFラ
イン75上に低レベル状態を与えて周辺機器にデ
ータが処理装置により読み出されてしまつたこと
を示す。ライン75上のIBF低信号は別の読出し
サイクルを開始させるので、コントロー
ルラインがその読出しサイクルを保持するのに用
いられる。第4図を参照するならば、次の460K
Hz正過渡に際してフリツプフロツプ62のQ出力
が低くなり、それによりライン52が低レベ
ルとなりそしてSDLC装置31中の適当なデータ
レジスタ中のデータがライン32に加えられてデ
ータポートP1を経て処理装置の入力緩衝増幅器
に結合される。
フリツプフロツプ62のQ出力の低い状態が論
理和ゲート64を通して結合され、それにより
READフリツプフロツプ66のQ出力が920KHz
クロツク信号の次の低より高への過渡時に第4図
に示すように低下する。この出力は、インターフ
エースデータポートP1のところのライン32上
のデータをライン73を経て処理装置中に
ストローブさせるのに用いられる。その入力緩衝
増幅器中に今やラツチされたデータバイトと共に
IBFライン75は高レベルとなる。ライン42に
よつてポートP2から受信データ確認信号
RxDACKが供給され、それによりSDLC装置に
は上記ストローブされたデータバイトが処理装置
によつて受け取られてしまつたことが知らされ
る。処理装置入力緩衝増幅器からデータが出て行
つてしまつたならば、IBFライン及びライ
ンは再び低レベルとなつて新しい読出しサイクル
の開始が可能になる。
理和ゲート64を通して結合され、それにより
READフリツプフロツプ66のQ出力が920KHz
クロツク信号の次の低より高への過渡時に第4図
に示すように低下する。この出力は、インターフ
エースデータポートP1のところのライン32上
のデータをライン73を経て処理装置中に
ストローブさせるのに用いられる。その入力緩衝
増幅器中に今やラツチされたデータバイトと共に
IBFライン75は高レベルとなる。ライン42に
よつてポートP2から受信データ確認信号
RxDACKが供給され、それによりSDLC装置に
は上記ストローブされたデータバイトが処理装置
によつて受け取られてしまつたことが知らされ
る。処理装置入力緩衝増幅器からデータが出て行
つてしまつたならば、IBFライン及びライ
ンは再び低レベルとなつて新しい読出しサイクル
の開始が可能になる。
確認メツセージ
第7図には受信及び確認のために行なわれる一
連の操作のフローシートが示されており、以下に
記述する上記系の作動順序の説明においてこれを
参照する。
連の操作のフローシートが示されており、以下に
記述する上記系の作動順序の説明においてこれを
参照する。
メツセージが全部SDLC装置31によつて受信
され且つ読み出されてしまつた後で、受信側装置
単位はバスを占有し、そして確認メツセージをも
との送信側装置単位に送り返す。この目的にはそ
の受信側の装置単位はバス話中主張及び状態テス
トを進め、次いで上記した同じ操作に従つてデー
タパケツトの伝送を行なう。しかしながら最初の
伝送されたデータパケツトの長さに比較して確認
データパケツトの長さが確認の表示として予め定
められた符号を使用することに伴なつて非常に短
くなり得る。確認メツセージがこの目的のために
厳密に用いられ、そして送信側装置単位からの如
何なる応答をもうながさないことは言うまでもな
い。(確認に対する確認は存在しない。)元発信側
装置単位においては、確認データパケツトが受信
されたならば、そのメツセージが通つたこと及
び、従つて次の如何なるデータパケツトをも、各
伝送毎に上記した操作に従い送ることができるこ
とがわかる。もし確認メツセージが予め定められ
た時間間隔(処理装置によつて決められる)以内
に受信されないときは、このメツセージを発信し
た装置単位は衝突が起つたことを推定してそのメ
ツセージを再び上記した話中主張、テスト及び伝
送操作に従つて再伝送する。衝突の発生は次に記
述する。
され且つ読み出されてしまつた後で、受信側装置
単位はバスを占有し、そして確認メツセージをも
との送信側装置単位に送り返す。この目的にはそ
の受信側の装置単位はバス話中主張及び状態テス
トを進め、次いで上記した同じ操作に従つてデー
タパケツトの伝送を行なう。しかしながら最初の
伝送されたデータパケツトの長さに比較して確認
データパケツトの長さが確認の表示として予め定
められた符号を使用することに伴なつて非常に短
くなり得る。確認メツセージがこの目的のために
厳密に用いられ、そして送信側装置単位からの如
何なる応答をもうながさないことは言うまでもな
い。(確認に対する確認は存在しない。)元発信側
装置単位においては、確認データパケツトが受信
されたならば、そのメツセージが通つたこと及
び、従つて次の如何なるデータパケツトをも、各
伝送毎に上記した操作に従い送ることができるこ
とがわかる。もし確認メツセージが予め定められ
た時間間隔(処理装置によつて決められる)以内
に受信されないときは、このメツセージを発信し
た装置単位は衝突が起つたことを推定してそのメ
ツセージを再び上記した話中主張、テスト及び伝
送操作に従つて再伝送する。衝突の発生は次に記
述する。
バス衝突
上に簡単に概要記述したように、或装置単位が
伝送を希望したときに、その処理装置は直ちに話
中主張ライン82のレベルを変化させ、それによ
り次の920KHzパルスが来たときに話中主張フリ
ツプフロツプ97が状態バス122上に話中フラ
グをセツトさせる。話中主張ライン82のレベル
が低下したと同時に状態フリツプフロツプ96が
状態バス122の現在状態を読み出す(話中主張
フリツプフロツプ97が話中フラグを掲げさせる
前に)。同時にサービスとバスの占有が請求され
る確率は極めて低いけれども、同時に2個以上の
装置単位が話中主張及びテストの操作を進めるこ
とは起るかも知れない。バスに沿つての伝播遅延
及び回路作動時間のために、或装置単位が同時に
他の装置単位による同じ操作の現に行なわれてい
ることを知らずに、自己の話中主張及び状態テス
トの操作を開始してバスが空いていることを見出
してしまうかも知れない。夫々の装置単位が共に
バスの空いていることを見出したときに、その
SDLC規準に従つて上記のように形成されたメツ
セージを伝送することが行なわれる。しかしなが
らバス上でこれらの夫々異つた送信側装置単位か
らのデータパケツトは衝突してそれにより互に混
信する。その結果、たとえネツトワークに沿つて
配置された他の装置単位にバスが既に占有されて
しまつていて現にいづれかへのメツセージが伝送
されつゝあることについて警告がなされたとして
も、その衝突した各メツセージは伝送の歪曲をも
たらし、従つてどの装置単位も送信側装置単位の
いづれかからデータパケツトを受け取り確認する
ことはない。従つて、いかなる確認データパケツ
トもその期間内には受信されないような或予め定
められた時間の後で各送信側装置単位について、
それの処理装置は衝突の発生したことを推定し、
そしてそのメツセージの再伝送を始める。このた
めに、或タイムアウト作動の後で、各装置単位中
に含まれている処理装置はバス話中の主張、状態
ラインのテスト及び、もしクリヤであれば伝送を
開始する。最初の衝突の相手同志のメツセージの
間で衝突が生ずるのを防ぐために、各処理装置の
ためのメモリー内に再伝送企図時間、或はネツト
ワークに沿つて配置された全ての装置の間で有効
に優先順位を決定するスケジユールが記憶されて
いる。このスケジユールは次のようであり、即ち
ネツトワークに沿つて配置された各装置単位に1
個の異つた再伝送時間が指定されるようにするの
である。各処理装置内に指定され且つ記憶される
時間間隔は確認メツセージの受信信号及びデータ
パケツトの最大長さをカバーするのに充分なもの
である。しかしながら、これらの間隔は、衝突の
場合に低位優先順位の装置単位の再伝送時間が高
位優先順位の装置単位のそれよりも僅かに遅延さ
れてそれにより低位優先順位の装置単位がバスを
占有できないような、或予め決められた優先順位
決定微分式によつて互に異つている。即ち、メツ
セージの受信確認に失敗した後で、その衝突を起
した各装置単位の処理装置はそれに特別に指定さ
れた再伝送企図スケジユールに従つてライン81
上でバス話中状態を主張する。その系内の全ての
装置単位の間で確定されているこの優先順位シス
テムのために、高位優先順位を有する装置単位は
低位優先順位の装置単位が話中フラグを主張する
よりも充分に先行した或時点において話中フラグ
を主張し、それによりこれらの装置単位間のバス
衝突は防がれる。即ち、低位優先順位の装置単位
の状態フリツプフロツプ96が状態バス122を
読んだときにこれはバスが既に占有されている
(高位優先順位の装置単位によつて)ことを読み
取り、それによつて低位優先順位の装置単位から
はバスが空くまで何等の伝送も開始されない。
伝送を希望したときに、その処理装置は直ちに話
中主張ライン82のレベルを変化させ、それによ
り次の920KHzパルスが来たときに話中主張フリ
ツプフロツプ97が状態バス122上に話中フラ
グをセツトさせる。話中主張ライン82のレベル
が低下したと同時に状態フリツプフロツプ96が
状態バス122の現在状態を読み出す(話中主張
フリツプフロツプ97が話中フラグを掲げさせる
前に)。同時にサービスとバスの占有が請求され
る確率は極めて低いけれども、同時に2個以上の
装置単位が話中主張及びテストの操作を進めるこ
とは起るかも知れない。バスに沿つての伝播遅延
及び回路作動時間のために、或装置単位が同時に
他の装置単位による同じ操作の現に行なわれてい
ることを知らずに、自己の話中主張及び状態テス
トの操作を開始してバスが空いていることを見出
してしまうかも知れない。夫々の装置単位が共に
バスの空いていることを見出したときに、その
SDLC規準に従つて上記のように形成されたメツ
セージを伝送することが行なわれる。しかしなが
らバス上でこれらの夫々異つた送信側装置単位か
らのデータパケツトは衝突してそれにより互に混
信する。その結果、たとえネツトワークに沿つて
配置された他の装置単位にバスが既に占有されて
しまつていて現にいづれかへのメツセージが伝送
されつゝあることについて警告がなされたとして
も、その衝突した各メツセージは伝送の歪曲をも
たらし、従つてどの装置単位も送信側装置単位の
いづれかからデータパケツトを受け取り確認する
ことはない。従つて、いかなる確認データパケツ
トもその期間内には受信されないような或予め定
められた時間の後で各送信側装置単位について、
それの処理装置は衝突の発生したことを推定し、
そしてそのメツセージの再伝送を始める。このた
めに、或タイムアウト作動の後で、各装置単位中
に含まれている処理装置はバス話中の主張、状態
ラインのテスト及び、もしクリヤであれば伝送を
開始する。最初の衝突の相手同志のメツセージの
間で衝突が生ずるのを防ぐために、各処理装置の
ためのメモリー内に再伝送企図時間、或はネツト
ワークに沿つて配置された全ての装置の間で有効
に優先順位を決定するスケジユールが記憶されて
いる。このスケジユールは次のようであり、即ち
ネツトワークに沿つて配置された各装置単位に1
個の異つた再伝送時間が指定されるようにするの
である。各処理装置内に指定され且つ記憶される
時間間隔は確認メツセージの受信信号及びデータ
パケツトの最大長さをカバーするのに充分なもの
である。しかしながら、これらの間隔は、衝突の
場合に低位優先順位の装置単位の再伝送時間が高
位優先順位の装置単位のそれよりも僅かに遅延さ
れてそれにより低位優先順位の装置単位がバスを
占有できないような、或予め決められた優先順位
決定微分式によつて互に異つている。即ち、メツ
セージの受信確認に失敗した後で、その衝突を起
した各装置単位の処理装置はそれに特別に指定さ
れた再伝送企図スケジユールに従つてライン81
上でバス話中状態を主張する。その系内の全ての
装置単位の間で確定されているこの優先順位シス
テムのために、高位優先順位を有する装置単位は
低位優先順位の装置単位が話中フラグを主張する
よりも充分に先行した或時点において話中フラグ
を主張し、それによりこれらの装置単位間のバス
衝突は防がれる。即ち、低位優先順位の装置単位
の状態フリツプフロツプ96が状態バス122を
読んだときにこれはバスが既に占有されている
(高位優先順位の装置単位によつて)ことを読み
取り、それによつて低位優先順位の装置単位から
はバスが空くまで何等の伝送も開始されない。
この高位優先順位の装置単位による再伝送話中
主張及び状態バステストの間に、前の衝突におい
て含まれなかつた他の装置単位が、上記高位優先
順位の装置単位によるその再伝送に先立つての上
記操作の実施と同時に話中フラグを主張し且つ話
中テストを行なうことが可能である(勿論非常に
ありそうもないことではあるが)。これは最初の
高位優先順位の装置単位と上記新しく伝送を行な
おうとしている装置単位との新たな衝突をもたら
す。このような場合には、この新しい衝突の相手
同志の間で以上と同じタイムアウト、優先順決定
及び再伝送操作が行なわれる。この過程が如何な
る不時の衝突をも回避し且つ全ての伝送を希望す
る装置単位がいついかなるときに伝送操作を行な
つてもよいと言うことを保証する。この非同期的
やり方は高価で複雑な通信ハードウエアに多額の
投資をすることなくバスの最も効率的な使用を許
容し、しかもこれは最初の話中主張とテスト操作
によつて衝突の防止をもたらし、これがバス混信
を有効に回避する。
主張及び状態バステストの間に、前の衝突におい
て含まれなかつた他の装置単位が、上記高位優先
順位の装置単位によるその再伝送に先立つての上
記操作の実施と同時に話中フラグを主張し且つ話
中テストを行なうことが可能である(勿論非常に
ありそうもないことではあるが)。これは最初の
高位優先順位の装置単位と上記新しく伝送を行な
おうとしている装置単位との新たな衝突をもたら
す。このような場合には、この新しい衝突の相手
同志の間で以上と同じタイムアウト、優先順決定
及び再伝送操作が行なわれる。この過程が如何な
る不時の衝突をも回避し且つ全ての伝送を希望す
る装置単位がいついかなるときに伝送操作を行な
つてもよいと言うことを保証する。この非同期的
やり方は高価で複雑な通信ハードウエアに多額の
投資をすることなくバスの最も効率的な使用を許
容し、しかもこれは最初の話中主張とテスト操作
によつて衝突の防止をもたらし、これがバス混信
を有効に回避する。
この系の主要な目的は伝送を希望する装置単位
に(もしバスが空いていれば)バスへの即時のア
クセスを許容することによつてバスの利用効率を
最大にすることである。この目的を達成するため
の実際の技術が上記著しく単純化されたハードウ
エアによる及び主張及び話中テスト操作である。
その上に、極端に有りそうもないことではある
が、予想できないバス衝突が生じても、所望の伝
送の上首尾の完了が確認、再伝送の操作によつて
保証され、これは優先順位システムに基づくもの
で低位優先順位の装置単位に比べてより高位の優
先順位の装置単位がそのバス主張及び状態テスト
操作の成功を保証されるものである。
に(もしバスが空いていれば)バスへの即時のア
クセスを許容することによつてバスの利用効率を
最大にすることである。この目的を達成するため
の実際の技術が上記著しく単純化されたハードウ
エアによる及び主張及び話中テスト操作である。
その上に、極端に有りそうもないことではある
が、予想できないバス衝突が生じても、所望の伝
送の上首尾の完了が確認、再伝送の操作によつて
保証され、これは優先順位システムに基づくもの
で低位優先順位の装置単位に比べてより高位の優
先順位の装置単位がそのバス主張及び状態テスト
操作の成功を保証されるものである。
この技術によればバスの占有は本質的に先着順
システムに基づいて与えられる。指定優先順位は
衝突の場合にのみ用いられるが、これはその発生
の割合のために通信ボードによる管理作業を実質
的に減少させることを許容する。
システムに基づいて与えられる。指定優先順位は
衝突の場合にのみ用いられるが、これはその発生
の割合のために通信ボードによる管理作業を実質
的に減少させることを許容する。
我々は本発明に柔従う一具体例を示し、また記
述したが、この発明がこれのみに限定されるもの
ではなくて当技術に熟達した人に知られている多
数の変法修飾が可能であることは明らかであり、
また従つて我々はこゝに示し記述した内容のみに
限定されることを希望せず、当技術において通常
の熟達者に自明の変更及び修飾の全てをカバーす
る意思を有する。
述したが、この発明がこれのみに限定されるもの
ではなくて当技術に熟達した人に知られている多
数の変法修飾が可能であることは明らかであり、
また従つて我々はこゝに示し記述した内容のみに
限定されることを希望せず、当技術において通常
の熟達者に自明の変更及び修飾の全てをカバーす
る意思を有する。
Claims (1)
- 【特許請求の範囲】 1 複数の処理装置が通信バスに間接的に連結さ
れていてこれを介して夫々の装置単位の間でメツ
セージが伝達されるデジタルデータ通信ネツトワ
ーク内における上記装置単位の複数個による同時
的メツセージの伝達を防止しそれにより上記バス
上の伝送衝突を回避するためのシステムであつ
て、 該システムは、 上記夫々の装置単位に連結され、しかも、他の
装置単位から既にバス上に加えられたバス占有表
示信号の存在如何及びその装置単位と他の装置単
位との関係如何にかかわらず、自己の処理装置か
ら伝送請求が為された時は何時でも該伝送請求に
応答してバス占有表示信号を上記バス上に加える
ことによつて該信号を該バスに連結している夫々
の装置単位に供給する第1の手段、 上記バスと上記第1の手段とに連結され、しか
も、上記第1の手段の作動に応答して、バス上に
他の装置単位によつて既に加えられたバス占有表
示信号の存否について上記バスを検査する第2の
手段、及び 上記第2の手段と上記バスと上記装置単位とに
連結され、しかも、上記第2の手段がバス上に他
の装置単位からバス占有信号が未だ加えられてい
ないことを見出したことに応答して上記装置単位
に上記バスを介してメツセージの伝送を行なわ
せ、そうでなければ上記装置単位が該メツセージ
を伝送することを阻止する第3の手段、 からなる、上記バス上の伝送衝突を回避するため
のシステム。 2 上記第3の手段が、 伝送メツセージが伝送された装置単位からの該
メツセージ受領を示す確認メツセージの送り返し
について上記バスを監視し、且つ、或予め定めら
れた時間間隔内における該確認メツセージの送り
返しの欠落に応答して上記第1、第2及び第3の
各手段の作動を繰り返させる手段 を含む、請求範囲第1項に従うシステム。 3 上記第3の手段が、 上記第1、第2及び第3の各手段の作動の繰り
返しを、この系内の他の各装置単位とは異なるそ
の装置単位に特有の時点において行なわせる手段 を含む、請求範囲第2項に従うシステム。 4 上記バスが、 装置単位間のメツセージを直列形式で伝送する
連続データバス、 装置単位間に伝送タイミングを結合するための
クロツクバス、及び 前記第1及び第2の手段が共に結合しており且
つ上記バス占有表示信号が与えられる話中状態バ
ス、 よりなる、請求範囲第1項に従うシステム。 5 上記第1の手段が、 上記第1の手段と連結している装置単位の処理
装置からの伝送請求に応答して上記バス占有表示
信号を発生させる手段、及び 上記バス上に上記バス占有表示信号を与えるの
を、上記第2の手段が他の装置単位からバス上に
既に加えられたバス占有表示信号の存否について
バスを検査するのに十分な時間だけ遅延させる手
段 を含む、請求範囲第1項に従うシステム。 6 上記第2の手段が、 上記発生手段からのバス占有表示信号に応答し
て、他の装置単位からバス上に既に加えられたバ
ス占有表示信号の存否についてバスを検査する手
段 を含む、請求範囲第5項に従うシステム。 7 上記第1の手段が、 上記第1の手段と連結している装置単位の処理
装置からの伝送請求に応答して、上記バス占有表
示信号を発生させる手段、及び 上記バス上に上記バス占有表示信号を与えるの
を、上記第2の手段が他の装置単位からバス上に
既に加えられたバス占有表示信号の存否について
バスを検査するのに十分な時間だけ遅延させる手
段 を含む、請求範囲第4項に従うシステム。 8 上記第2の手段が、 上記発生手段からのバス占有表示信号に応答し
て、他の装置単位からバス上に既に加えられたバ
ス占有表示信号の存否についてバスを検査する手
段 を含む、請求範囲第7項に従うシステム。 9 上記第3の手段が、 伝送メツセージが伝送された装置単位からの該
メツセージ受領を示す確認メツセージの送り返し
について上記バスを監視し、且つ、或予め定めら
れた時間間隔内における該確認メツセージの送り
返しの欠落に応答して上記第1、第2及び第3の
各手段の作動を繰り返させる手段 を含む、請求範囲第4項に従うシステム。 10 上記第3の手段が、 上記第1、第2及び第3の各手段の作動の繰り
返しを、この系内の他の各装置単位とは異なるそ
の装置単位に特有の時点において行なわせる手段 を含む、請求範囲第9項に従うシステム。 11 上記第3の手段が、 伝送メツセージが伝送された装置単位からの該
メツセージ受領を示す確認メツセージの送り返し
について上記バスを監視し、且つ、或予め定めら
れた時間間隔内における該確認メツセージの送り
返しの欠落に応答して上記第1、第2及び第3の
各手段の作動を繰り返させる手段 を含む、請求範囲第7項に従うシステム。 12 上記第3の手段が、 上記第1、第2及び第3の各手段の作動の繰り
返しを、この系内の他の各装置単位とは異なるそ
の装置単位に特有の時点において行なわせる手段 を含む、請求範囲第11項に従うシステム。 13 上記通信ネツトワークが分布配置されたデ
ジタルデータ通信ネツトワークであり、また上記
装置単位の各々がメツセージを半2重方式の作動
で上記データバスを介して伝送し受信する、請求
範囲第4項に従うシステム。 14 複数の処理装置が通信バスに間接的に連結
されていてこれを介して夫々の装置単位の間でメ
ツセージが伝達されるデジタルデータ通信ネツト
ワーク内における上記装置単位の複数個による同
時的メツセージの伝達を防止しそれにより上記バ
ス上の伝送衝突を回避するための方法であつて、
該方法は、 (a) 他の装置単位から既にバス上に加えられたバ
ス占有表示信号の存在如何及びその装置単位と
他の装置単位との関係如何にかかわらず、夫々
の装置単位においてそれの処理装置からの伝送
請求に応答して、上記バス上にバス占有表示信
号を加えて該信号を該バスに結合している各装
置単位に供給する過程、 (b) 過程(a)に応答して、他の装置によつて該バス
上に既に加えられているバス占有表示信号の存
否について該バスを検査する過程、及び (c) 他の装置単位からバス上にバス占有信号が全
く加えられていないことを過程(b)が表示したこ
とに応答して、上記バスを介して上記夫々の装
置単位にメツセージを伝送し、しかしながらそ
うでなければ上記夫々の装置単位がメツセージ
の伝送を開始するのを阻止する過程 よりなる、上記バス上の伝送衝突を回避する方
法。 15 過程(c)が、 (c1) 伝送メツセージが伝送された装置単位から
の該メツセージ受領を示す確認メツセージの送
り返しについて上記バスを監視する過程、及び (c2) 或予め定められた時間間隔内における該確
認メツセージの送り返しの欠落に応答して上記
(a)乃至(c)の過程を繰り返させる過程 を含む、請求範囲第14項に従う方法。 16 過程(c2)が、 上記(a)乃至(c)の過程の繰り返しを、この系内の
他の各装置単位とは異なるその装置単位に特有の
時点において行なう過程 を含む、請求範囲第15項に従う方法。 17 上記バスが、 装置単位間のメツセージを直列形式で伝送する
連続データバス、 装置単位間に伝送タイミングを結合するための
クロツクバス、及び 上記バス占有表示信号が加えられる話中状態バ
ス、 からなる、請求範囲第14項に従う方法。 18 過程(a)が、 (a1) 伝送を希望する装置単位の処理装置からの
伝送請求に応答して上記バス占有表示信号を発
生する過程、及び (a2) 上記バス上に上記バス占有表示信号を加え
るのを、他の装置単位からバス上に既に加えら
れたバス占有表示信号の存否についてバスを検
査する上記過程(b)の終了に十分な時間だけ遅延
させる過程 を含む、請求範囲第14項に従う方法。 19 過程(b)が、 過程(a1)で発生されたバス占有表示信号に
応答して、他の装置単位からバス上に既に加えら
れたバス占有表示信号の存否についてバスを検査
する過程 を含む、請求範囲第18項に従う方法。 20 過程(a)が、 (a1) 伝送を希望する装置単位の処理装置からの
伝送請求に応答して上記バス占有表示信号を発
生する過程、及び (a2) 上記バス上に上記バス占有表示信号を印加
するのを、他の装置単位からバス上に既に加え
られたバス占有表示信号の存否についてバスを
検査する上記過程(b)の終了に十分な時間だけ遅
延させる手段 を包含している、請求範囲第17項に従う方法。 21 過程(b)が、 過程(a1)で発生されたバス占有表示信号に
応答して、他の装置単位からバス上に既に加えら
れたバス占有表示信号の存否についてバスを検査
する過程 を包含する、請求範囲第20項に従う方法。 22 過程(c)が、 (c1) 伝送メツセージが伝送された装置単位から
の該メツセージ受領を示す確認メツセージの送
り返しについて上記バスを監視する過程、及び (c2) 或予め定められた時間間隔内における該確
認メツセージの送り返しの欠落に応答して上記
(a)乃至(c)の過程を繰り返させる過程 を含む、請求範囲第17項に従う方法。 23 過程(c2)が、 上記(a)乃至(c)の過程の繰り返しを、この系内の
他の各装置単位とは異なるその装置単位に特有の
時点において行なう過程 を含む、請求範囲第22項に従う方法。 24 過程(c)が、 (c1) 伝送メツセージが伝送された装置単位から
の該メツセージ受領を示す確認メツセージの送
り返しについて上記バスを監視する過程、及び (c2) 或予め定められた時間間隔内における該確
認メツセージの送り返しの欠落に応答して上記
(a)乃至(c)の過程を繰り返させる過程 を含む、請求範囲第20項に従う方法。 25 過程(c2)が、 上記(a)乃至(c)の過程の繰り返しを、この系内の
他の各装置単位とは異なるその装置単位に特有の
時点において行なう過程 を含む、請求範囲第24項に従う方法。 26 上記通信ネツトワークが分布配置されたデ
ジタルデータ通信ネツトワークであり、また上記
装置単位の各々がメツセージを半2重方式の作動
で上記データバスを介して伝送し受信する、請求
範囲第17項に従う方法。 27 複数の装置単位が通信バスに間接的に連結
されていてこれを介して夫々の装置単位の間でメ
ツセージが伝達されるデジタルデータ通信ネツト
ワーク内における上記装置単位の複数個による同
時的メツセージの伝達を防止しそれにより上記バ
ス上の伝送衝突を回避するためのシステムであつ
て、 該システムは、 上記夫々の装置単位に連結され、しかも、他の
装置単位から既にバス上に加えられたバス占有表
示信号の存在如何及びその装置単位と他の装置単
位との関係如何にかかわらず、伝送請求が為され
た時は何時でもメツセージ伝送の準備としてバス
占有表示信号を上記バス上に加えることによつて
該信号を該バスに連結している夫々の装置単位に
供給する第1の手段、 上記バスに連結され、しかも、上記第1の手段
の作動に応答して、バス上に他の装置単位によつ
て既に加えられたバス占有表示信号の存否につい
て上記バスを検査する第2の手段、及び 上記第2の手段と上記バスと上記装置単位とに
連結され、しかも、上記第2の手段がバス上に他
の装置単位からバス占有信号が未だ加えられてい
ないことを見出したことに応答して上記装置単位
に上記バスを介してメツセージの伝送を行なわ
せ、そうでなければ上記装置単位が該メツセージ
を伝送することを防止する第3の手段、 からなる、上記バス上の伝送衝突を回避するため
のシステム。 28 上記第3の手段が、 伝送メツセージが伝送された装置単位からの該
メツセージ受領を示す確認メツセージの送り返し
について上記バスを監視し、且つ、或予め定めら
れた時間間隔内における該確認メツセージの送り
返しの欠落に応答して上記第1、第2及び第3の
各手段の作動を繰り返させる手段 を含む、請求範囲第27項に従うシステム。 29 上記第3の手段が、 上記第1、第2及び第3の各手段の作動の繰り
返しを、この系内の他の各装置単位とは異なるそ
の装置単位に特有の時点において行なわせる手段 を含む、請求範囲第28項に従うシステム。 30 上記バスが、 装置単位間のメツセージを伝送するデータバ
ス、 装置単位間に伝送タイミングを結合するための
クロツクバス、及び 前記第1及び第2の手段が共に結合しており且
つ上記バス占有表示信号が与えられる話中状態バ
ス、 よりなる、請求範囲第27項に従うシステム。 31 上記第1の手段が、 伝送請求に応答して上記バス占有表示信号を発
生させる手段、及び 上記バス上に上記バス占有表示信号を与えるの
を、上記第2の手段が他の装置単位からバス上に
既に加えられたバス占有表示信号の存否について
バスを検査するのに十分な時間だけ遅延させる手
段 を含む、請求範囲第27項に従うシステム。 32 上記第2の手段が、 上記発生手段からのバス占有表示信号に応答し
て、他の装置単位からバス上に既に加えられたバ
ス占有表示信号の存否についてバスを検査する手
段 を含む、請求範囲第31項に従うシステム。 33 上記通信ネツトワークが分布配置されたデ
ジタルデータ通信ネツトワークであり、また上記
装置単位の各々がメツセージを半2重方式の作動
で上記データバスを介して伝送し受信する、請求
範囲第30項に従うシステム。 34 複数の処理装置が伝送通信に対して間接的
に連結されているデジタルデータ通信ネツトワー
ク内における上記装置単位の複数個による同時的
メツセージの伝達を防止しそれにより上記バス上
の伝送衝突を回避する方法であつて、 該方法は、 (a) 他の装置単位から既にバス上に加えられたバ
ス占有表示信号の存在如何及びその装置単位と
他の装置単位との関係如何にかかわらず、夫々
の装置単位においてメツセージ伝送の準備とし
て、上記バス上にバス占有表示信号を加えて該
信号を該バスに結合している各装置単位に供給
する過程、 (b) 過程(a)に応答して、他の装置によつて該バス
上に既に加えられているバス占有表示信号の存
否について該バスを検査する過程、及び (c) 他の装置単位からバス上にバス占有信号が全
く加えられていないことを過程(b)が表示したこ
とに応答して、上記バスを介して上記夫々の装
置単位にメツセージを伝送し、しかしながらそ
うでなければ上記夫々の装置単位がメツセージ
の伝送を開始するのを阻止する過程 よりなる、上記バス上の伝送衝突を回避する方
法。 35 過程(c)が、 (c1) 伝送メツセージが伝送された装置単位から
の該メツセージ受領を示す確認メツセージの送
り返しについて上記バスを監視する過程、及び (c2) 或予め定められた時間間隔内における上記
確認メツセージの送り返しの欠落に応答して上
記(a)乃至(c)の過程を繰り返させる過程 を含む、請求範囲第34項に従う方法。 36 過程(c2)が、 上記(a)乃至(c)の過程の繰り返しを、この系内の
他の各装置単位とは異なるその装置単位に特有の
時点において行なう過程 を含む、請求範囲第35項に従う方法。 37 上記バスが、 装置単位間のメツセージを伝送するデータバ
ス、 装置単位間に伝送タイミングを結合するための
クロツクバス、及び 上記バス占有表示信号が加えられる話中状態バ
ス、 よりなる、請求範囲第34項に従う方法。 38 過程(a)が、 (a1) 伝送請求に応答して上記バス占有表示信号
を発生する過程、及び (a2) 上記バス上に上記バス占有表示信号を印加
するのを、他の装置単位からバス上に既に加え
られたバス占有表示信号の存否についてバスを
検査する上記過程(b)の終了に十分な時間だけ遅
延させる過程 を包含している、請求範囲第34項に従う方法。 39 過程(b)が、 過程(a1)で発生されたバス占有表示信号に
応答して、他の装置単位からバス上に既に加えら
れたバス占有表示信号の存否についてバスを検査
する過程 を包含する、請求範囲第38項に従う方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/973,684 US4281380A (en) | 1978-12-27 | 1978-12-27 | Bus collision avoidance system for distributed network data processing communications system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS56500152A JPS56500152A (ja) | 1981-02-12 |
JPS639261B2 true JPS639261B2 (ja) | 1988-02-26 |
Family
ID=25521141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP55500276A Expired JPS639261B2 (ja) | 1978-12-27 | 1979-12-27 |
Country Status (8)
Country | Link |
---|---|
US (1) | US4281380A (ja) |
EP (1) | EP0020747B1 (ja) |
JP (1) | JPS639261B2 (ja) |
CA (1) | CA1140231A (ja) |
DE (1) | DE2953444C2 (ja) |
GB (1) | GB2057822B (ja) |
SE (1) | SE444619B (ja) |
WO (1) | WO1980001426A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200025500A (ko) * | 2018-08-30 | 2020-03-10 | 중앙대학교 산학협력단 | 탄저병 저항성 식물체 선발용 분자마커 및 이의 이용 |
Families Citing this family (122)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH632365A5 (de) * | 1978-01-30 | 1982-09-30 | Patelhold Patentverwertung | Datenaustauschverfahren zwischen mehreren partnern. |
US4498187A (en) * | 1979-10-30 | 1985-02-05 | Pitney Bowes Inc. | Electronic postage meter having plural computing systems |
US4525785A (en) * | 1979-10-30 | 1985-06-25 | Pitney Bowes Inc. | Electronic postage meter having plural computing system |
US4304001A (en) * | 1980-01-24 | 1981-12-01 | Forney Engineering Company | Industrial control system with interconnected remotely located computer control units |
JPS56140459A (en) * | 1980-04-04 | 1981-11-02 | Hitachi Ltd | Data processing system |
US4390969A (en) * | 1980-04-21 | 1983-06-28 | Burroughs Corporation | Asynchronous data transmission system with state variable memory and handshaking protocol circuits |
US4428046A (en) | 1980-05-05 | 1984-01-24 | Ncr Corporation | Data processing system having a star coupler with contention circuitry |
US4387425A (en) * | 1980-05-19 | 1983-06-07 | Data General Corporation | Masterless and contentionless computer network |
FR2490434B1 (fr) * | 1980-09-12 | 1988-03-18 | Quinquis Jean Paul | Dispositif de resolution des conflits d'acces et d'allocation d'une liaison de type bus interconnectant un ensemble de processeurs non hierarchises |
US4395710A (en) * | 1980-11-26 | 1983-07-26 | Westinghouse Electric Corp. | Bus access circuit for high speed digital data communication |
US4375639A (en) * | 1981-01-12 | 1983-03-01 | Harris Corporation | Synchronous bus arbiter |
US4493021A (en) * | 1981-04-03 | 1985-01-08 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Multicomputer communication system |
US4583161A (en) * | 1981-04-16 | 1986-04-15 | Ncr Corporation | Data processing system wherein all subsystems check for message errors |
US4409592A (en) * | 1981-04-20 | 1983-10-11 | Hunt V Bruce | Multipoint packet data communication system using random access and collision detection techniques |
US4432088A (en) * | 1981-04-30 | 1984-02-14 | The United States Of America As Represented By The United States Department Of Energy | Carrier sense data highway system |
US4445193A (en) * | 1981-06-16 | 1984-04-24 | International Business Machines Corporation | Bisynchronous host/terminal communication system with non-clock-generating modem & PLL generated clock signal |
US4472787A (en) * | 1981-08-12 | 1984-09-18 | Rockwell International Corporation | System for transferring words on a bus with capability to intermix first attempts and retrys |
US4456956A (en) * | 1981-08-24 | 1984-06-26 | Data General Corp. | Method and apparatus for controlling access of a network transmission bus between a plurality of spaced apart computer stations |
US4410889A (en) * | 1981-08-27 | 1983-10-18 | Burroughs Corporation | System and method for synchronizing variable-length messages in a local area network data communication system |
US4430651A (en) | 1981-08-27 | 1984-02-07 | Burroughs Corporation | Expandable and contractible local area network system |
JPS5843648A (ja) * | 1981-09-09 | 1983-03-14 | Toshiba Corp | コミユニケ−シヨン方式 |
FR2513048A1 (fr) * | 1981-09-16 | 1983-03-18 | Seinep Ste Electro Nord Est Pa | Procede de telecommunication par voie hertzienne et dispositif pour sa mise en oeuvre |
JPS5868346A (ja) * | 1981-10-18 | 1983-04-23 | Toshiba Corp | デ−タ伝送システム |
US4451881A (en) * | 1981-11-03 | 1984-05-29 | International Business Machines Corp. | Data processing system bus for multiple independent users |
US4463445A (en) * | 1982-01-07 | 1984-07-31 | Bell Telephone Laboratories, Incorporated | Circuitry for allocating access to a demand-shared bus |
US4516239A (en) * | 1982-03-15 | 1985-05-07 | At&T Bell Laboratories | System, apparatus and method for controlling a multiple access data communications system including variable length data packets and fixed length collision-free voice packets |
GB2117939A (en) * | 1982-03-29 | 1983-10-19 | Ncr Co | Data communication network and method of communication |
US4488237A (en) * | 1982-04-29 | 1984-12-11 | Dynamics Research Corporation | Two dimensional press brake control system and apparatus |
US4481626A (en) * | 1982-05-05 | 1984-11-06 | Xerox Corporation | Transceiver multiplexor |
US4639860A (en) * | 1982-05-12 | 1987-01-27 | Honeywell Information Systems Inc. | Wrap-around logic for interprocessor communications |
US4574378A (en) * | 1982-06-14 | 1986-03-04 | Nec Corporation | Multiple access system and method |
JPS592464A (ja) * | 1982-06-29 | 1984-01-09 | Fuji Xerox Co Ltd | チヤンネルアクセス方式 |
JPS5913444A (ja) * | 1982-07-14 | 1984-01-24 | Fuji Xerox Co Ltd | 再送制御方式 |
US4532626A (en) * | 1982-07-19 | 1985-07-30 | At&T Bell Laboratories | Collision avoiding system and protocol for a two path multiple access digital communications system |
IT1155575B (it) * | 1982-07-27 | 1987-01-28 | Cselt Centro Studi Lab Telecom | Interfaccia multipla di comunicazione tra elaboratore di processo e mezzo trasmissivo numerico |
US4554656A (en) * | 1982-08-11 | 1985-11-19 | At&T Bell Laboratories | Method and system for controlling the interconnecting of a plurality of local data networks |
US4739321A (en) * | 1983-02-28 | 1988-04-19 | Computer Automation, Inc. | Decentralized line reservation interface within a local data network |
US4608559A (en) * | 1982-08-19 | 1986-08-26 | Computer Automation, Inc. | Local modulated carrier data network with a collision avoidance protocol |
US4744024A (en) * | 1982-08-27 | 1988-05-10 | Burroughs Corporation | Method of operating a bus in a data processing system via a repetitive three stage signal sequence |
US5142689A (en) * | 1982-09-27 | 1992-08-25 | Siemens Nixdort Informationssysteme Ag | Process for the preparation of the connection of one of several data processor devices to a centrally synchronized multiple line system |
JPS59115633A (ja) * | 1982-12-22 | 1984-07-04 | Toshiba Corp | 情報伝送方式 |
US4584679A (en) * | 1983-01-21 | 1986-04-22 | E-Systems, Inc. | Tack-on acknowledgement in computer networks |
US4536877A (en) * | 1983-01-21 | 1985-08-20 | E-Systems, Inc. | Tack-on acknowledgment in computer networks |
US4573045A (en) * | 1983-01-24 | 1986-02-25 | Intel Corporation | Collision detection method using CRC code |
US4628504A (en) * | 1983-01-31 | 1986-12-09 | Honeywell Inc. | Distributed bus control communication protocol |
US4494233A (en) * | 1983-02-14 | 1985-01-15 | Prime Computer, Inc. | Method and apparatus for the detection and regeneration of a lost token in a token based data communications network |
US4613936A (en) * | 1983-02-25 | 1986-09-23 | International Business Machines Corporation | Centralized generation of data transfer acknowledge pulses for microprocessors |
US4569046A (en) * | 1983-07-18 | 1986-02-04 | Northern Telecom Limited | Method of, and a terminal for, transmitting bytes to a bus |
US4763249A (en) * | 1983-09-22 | 1988-08-09 | Digital Equipment Corporation | Bus device for use in a computer system having a synchronous bus |
US4807109A (en) * | 1983-11-25 | 1989-02-21 | Intel Corporation | High speed synchronous/asynchronous local bus and data transfer method |
JPH0638600B2 (ja) * | 1983-12-28 | 1994-05-18 | 株式会社東芝 | ローカルエリアネットワークシステム |
DE3402633A1 (de) * | 1984-01-26 | 1985-08-01 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum anschalten eines teilnehmers an eine busleitung |
US4601586A (en) * | 1984-02-10 | 1986-07-22 | Prime Computer, Inc. | Solicited message packet transfer system |
US4602364A (en) * | 1984-04-23 | 1986-07-22 | Codex Corporation | Local area data communication network |
US4763243A (en) * | 1984-06-21 | 1988-08-09 | Honeywell Bull Inc. | Resilient bus system |
JPS6143345A (ja) * | 1984-08-07 | 1986-03-01 | Nec Corp | メモリ装置 |
US4707828A (en) * | 1984-09-11 | 1987-11-17 | Ricoh Company, Ltd. | Multiaccess communication system |
US4638311A (en) * | 1984-11-13 | 1987-01-20 | Itt Corporation | Apparatus for providing masterless collision detection |
US4644348A (en) * | 1984-11-13 | 1987-02-17 | Itt Corporation | Apparatus for providing masterless collision detection |
US4704606A (en) * | 1984-11-13 | 1987-11-03 | American Telephone And Telegraph Company And At&T Information Systems Inc. | Variable length packet switching system |
AU583316B2 (en) * | 1984-11-13 | 1989-04-27 | Alcatel N.V. | Apparatus for masterless collision detection |
JP2548693B2 (ja) * | 1985-03-13 | 1996-10-30 | キヤノン株式会社 | シリアルデータ通信方式および装置 |
US4908749A (en) * | 1985-11-15 | 1990-03-13 | Data General Corporation | System for controlling access to computer bus having address phase and data phase by prolonging the generation of request signal |
US4791562A (en) * | 1985-12-02 | 1988-12-13 | Unisys Corporation | Data processing system in which modules logically "OR" number sequences onto control lines to obtain the use of a time shared bus |
US4785396A (en) * | 1986-01-28 | 1988-11-15 | Intel Corporation | Push-pull serial bus coupled to a plurality of devices each having collision detection circuit and arbitration circuit |
US4858173A (en) * | 1986-01-29 | 1989-08-15 | Digital Equipment Corporation | Apparatus and method for responding to an aborted signal exchange between subsystems in a data processing system |
US4706082A (en) * | 1986-02-24 | 1987-11-10 | Chrysler Motors Corporation | Serial data bus for intermodule data communications |
US4742349A (en) * | 1986-05-22 | 1988-05-03 | Chrysler Motors Corporation | Method for buffered serial peripheral interface (SPI) in a serial data bus |
US4739324A (en) * | 1986-05-22 | 1988-04-19 | Chrysler Motors Corporation | Method for serial peripheral interface (SPI) in a serial data bus |
US4739323A (en) * | 1986-05-22 | 1988-04-19 | Chrysler Motors Corporation | Serial data bus for serial communication interface (SCI), serial peripheral interface (SPI) and buffered SPI modes of operation |
US4704717A (en) * | 1986-07-22 | 1987-11-03 | Prime Computer, Inc. | Receive message processor for a solicited message packet transfer system |
JPS6358567A (ja) * | 1986-08-28 | 1988-03-14 | Nec Corp | 直列インタフエ−スバス方式 |
US4969121A (en) * | 1987-03-02 | 1990-11-06 | Altera Corporation | Programmable integrated circuit logic array device having improved microprocessor connectability |
US4768189A (en) * | 1987-06-17 | 1988-08-30 | Bell Communications Research, Inc. | High capacity communication utilizing static, OR-type channels |
US4782513A (en) * | 1987-06-30 | 1988-11-01 | Honeywell Inc. | Voice prompted bar code reading satellite system |
US5038681A (en) * | 1988-01-19 | 1991-08-13 | Jimek International Ab | Control method and apparatus for spray dampener |
US4899143A (en) * | 1988-04-21 | 1990-02-06 | Bell Communications Research, Inc. | High capacity communication system over collision-type channels |
US4852091A (en) * | 1988-04-21 | 1989-07-25 | Bell Communications Research, Inc. | High capacity communication system utilizing OR-type channels |
US5193179A (en) * | 1988-08-09 | 1993-03-09 | Harris Corporation | Activity monitor system non-obtrusive statistical monitoring of operations on a shared bus of a multiprocessor system |
FR2642246B1 (fr) * | 1988-12-30 | 1991-04-05 | Cit Alcatel | Procede de deblocage d'un systeme multiprocesseurs multibus |
US6389010B1 (en) * | 1995-10-05 | 2002-05-14 | Intermec Ip Corp. | Hierarchical data collection network supporting packetized voice communications among wireless terminals and telephones |
US5414818A (en) * | 1990-04-06 | 1995-05-09 | Mti Technology Corporation | Method and apparatus for controlling reselection of a bus by overriding a prioritization protocol |
US5124990A (en) * | 1990-05-08 | 1992-06-23 | Caterpillar Inc. | Diagnostic hardware for serial datalink |
US5187709A (en) * | 1990-05-08 | 1993-02-16 | Caterpillar Inc. | Fault tolerant serial communications network |
US5204864A (en) * | 1990-08-16 | 1993-04-20 | Westinghouse Electric Corp. | Multiprocessor bus debugger |
GB2249460B (en) * | 1990-09-19 | 1994-06-29 | Intel Corp | Network providing common access to dissimilar hardware interfaces |
US5243702A (en) * | 1990-10-05 | 1993-09-07 | Bull Hn Information Systems Inc. | Minimum contention processor and system bus system |
US5282272A (en) * | 1990-12-21 | 1994-01-25 | Intel Corporation | Interrupt distribution scheme for a computer bus |
US5191649A (en) * | 1990-12-21 | 1993-03-02 | Intel Corporation | Multiprocessor computer system with data bus and ordered and out-of-order split data transactions |
US5825773A (en) * | 1991-03-20 | 1998-10-20 | Hitachi, Ltd. | Switching system for transferring broadcast packet held in broadcast buffer received from input port to output ports according to the state of each output port |
EP0506060B1 (en) * | 1991-03-28 | 2000-01-05 | Hughes Electronics Corporation | Bidirectional programmable I/O driver |
JPH07122864B2 (ja) * | 1991-07-22 | 1995-12-25 | インターナショナル・ビジネス・マシーンズ・コーポレイション | データ処理システム、データ処理システムに使用するインターフエース回路及びデータ・プロセツサ間の通信方法 |
JP3679813B2 (ja) * | 1991-07-22 | 2005-08-03 | 株式会社日立製作所 | 並列計算機 |
JP3411300B2 (ja) | 1992-02-18 | 2003-05-26 | 株式会社日立製作所 | 情報処理装置 |
EP0559214A1 (en) * | 1992-03-06 | 1993-09-08 | Pitney Bowes Inc. | Event driven commnication network |
US5488693A (en) * | 1992-06-24 | 1996-01-30 | At&T Corp. | Protocol with control bits and bytes for controlling the order of communications between a master processor and plural slave processors |
US5758053A (en) * | 1992-07-22 | 1998-05-26 | Hitachi, Ltd. | Fault handling and recovery for system having plural processors |
US5339440A (en) * | 1992-08-21 | 1994-08-16 | Hewlett-Packard Co. | Wait state mechanism for a high speed bus which allows the bus to continue running a preset number of cycles after a bus wait is requested |
US5500946A (en) * | 1992-11-25 | 1996-03-19 | Texas Instruments Incorporated | Integrated dual bus controller |
US5392420A (en) * | 1993-09-30 | 1995-02-21 | Intel Corporation | In circuit emulator(ICE) that flags events occuring in system management mode(SMM) |
US5571479A (en) * | 1994-02-18 | 1996-11-05 | Hoffmann-La Roche Inc. | Cuvette |
PL317017A1 (en) * | 1994-04-29 | 1997-03-03 | Electronic Warfare Associates | Liquid recording and controlling system with functional module connected to network |
JPH08204784A (ja) * | 1995-01-31 | 1996-08-09 | Mitsubishi Denki Semiconductor Software Kk | シリアル入出力回路を内蔵したマイクロコンピュータ |
WO1997002550A2 (en) * | 1995-07-05 | 1997-01-23 | Philips Electronics N.V. | System for communicating between a dynamic group of apparatuses |
JP3684685B2 (ja) * | 1996-07-01 | 2005-08-17 | ブラザー工業株式会社 | 双方向通信認識方法、双方向通信認識装置および記憶媒体 |
US5884052A (en) * | 1997-07-14 | 1999-03-16 | Vlsi Technology, Inc. | Smart retry mechanism to program the retry latency of a PCI initiator agent |
US6081859A (en) * | 1998-03-12 | 2000-06-27 | Vlsi Technology, Inc. | Address dependent retry system to program the retry latency of an initiator PCI agent |
US6311296B1 (en) * | 1998-12-29 | 2001-10-30 | Intel Corporation | Bus management card for use in a system for bus monitoring |
US6631115B1 (en) * | 1999-01-28 | 2003-10-07 | International Business Machines Corporation | Method, apparatus and program product for balancing communication loads over a network |
US6687260B1 (en) * | 1999-02-12 | 2004-02-03 | Conexant Systems, Inc. | Apparatus and methods for flow control of non-isochronous data |
US6553076B1 (en) * | 1999-03-15 | 2003-04-22 | Actpro International Limited | Mixed mode transceiver digital control network and collision-free communication method |
US6477150B1 (en) * | 2000-03-03 | 2002-11-05 | Qualcomm, Inc. | System and method for providing group communication services in an existing communication system |
DE10148325A1 (de) * | 2001-09-29 | 2003-04-17 | Daimler Chrysler Ag | Buswächtereinheit |
DE10229860A1 (de) * | 2002-07-03 | 2004-01-29 | Infineon Technologies Ag | Verfahren und Sendevorrichtung zum Übertragen eines zweiwertigen Signals |
US8411594B2 (en) | 2002-09-20 | 2013-04-02 | Qualcomm Incorporated | Communication manager for providing multimedia in a group communication network |
US7096289B2 (en) * | 2003-01-16 | 2006-08-22 | International Business Machines Corporation | Sender to receiver request retry method and apparatus |
US20060026329A1 (en) * | 2004-07-30 | 2006-02-02 | Yu James K | System and method for an arbiter rewind |
KR100679858B1 (ko) * | 2004-11-25 | 2007-02-07 | 한국전자통신연구원 | 동적 우선순위에 기반한 메시지 전달 장치 및 그를 이용한우선순위 조정 장치와 동적 우선순위 메시지 처리 방법 |
US7797394B2 (en) * | 2005-04-18 | 2010-09-14 | Dell Products L.P. | System and method for processing commands in a storage enclosure |
DE102011082509B4 (de) | 2011-09-12 | 2024-07-11 | Vitesco Technologies GmbH | Schaltungsanordnung zur Vermeidung von Kollisionen beim Datentransfer |
CN103530215B (zh) * | 2013-09-30 | 2015-12-02 | 杭州华为数字技术有限公司 | 一种内部集成电路主机的自检方法、装置及主机 |
CN113100723A (zh) * | 2021-04-01 | 2021-07-13 | 广州南雪医疗器械有限公司 | 一种多功能检测仪 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3470542A (en) * | 1967-03-17 | 1969-09-30 | Wang Laboratories | Modular system design |
US3445822A (en) * | 1967-07-14 | 1969-05-20 | Ibm | Communication arrangement in data processing system |
US3825897A (en) * | 1973-09-24 | 1974-07-23 | Electronic Surveillance Corp L | Transmitter control circuit for alarm system |
US4017841A (en) * | 1973-11-23 | 1977-04-12 | Honeywell Inc. | Bus allocation control apparatus |
GB1480208A (en) * | 1974-07-03 | 1977-07-20 | Data Loop Ltd | Digital computers |
US4063220A (en) * | 1975-03-31 | 1977-12-13 | Xerox Corporation | Multipoint data communication system with collision detection |
US3978451A (en) * | 1975-04-21 | 1976-08-31 | Rca Corporation | Controlling communications between computer devices over common bus |
US4038644A (en) * | 1975-11-19 | 1977-07-26 | Ncr Corporation | Destination selection apparatus for a bus oriented computer system |
US4050097A (en) * | 1976-09-27 | 1977-09-20 | Honeywell Information Systems, Inc. | Synchronization technique for data transfers over an asynchronous common bus network coupling data processing apparatus |
US4120029A (en) * | 1976-12-27 | 1978-10-10 | Honeywell Information Systems, Inc. | Method and apparatus for recovering a signal transferred over a common bus in a data processing system |
-
1978
- 1978-12-27 US US05/973,684 patent/US4281380A/en not_active Expired - Lifetime
-
1979
- 1979-12-21 CA CA000342524A patent/CA1140231A/en not_active Expired
- 1979-12-27 GB GB8027118A patent/GB2057822B/en not_active Expired
- 1979-12-27 DE DE2953444T patent/DE2953444C2/de not_active Expired
- 1979-12-27 JP JP55500276A patent/JPS639261B2/ja not_active Expired
- 1979-12-27 WO PCT/US1979/001133 patent/WO1980001426A1/en active IP Right Grant
-
1980
- 1980-07-14 EP EP80900182A patent/EP0020747B1/en not_active Expired
- 1980-08-27 SE SE8005993A patent/SE444619B/sv not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200025500A (ko) * | 2018-08-30 | 2020-03-10 | 중앙대학교 산학협력단 | 탄저병 저항성 식물체 선발용 분자마커 및 이의 이용 |
Also Published As
Publication number | Publication date |
---|---|
SE444619B (sv) | 1986-04-21 |
DE2953444T1 (de) | 1980-12-18 |
CA1140231A (en) | 1983-01-25 |
DE2953444C2 (de) | 1985-05-23 |
JPS56500152A (ja) | 1981-02-12 |
EP0020747B1 (en) | 1984-07-18 |
US4281380A (en) | 1981-07-28 |
WO1980001426A1 (en) | 1980-07-10 |
EP0020747A4 (en) | 1981-04-24 |
SE8005993L (sv) | 1980-08-27 |
EP0020747A1 (en) | 1981-01-07 |
GB2057822B (en) | 1983-10-05 |
GB2057822A (en) | 1981-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS639261B2 (ja) | ||
US4271507A (en) | Communication broadcast channel interface | |
US5103446A (en) | Local area network adaptive throughput control for instantaneously matching data transfer rates between personal computer nodes | |
US4959833A (en) | Data transmission method and bus extender | |
US4590467A (en) | Local area network interface controller | |
US4641307A (en) | Data packet transmission using shared channel | |
EP0326696A2 (en) | Hybrid communications link adapter incorporating input/output and data communications technology | |
EP0004376A2 (en) | Multiple access bus communications system | |
US4593281A (en) | Local area network interframe delay controller | |
US4827477A (en) | Bus interface unit | |
EP0229270A2 (en) | A transmit-secure non-blocking circuit-switched local area network | |
US5378067A (en) | Network interface apparatus and method for reducing conflicts through the use of times | |
US5856921A (en) | Apparatus and method for intermodular communications using system bus controllers | |
US5768543A (en) | Slot-token protocol | |
US4612541A (en) | Data transmission system having high-speed transmission procedures | |
JPS61131060A (ja) | ネツトワーク制御システム | |
RU2700560C1 (ru) | Устройство коммуникационного интерфейса gigaspacewire | |
US4728754A (en) | Inter-bus system | |
US5949818A (en) | Expandable ethernet network repeater unit | |
EP0187503A2 (en) | Shared line communication system | |
RU187642U1 (ru) | Устройство коммуникационного интерфейса gigaspacewire | |
KR0165440B1 (ko) | 폴링통신방법 | |
US5404453A (en) | Terminals coupling system using bridge interfaces, located inside the host controller, with timer to determine start and end of transmission period | |
JPS6248831A (ja) | 通信制御装置 | |
CN117149678A (zh) | 一种多主多从的rs485总线仲裁系统和方法 |