DE2953444C2 - Anordnung und Verfahren für ein digitales Datenübertragungsnetzwerk - Google Patents

Description

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet,

daß Nachrichten zwischen Vorrichtungen (1-1 bis 1-Λ^ auf einer Vielfachleitung für Daten (120) über tragen werden, und

daß die Übertragungszeiten zwischen den Vorrichtungen durch eine Taktsignal-Vielfachleitung (121) gekoppelt werden.

9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß auf der Vielfachleitung (3) serielle Daten in seriellem Format übertragen werden.

10. Verfahren nach einen! der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß der Verfahrensschritt (a) folgende Teilschritte umfaßt:

(al) Erzeugen eines die Belegung der Vielfachleitung (3) anzeigenden Signals in Abhängigkeit von einer Anforderung für eine Übertragung und

(a2) Verzögern des Aufbringens des die Belegung der Vieltachleitung (3) anzeigenden Signals auf die Belegungszustandsvielfachleitung (122) um eine Zeitspanne, die ausreicht, den Verfahrensschritt (b) abzuschließen und die Belegungszustandsvielfachleitung bezüglich des Vorhandenseins eines die Belegung der Vielfachleitung anzeigenden Signals zu prüfen, das durch eine andere Vorrichtung auf die Belegungszustandsvielfachleitung aufgebracht worden ist.

11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der Verfahrensschritt (al) nach Maßgabe der Anforderung für eine Übertragung seitens des Prozessors (2-1 bis 2-N) der betreffenden Vorrichtung (1-1 bis \-N) erfolgt, die die Übertragung einer Nachricht wünscht.

12. Verfahren nach einem der Ansprüche 7 bis 11, dadurch gekennzeichnet, daß als das Datenübertragungsnetzwerk ein verteiltes Übertragungsnetzwerk für digitale Daten Anwendung findet, und daß durch jede der betreffenden Vorrichtungen (1-1 bis \-N) Nachrichten über die Vielfachleitung (3) nach einem Halbduplex-Verfahren übertragen und empfangen werden.

Die Erfindung betrifft eine Anordnung und ein Verfahren für ein digitales Datenübertragungsnetzwerk nach den Oberbegriffen der Patentansprüche 1 und 7.

Mit der Entwicklung von mit hoher Geschwindigkeit arbeitenden digitalen Datenverarbeitungssystemen ergab sich die Notwendigkeit, Nachrichtenübertragungseinrichtungen zu schaffen, mittels welcher alle Systemteile eines Gesamtsystems miteinander verkehren können. Ein deartiges Datenübertragungssystem in Form eines verteilten Netzwerks umfaßt dabei typischerweise eine Vielfachleitung, über die Daten-, Takt- und Steuersignale übermitellt werden, und die von allen Teilen des Systems gemeinsam benutzt wird. Über geeignete Vieifachleitungs-Verbindungsschnittstellen oder -Adaptereinheiten, die zwischen den einzelnen, gewöhnlich mit einer Zentraleinheit versehenen Vorrichtungen des Systems und der gemeinsam verwendeten Vielfachleitung angeordnet sind, werden Nachrichten gepuffert, übertragen und empfangen.

in einem solchen digitalen Datenübertragungssystem können Nachrichten, beispielsweise durch eine vorge-

gebene Zeitmultiplex-Übertragungsanordnung, synchron oder, gewöhnlich unter Zugrundelegung einer Prioritätsbasis, asynchron übertragen werden. In ersterem Fall erhält im allgemeinen jede Vorrichtung Gelegenheit, eine Nachricht innerhalb eines wiederkehren-

den Übertragungszeitintervalls zu senden. Ein Hauptnachteil dieser Anordnung besteht jedoch in ihrer Unwirtschaftlichkeit, da möglicherweise alle Vorrichtungen gleichzeitig eine Nachricht übertragen wollen. Als Folge davon treten andererseits auf der Vielfachleitung ungenutzte Arbeitsintervalle auf. Dieser Nachteil soll durch die asynchrone Übertragung vermieden werden, indem die Vielfachleitungs-Belegungszeit auf der Basis des Übertragungsbedarfs vergeben wird, so daß man die Arbeitskapazität der Vielfachleitung optimieren kann. Dazu ist jedoch eine Einrichtung erforderlich, die gewährleistet, daß in jedem Zeitpunkt nur eine einzige Vorrichtung sendet; anderenfalls kommt es zwischen den von mehreren Vorrichtungen ausgehenden Sendungen zu gegenseitigen Störungen und Kollisionen, wo· durch die erfolgreiche Durchführung einer beabsichtigten Nachrichtenübertragung verhindert wird.

Ein System zur Vermeidung von Kollisionen auf der Übertragungsstrecke zwischen Sender und Empfänger ist beispielsweise in der US-PS 40 50 097 beschrieben.

5^r> Danach wird die Belegung einer Vielfachleitung von mehr als einer von längs der Vielfachleitung verteilten Vorrichtungen mit Hilfe einer Prioritäts-Sperranordnung verhindert. Gemäß diesem System ist jeder Vorrichtung, die am Verkehr teilnehmen kann, eine Priorität zugeteilt. Wenn irgendeine Vorrichtung die Absicht hat, mit einer anderen Vorrichtung zu verkehren, fordert sie mit Hilfe eines Vielfachleitungs-Anforderungssignals die Benutzung der Vielfachleitung an. Besteht bei keiner anderen Vorrichtung ein Übertragungsbedarf, wird der anfordernden Vorrichtung die Benutzung der Vielfachleitung gewährt, wobei während der Dauer der Übertragung alle übrigen Vorrichtungen an der Sendung gehindert bzw. gesperrt werden. Macht mehr als eine Vor-

richtung zum gleichen Zeitpunkt den Versuch, die Vielfachleitung zu benutzen, wird entsprechend einem vorher festgelegten Prioritätsplan, der mit einer umfangreichen Prioritätszuweisungs-Hardware umgesetzt wird, nur derjenigen Vorrichtung, welche die höhere Priorität hat, die sofortige Benutzung der Vielfachleitung gestattet, während Vorrichtungen mit geringerer Priorität warten müssen. Mit Hilfe gesonderter fester Prioritätsverbindungen und logischer Einrichtungen führt dieses System praktisch in jedem Fall eine Organisationsroutine durch, mittels weicherden Übertragungsanforderungen Prioritäten zugeteilt werden, wobei die Reihenfolge der Benutzung der Vielfachleitung vor dem Senden einer Nachricht festgelegt wird. Diese Lösung gewährleistet zwar eine Sicherung gegen Kollisionen, sie erfordert jedoch umfangreiche Sperrschaitungen und das Ablaufen einer vorbestimmten Wartezeit für jede Nachricht vordem Sendevorgang.

In der US-PS 40 38 644 ist ein Prozessor-Datenübertragungssystem beschrieben, bei dem für jede Einheit ein gesonderter Vielfachleitungs-Adapter vorgesehen ist, dem jeweils eine gesonderte Leitung zum Melden der Belegung der Vielfachleitung zugeordnet ist. Wenn eine der Einheiten beabsichtigt, mit einer anderen Einheit in Verbindung zu treten, gibt sie eine Anforderung an den jeweiligen Vielfachleitungs-Adapter der empfangenden Einheit ab, um festzustellen, ob diese belegt ist oder nicht. 1st der Empfänger nicht belegt, wird ein entsprechendes Signal über die Belegungsmeldeleitung der Empfängereinheit abgegeben, um den Empfänger zu informieren, daß ihm vom Sender eine Nachricht übermittelt werden soll, und um alle übrigen Vorrichtungen, die an der Vielfachleitung angeschlossen sind, zu informieren, daß sie im Augenblick nicht mit dem Empfänger verkehren können, da gerade eine ihm zu übermittelnde Nachricht vorbereitet wird. Auch innerhalb dieses Systems ist jedem Vielfachleitungs-Adapter eine Priorität zugewiesen, um eine gleichzeitige Mehrfachbelegung der Vielfachleitung zu verhindern.

Die US-PS 34 45 822 beschreibt ein gemeinsames Vielfachleitungs-Verbindungsnetzwerk, bei dem jede Vorrichtung die Vielfachleitung belegen kann, um mit einer anderen Vorrichtung zu verkehren. Vor dem Belegen der Vielfachleitung erzeugt jede Einheit einen BeIegungs-Code, der mit einem vorgegebenen Code verglichen wird, um festzustellen, ob die Vielfachleitung verfügbar ist oder nicht. Wenn die beiden Codes nicht übereinstimmen, wird die anfordernde Vorrichtung informiert, daß gerade eine andere Einheit die Vielfachleitung belegt, und daß sie so lange warten muß, bis eine Übereinstimmung der Codes auftritt.

Bei jeder der vorstehend beschriebenen Datenübertragungsanordnungen sind Systeme für die strenge Vermeidung von Übertragungskollisionen vorgesehen, die jedoch schaltungstechnisch kompliziert sind und Hardware in einem erheblichen Umfang erforden. Weiterhin müssen die Vielfachleitungs-Schnittstellen bzw. Verbindungseinheiten in großem Umfang Organisationsroutinen und Operationen für die Übertragungsvorbereitung ausführen, bevor eine Nachricht tatsächlich gesendet werden kann. Als Folge davon wird die Benutzung der Vielfachleitung verzögert, und der Wirkungsgrad des Gesamtsystems verringert.

Im Gegensatz zu den strengen Kollisionsvermeidungssystemen der vorstehend beschriebenen Art sind auch Anordnungen entwickelt worden, die nach einer kurzen Prüfung der Vielfachleitung augenblicklich in Tätigkeit treten und eine Nachricht auf die Vielfachleitung geben, wenn diese nicht schon belegt ist. Diese Systeme lassen das Auftreten von Kollisionen in gewissem Umfang zu, wodurch allerdings eine Wiederholung der Übermittlung erforderlich wird. Ein derartiges Systern ist in den »Communications of the ACM«, Band 19, Nr. 7, Juli 1976, auf den Seiten 395 bis 403 beschrieben. Danach wird die Vielfachleitung des Übertragungsnetzwerks vor jeder Übermittlung von Nachrichten auf ihren Belegungszustand überprüft. Bei Kollision einer auf die Vielfachieitung gegebenen Nachricht mit einem anderen Nachrichtenpaket wird eine erneute Übermittlung entsprechend einem vorgegebenen Algorithmus für die Steuerung von Kollisionen durchgeführt. Das Auftreten der Kollision wird mit einem Interferenzdetektor festgestellt, den jedes Sende- und Empfangsgerät LTithäU. Der !niCTferenzdeiektor überwacht die Viclfachleitung und vergleicht die darauf vorhandenen Signale mit den Signalen, die von der zugehörigen Vorrichtung übertragen werden sollen. Eine Abweichung zwischen dem festgestellten Nachrichtenmaterial und der zu übertragenden Nachricht veranlaßt den Interferenzdetektor und damit den Sender, das Senden der Nachricht abzubrechen und die Vielfachleitung zeitweilig zu sperren. Dabei werden auch die übrigen Vorrichtungen über die Kollision informiert. Von einer derartigen Kollision »erholt« sich die sendende Vorrichtung durch den Abbruch der Übertragung, bevor sie nach einem vorgegebenen Zeitintervall erneut eine Übertragung der Nachricht versucht. Die Wirtschaftlichkeit dieses Systems im Vergleich zu den oben beschriebenen Systemen ist dadurch erhöht, daß ein Kompromiß zwischen den Organisationsarbeiten vor der Übertragung einer Nachricht und der Notwendigkeit einer Übertragungswiederholung gesucht wird. Auch der in diesem System als Vielfachleitungs-Überwachungseinrichtung verwendete Interferenzdetektor, der die Belegung der Vielfachleitung überprüft, Übertragungskollisionen erkennt und eine erneute Übertragung der betreffenden Nachrichten im Kollisionsfall freigibt, erfordert jedoch einen erheblichen schaltungstechnischen Aufwand.

Weiterhin ist aus der Veröffentlichung »Fall Joint Computer Conference«, 1972, Seiten 719 bis 725. ein Datenübertragungssystem bekannt, bei dem auf einer Vielfachleitung ein eigenes Belegungssignal vorgesehen wird, wodurch es den an der Vielfachieitung angekuppelten Vorrichtungen möglich ist, deren Belegung zu erkennen und anzuzeigen.

Angesichts dieses Standes der Technik liegt die Aufgabe der Erfindung darin, den Aufbau von digitalen Datenübertragungsnetzwerken zu vereinfachen und den Ausnutzungsgrad ihrer Vielfachleitung zu steigern, indem die übertragung der Daten nach einem Uberiragungswiederholungsverfahren erfolgt, gemäß dem zwischen den einzelnen teilnehmenden Prozessorvorrichtungen eine Übertragungspriorität festgelegt wird.

Die Lösung dieser Aufgabe erfolgt durch die Anordnung bzw. das Verfahren entsprechend den kennzeichnenden Teilen der Patentansprüche 1 und 7. Bevorzugte Ausführungsformen und Weiterbildungen der Erfindung sind in den entsprechenden Unteransprüchen angegeben.

Gemäß der vorliegenden Erfindung weist die Vielfachleitung des Datenübertragungsnetzwerks (Systems) eine Belegungszustandsvielfachleilung auf, die durch jeb5 de an das System angeschlossene Vorrichtung überwacht wird. Wenn eine Vorrichtung eine Nachricht zu senden wünschi, bewirkt sie zunächst eine Belegung der Belegungszustandsleitung dadurch, daß dieser Leitung

ein Belegungskennzeichen zugeführt wird. Außerdem prüft sie die Belegungszustandsleitung, um festzustellen, ob bereits ein Belegungskennzeichen eingegeben ist. d. h. ob bereits eine andere Vorrichtung ihre Dienste angefordert hat. 1st die Vielfachleitung belegt, kann die Vorrichtung nicht senden, bis die Vielfachleitung frei wird, und die anfordernde Vorrichtung setzt das Vielfachleitungs-Belegungskennzeichen während eines Wiederholungsverbrauchsintervalls zurück. Ist die Vielfachleitung frei, geht die sendende Vorrichtung auf die Übertragung über. Wenn die Vorrichtung, für die die Nachricht bestimmt ist, die Nachricht empfängt, sendet sie eine Bestätigungsnachricht zu der sendenden Vorrichtung zurück, um die erfolgreiche Übertragung zu melden.

Infolge von Sch.altungsbetätigungs- und Laufzeätverzögerungen besteht die Möglichkeit, daß jeweils mehrere Vorrichtungen ein Belegungskennzeichen setzen und den Zustand der Vielfachleitung prüfen, ohne daß bekannt ist, daß eine andere Vorrichtung gleichzeitig die Benutzung der Vielfachleitung anfordert. In diesem Fall geht jede solche Vorrichtung nach dem Setzen des Vielfachleitungs-Belegungskennzeichens und der nachfolgenden Feststellung, daß die Vielfachleitung frei ist, dazu über, ihre Nachricht zu senden, wodurch eine Übertragungskollision hervorgerufen wird. Da die Nachrichten kollidieren, wird die resultie:ende Nachricht in der Vielfachleitung verstümmelt, so daß die vorgesehenen Empfänger keine verständliche Nachricht erhalten und daher keine Bestätigungsnachrichten an die an der Kollision teilnehmenden Sender abgeben. Wenn bei einem Sender keine Bestätigungsnachricht eintrifft, nimmt er an, daß eine Kollision stattgefunden hat, und geht dazu über, die vorstehende Prozedur zu wiederholen, um seine Nachricht entsprechend einem vorgeschriebenen Prioritätsplan zu übertragen. Dieser Prioritätsplan wird unter den Teilnehmern längs der Vielfachleitung vorher festgelegt, und er verhindert eine Wiederholung der Übertragung unter den Teilnehmern der ursprünglichen Kollision. Dieser gespeicherte Prioritätsplan ermöglicht es automatisch einer Vorrichtung mit einer relativ höheren Priorität, die Vielfachleitung zu belegen und die Teilnehmer einer vorangegangenen Kollision auszuschließen. Als Ergebnis wird unter den Teilnehmern der ursprünglichen Übertragungskollision die Vorrichtung mit der höheren Priorität veranlaßt, ihr Belegungskennzeichen der Belegungszustandsvielfachleitung einzugeben, bevor Entsprechendes bei der Vorrichtung mit der niedrigeren Priorität geschieht. Diese Sende-Zeitdifferenz zwischen den Teilnehmern ist so festgelegt, daß die Vorrichtung mit der niedrigeren Priorität erkennt, daß die Vielfachleitung bereits durch den ersten Teilnehmer belegt worden ist, wenn sie die Belegungszustandsvielfachleitung prüft. Daher besteht für die Vorrichtung mit der höheren Priorität Gewähr dafür, daß sie ihre Nachricht senden kann, ohne daß in der Vielfachleitung eine Kollision mit einer Nachricht einer Vorrichtung mit niedrigerer Priorität stattfindet.

Ein bevorzugtes Ausführungsbeispiel der Erfindung ist anhand der beiliegenden Zeichnungen beschrieben. In den Zeichnungen zeigt

F i g. 1 ein verallgemeinertes Blockschaltbild eines Datenübertragungssystems in Form eines verteilten Netzwerks nach vorliegender Erfindung,

F i g. 2 eine detaillierte schematische Darstellung der Teile einer Vielfachleitungs/Prozessor-Schnittstelle,

F i g. 3,4 und 5 Ablaufdiagramme der Datenschreib-, Belegungsbestätigungs-, Prüf- und Datenausgabevorgänge bei der in Fig. 2 dargestellten Vielfachleitungs/ Prozessor-Schnittstelle, und

Fig.6 und 7 Flußdiagramme der Nachrichtenübertragungs- und Nachiichtenempfangs-Bestntigungsoperationen einer Nachrichtenübertragung zwischen den betreffenden Vorrichtungen längs des verteilten Netzwerks.

Bevor im einzelnen die verbesserte Nachrichtenkollisions-Vermeidungsanordnung nach der vorliegenden

ίο Erfindung beschrieben wird, ist zu bemerken, daß die vorliegende Erfindung in erster Linie in einer neuartigen strukturellen Kombination bekannter Rechnerteile und Datenübertragungsschaltungen und nicht etwa in den speziellen, im einzelnen dargestellten Konfigurationen derselben besteht. Daher sind der Aufbau, die Steuerung und die Anordnung dieser bekannten Bestandteile und Schaltungen zum größten Teil in den Zeichnungen durch leicht verständliche Blockdarstellungen und schematische Diagramme wiedergegeben, die nur die erfindungswesentlichen Einzelheiten zeigen, um die Darstellung zu vereinfachen. Außerdem wurden verschiedene Teile eines elektronischen Datenverarbeitungssystems auf geeignete Weise zusammengefaßt und vereinfacht, um diejenigen Teile zu betonen, die für die vorliegende Erfindung die bedeutsamsten sind. Somit zeigen die Blockdiagramm-Darstellungen in den Figuren nicht die topologische Anordnung des als Beispiel gewählten Systems, sondern dienen in erster Linie zu Veranschaulichung der strukturellen Hauptteile des Systems in einer zweckmäßigen funktioneilen Gruppierung, wodurch die vorliegende Erfindung leichter verständlich wird.

In F i g. 1 ist ein Blockdiagramm mit wesentlichen Teilen eines verteilten Datenübertragungsnetzwerks gezeigt, über welches mehrere Vorrichtungen 1-1 bis bis i-N miteinander verkehren können. Jede der Vorrichtungen 1-1 bis i-N \sl prozessor- oder rechnergestützt und ist mit geeigneten peripheren Ein-/Ausgabe-Einheiten (nicht dargestellt) gekoppelt, um die erforderlichen Daten und Steuersignale ein- und auszugeben, und den Betrieb des speziellen Systems unter Verwendung des verteilten Datenüberiragungsnetzwerks durchzuführen. Bei einem Einsatz der Erfindung im Zahlungsverkehr können diese Ein- und Ausgabe-Einheiten mit geeigneten Darstellungseinrichtungen, Kassenschubladen, Kreditkartenlesern, Tastaturen, Druckern usw. gekoppelt sein. Entsprechend kann es sich bei industriellem Einsatz, z. B. bei einem Druckpressen-Steuersystem, bei diesen Einheiten um voreingestellte Einfärbeeinrichtungen, Druckeinheiten, Scheibeneinheiten, entfernt angeordnete Eingabepulte, Darstellungseinrichtungen, Tastaturen »sw, handeln, die während de? Betriebs des Gesamtsystems miteinander verkehren. Natürlich ist zu bemerken, daß sich die vorliegende Erfindung nicht auf diese Einsatzgebiete beschränkt, sondern allgemein bei allen prozessorgestützten digitalen Datenübertragungssystemen anwendbar ist. In Beschreibung und Zeichnungen ist daher kein spezieller Anwendungsbereich und keine entsprechende periphere Vorrichtung dargestellt.

Jede Vorrichtung 1-1 bis i-N umfaßt (zusätzlich zu den vorstehend beschriebenen Ein-Ausgabe-Signalkopplungsteilen, die nicht dargestellt sind) einen geeigneten Prozessor oder Rechner 2-1 mit dem erforderlichen Speicher und eine Vielfachleitungs/Prozessor-Schnittstelle 3-1 (im folgenden als Vielfachleitungsadapter bezeichnet). Jeder Prozessor 2-1 führt geeignete Informationssignale unter Einschluß von Adressen-, Da-

ten- und Steuersignalen dem zugehörigen Vielfachleitungsadapter 3-/zu, um ein Übersetzen und Übertragen bzw. Empfangen einer Nachricht oder eines Datenpakets zu bzw. von einer anderen längs der Vielfachleitung 3 verteilten Vorrichtung durchzuführen. Wie anhand von F i g. 2 im einzelnen beschrieben, kann die Vielfachleitung 3 drei aus verdrillten Drähten bestehende Leitungspaare 120,121,122 umfassen, die dazu dienen, Daten, Taktsignale und Zustandssignale zwischen den Vorrichtungen 1-1 bis i-N längs des Netzwerks zu übertragen. Die Daten selbst werden vorzugsweise übersetzt und seriell übertragen, und zwar gemäß einem SDLC-Protokoll (synchrone Datenstreckenverbindung) über den Datenteil 120 der Vielfachleitung 3. Werden Nachrichten von einer Vorrichtung 1-1 empfangen, werden sie durch den Vielfachleitungsadapter 3-/ der Vorrichtung zerlegt und dem zugehörigen Prozessor 2-1 unter dessen Steuerung zugeführt.

Bislang wurden die Hauptkomponenten und die Arbeitsweise eines verteilten Datenübertragungsnetzwerks beschrieben, das zum größten Teil auf bekannte Weise ausgebildet ist. Die vorliegende Erfindung gibt eine Anordnung und ein Verfahren für ein derartiges Datenübertragungsnetzwerk an, wonach es nur einer Vorrichtung möglich ist, die Steuerung der Vielfachleitung zu übernehmen, um eine zu einer Überschneidung führende gleichzeitige Übertragung von Nachrichten zu vermeiden. Weiterhin ermöglicht die Erfindung einen schnellen Zugriff zu der Vielfachleitung unter vorher festgelegten Übertragungswiederholungskriterien in Abhängigkeit von einer unvorhergesehenen zufälligen Kollision in der Vielfachleitung. Dieser Gedanke wird durch einen neuartigen Halbduplex-Vielfachleitungs-Adapter und der zugehörigen Vielfachleitungs-Hardware realisiert, welche zu einer erheblichen Vereinfachung bekannter vollständiger Duplex-Lösungen führen. Eine eingehende Darstellung eines Vielfachleitungs-Adapters bzw. einer Vielfachleitungs/Prozessor-Schnittstelle 3-;'zeigt Fig.2.

Danach weist jeder Vielfachleitungsadapter 3-/ eine Prozessor-Ein/Ausgabe-Schnittstelle 2!, einen logischen Sender/Empfängcr-Tcil, einen Lese/Schreib-Steuer- und Taktgenerator 23, eine Vielfachleitungs-Schnittstelle 24 sowie eine Vielfachleitungs-Setz- und Prüflogik 25 auf.

Wie in F i g. 2 gezeigt, enthält jeder Vielfachleitungsadapter eine Prozessor-Ein/Ausgabe-Schnittstelle 21, mittels welcher Rechner-Vielfachleitungs-Adaptersignale gegeneinander ausgetauscht werden. Zu diesen Signalen gehören die Daten selbst, die über die Vielfachleitung seriell übermittelt werden, sowie die erforderlichen Steuer-, Takt- und Adressensienale. Der Prozessor selbst kaon aus einer geeigneten handelsüblichen Zentraleinheit und dem zugehörigen Speicher bestehen (z. B. einem JNTEL-Prozessor 80/20).

Die Zugänge der Schnittstelleneinheit 21, über die der Prozessor, z. B. der oben erwähnte INTEL-Prozessor 80/20, mit dem Vielfachleitungsadapter gekoppelt ist, sind gemäß Fig. 2 mit Pl, P2, P3 und P 4 bezeichnet. Der Zugang P1 ist ein Zweirichtungs-Datenzugang für acht Datenleitungen 32 zum Zu- und Abführen von Datenbits DO bis D7 gegenüber der SDLC-Einheit 31. Die Zugänge P 2 und P 3 dienen zum Zuführen von Signalen zum Steuern von Datenübertragungen und der Sender/ Empfänger-Logik. Der Zugang P3 wird daneben zusammen mit dem Zugang P4 verwendet, um Vielfachleitungs-Belegungs-Bestätigungs- und Prüfvorgänge durchzuführen. Die Wirkung der einzelnen Bits dieser Zugänge wird im folgenden im einzelnen in Verbindung mit der Beschreibung der Logik und der Wirkungsweise des Systems erläutert.
Zur Steuerung der Übersetzung und Übertragung, des Empfangs und der Zerlegung der seriellen SDLC-Protokoll-Datennachrichten über die Vielfachleitung umfaßt der Vielfachleitungsadapter ferner den logischen Sender/Empfänger-Teil 22, der grundsätzlich aus einer SDLC-Einhe.ät 31 und zusätzlichen logischen

ίο Komponenten mit exklusiv-ODER-Gattern 91, 92 und

93 und einer Kippschaltung 94 besteht. Bei der Einheit 31 kann es sich um einen handelsüblichen Sender/Empfänger-Chip handeln, der parallele Daten DO bis D7 als Eingangssignale aus den Leitungen 32 in ein serielles Format umwandelt und ein Datenpaket übersetzt, das gemäß dem SDLC-Protokoll übertragen werden soll. Zu diesem Zweck kann ein programmierbares INTEL-8273-Protokollsteuergerät (PPC) verwendet werden. Entsprechend der SDLC-Konvention besteht jede Nachricht aus vor- und nachgeschalteten 8-Bit-Kennzeichenbytes (Kennzeichenbyte = 01111110), zwischen denen sich seriell geformte Adressen-, Steuer-, Daten- und Rahmenprüf-Folgefelder befinden. Ein ausgehender Strom serieller Daten wird von dem seriellen Datenausgang TxD der Einheit 31 aus über die Leitung 57 einem Eingang eines exklusiv-ODER-Gatters 91 zugeführt, dessen zweitem Eingang durch die Hardware ein Signal auf niedrigerem Pegel zugeführt wird. Die fest verdrahtete Erdung des zweiten Eingangs des exklusiv-ODER-Gatters 91 führt dazu, daß das Gatter praktisch als Puffertreiber für die Vielfachleitungs-Schnittstelle 24 arbeitet. Auf ähnliche Weise ist ein Eingang jedes exklusiv-ODER-Gatters 92, 93 und 95 fest mit einer Bezugsspannungsquelle verdrahtet, so daß diese Gatter ebenfalls als Puffertreiber für die Vielfachleitungs-Schnittstelle 24 arbeiten. Das Ausgangssignal des Gatters 91 wird, wie dargestellt, einem UND-Gatter 101 der Vielfachleitungs-Schnittstelle 24 zugeführt.

Die von der SDLC-Einheit 31 ausgehende Leitung 56 führt ein Sendeanforderungssignal RTS einem Eingang des exklusiv-ODER-Gatters 92 zu. dessen zweitem Eingang durch die Hardware ein Eingangssigna! auf hohem Pegel zugeführt wird, und dessen Ausgang so geschaltet ist, daß es jeden der Treiber 105 und 107 der Vielfachleitungs-Schnittstelle 24 freigeben kann. Die Leitung 55 führt einen empfangenen seriellen Datenstrom aus dem Treiber 106 der Vielfachleitungs-Schnittstelle 24 dem Datenempfangseingang RxD der SDLC-Einheit 31 zu. Die betreffenden Sendertaktsignale TxC und Empfängertaktsignale RxC werden der SDLC-Einheit 31 über die Leitungen 54 und 53 zugeführt. Die Leitung 54 ist an den D-Eingang und den Q-Ausgang der Kippschaltung

94 angeschlossen, dessen Eingang C über die Hardware ein Signal auf hohem Pegel zugeführt wird. Das Takteingangssignal der Kippschaltung 94 wird über die Leitung 77 einem Teiler 68 der Lese/Schreib-Steuer- und Taktgeneratoreinheit 23 zugeführt Das Q-Ausgangssignal der Kippschaltung 94 wird einem Eingang eines exklusiv-ODER-Gatters 93 zugeführt, dessen zweitem Eingang durch die Hardware ein Signal auf hohem Pegel zugeführt wird. Der Ausgang des Gatters 93 ist an einen Eingang des UND-Gatters 102 der Vielfachleitungs-Schnittstelle 24 angeschlossen.
Die Leitungen 35 und 36 führen Adressensignale über den Steuereingang P 2 der Schnittstelleneinheit 21 von dem Prozessor aus zu, um bei der SDLC-Einheit ein bestimmtes Datenregister zu wählen. Die Leitungen 41 und 42 übertragen Sendebestätigungssignale TxDACK

und Empfangsbestätigungssignale RxDACK von dem Prozessor zu der SDLC-Einheit 31. Entsprechend übertragen die Leitungen 43 und 44 Sendedienstanforderungen TxINT oder Empfangsdienstanforderungen RxINT von der SDLC-Einheit 31 zu dem Prozessor. Das Signal TxDACK in der Leitung 41 wird durch den Prozessor verwendet, um die SDLC-Einheit zu informieren, daß ihr ein Datenbyte zur Übersetzung und Übertragung zugeführt worden ist. Entsprechend dient das Signal RxDACK in der Leitung 42 bei dem Prozessor dazu, die SDLC-Einheit zu informieren, daß ein übertragenes Da-.enbyte empfangen und verarbeitet worden ist, und daß Bereitschaft für ein weiteres Byte besteht. Die Leitungen 35 und 36 werden in Verbindung mit den Leitungen 41 und 42 benutzt, um Datenregister in der SDLC-Einheit 31 zu bezeichnen. Die Leitungen 33 und 34 führen Datenübertragungs-Anforderungssignale TxDRQ und Datenempfangs-Anforderungssignale RxDRQ von der SDLC-Einheit 31 aus dem Prozessor zu, der die Übertragung von Daten über den Zugang P1 in der entsprechenden Arbeitsweise (Senden oder Empfangen) anfordert.

Die Leitung 45 führt Systemeinschaltsignale über eine Schmitt-Triggerschaltung 46 zu, um den SDLC-Chip zurückzusetzen, z. B. beim Einschalten. Die Leitung 47 führt dem Takteingang CLK ein Taktsignal (z. B. 1,84 MHz) zu, um die Arbeitsgeschwindigkeit der Einheit 31 zu regeln. Die tatsächliche Übertragung von Daten zwischen dem Prozessor und der SDLC-Einheit 31 wird durch Lese- und Schreibsignale in den Leitungen 52 und 51 gesteuert, die Verbindungen zwischen den Q-Ausgängen der LESE- und SCHREIB-Kippschaltungen 62 und 65 und den Eingängen RT3 und WR der Einheit 31 herstellen. Die übrigen Eingänge, d. h. der Chipwähleingang (CS), der Sendeeingang (CTS) und der Trägernachweiseingang (ÜD) der SDLC-Einheit 31 sind über die Hardware geerdet, damit eine Nachrichtenübertragung stattfinden kann, wenn die SDLC-Einheit 31 bereit ist, und damit diese Einheit sowohl Lese- als auch Schreiübertragungsoperationen durchführen kann.

Der Lese/Schreib-Steuer- und Taktgenerator 23 besteht im wesentlichen aus einem Teiler und einer zugehörigen Kombinationslogik zum Erzeugen der erforderlichen Zeitgebersignale für die Steuerung des Betriebes des Vielfachleitungsadapters. Ein System-Taktsignal, z. B. von 9,216 MHz, wird dem Takteingang des Teilers 67 zugeführt, um ein Taktsignal von 1,84 MHz für die Steuerung der SDLC-Einheit 31 zu erzeugen. Dieses geteilte Signal wird seinerseits durch den Teiler 68 auf eine niedrigere Frequenz gebracht, um ein Signal von 920 kHz in der Leitung 79, ein Signal von 460 kHz in der Leitung 78 und ein Signal von 115 kHz in der Leitung 77 erscheinen zu lassen. Das Signal mit einer Frequenz von 460 kHz steuert die Kippschaltungen 61 und 62, während das Signal mit der Frequenz von 920 kHz die Kippschaltungen 65, 66 und 97 steuert. Der D-Eingang der Kippschaltung 61 ist über die Leitung 72 mit dem Steuerzugang P3 der Schnittstelleneinheit 21 verbunden und empfängt ein Signal OBF, das meldet, ob der Ausgangspufferspeicher des Prozessors gefüllt ist oder nicht Der Q-Ausgang der Kippschaltung 61 ist mit einem Eingang des ODER-Gatters 63 und über die Leitung 71 mit dem Steuerzugang P3 der Schnittstelleneinheit 21 verbunden. Die Leitung 71 führt ein Signal ACK, um die Verriegelung des Signals OBF in der Kippschaltung 61 zu bestätigen. Der Ausgang des ODER-Gatters 63 ist an den D-Eingang der SCHREIB-Kippschaltung 65 angeschlossen, deren Q-Ausgang mit einem zweiten Eingang des ODER-Gatters 63 verbunden ist.

Das ODER-Gatter 69 hat einen ersten und einen zweiten Eingang, die so geschaltet sind, daß sie Ausgabesteuersignale READ und Eingabepuffer-Füllungssteuersignale IBF über die Leitungen 74 und 75 von den Steuerzugängen P2 und P3 der Ein/Ausgabe-Schnittstelleneinheit 21 des Prozessors empfangen. Der Ausgang des ODER-Gatters 69 ist an den D-Eingang der

ίο Kippschaltung 62 angeschlossen, deren Q-Ausgang mit der Leitung 52 und einem Eingang des ODER-Gatters 64 verbunden ist. Der Ausgang des ODER-Gatters 64 ist an den D-Eingang der LESE-Kippschaltung 66 angeschlossen, deren Q-Ausgang mit der Leitung 73 verbunden ist, um dem Prozessor ein Leseabtastsignal STB zuzuführen, so daß durch eine Abtastung Daten einem Datenregister in der SDLC-Einheit 3i entnommen und in den Eingabepuffer des Prozessors überführt werden können. Der Q-Ausgang der LESE-Kippschaltung 66 ist an einen zweiten Eingang des ODER-Gatters 64 angeschlossen.

Zum Vielfachleitungsadapter gehört ferner eine Vielfachleitungs-Schnittstelleneinheit 24, die sich aus drei Sätzen von Zweirichtungs-Treiberpaaren 105-106, 107-108 und 109-110 zusammensetzt. Die Eingangssignale für die Übertragungs-Ausgabe-Treiber 105, 107 und 109 werden über UND-Gatter 101, 102 und 103 entnommen. Die Größe der Ausgangssignale der Treiber 105,107 und 109 wird durch Widerstände 123 bis 128 verringert, um die richtige Signalpegelkopplung zu erreichen und Reflexionen längs der Vielfachleitung zu verringern. Die Ausgangssignale der Treiber 105, 107 und 109 sowie die Eingangssignale der Treiber 106,108 und 110 werden über Verbindungselemente 131 bis 136 der Vielfachleitung 120 für serielle Daten, der Taktsignalleitung 121 und der Belegungszustandsvielfachleitung 122 zugeführt, aus denen sich die Vielfachleitung des Systems zusammensetzt. Jede der einzelnen Vielfachleitungen 120 bis 122 der Systemvielfachleitung 3 kann ein geeignetes Paar verdrillter Drähte umfassen, wie es in Fig.2 schematisch dargestellt ist, wobei ein zugehöriges Widerstandsabschlußelement 120 T, 121Γ bzw. 122Tan die Verbindungselemente 131 bis 136 angeschlossen ist, um eine Widerstandsabgleichung zu bewirken. Die Widerstände 140 und 142 sind zwischen einer Vorspannungsquelle und einer det Leitungen angeschlossen, die zu den betreffenden Abschlußelementen 1207" und 122Γ führen, um die Vielfachleitung für serielle Daten 120 und die Belegungszustandsvielfachleitung 122 auf einen binären Wert vorzuspannen, der dem nicht belegten Zustand der Vielfachleitung entspricht. Diese Vorspannung verhindert ein Schwimmen des Potentials der Vieitachieitung, so daß dann, wenn die Vielfachleitung frei ist, eine anfordernde Vorrichtung nicht eine falsche Belegungsmeldung erhält.

Bei der vorstehend beschriebenen und in F i g. 2 dargestellten Vielfachleitungs-Schnittstelleneinheit 24 und der eigentlichen Vielfachleitung 3 wird der serielle SDLC-Datenstrom über die Vielfachleitung 120 für serielle Daten übertragen, während die Sender- und Empfänger-Taktsignale über die Taktsignal-Vielfachleitung 121 zugeführt werden. Die Belegungszustandsvielfachieitung 122 wird in Verbindung mit der unten zu beschreibenden Vielfachleitungs-Setz- und -Prüflogik verwendet, um einen ausschließlichen Zugang zu der Vielfachleitung festzulegen und hierdurch Kollisionen in der Vielfachleitung zu verhindern.

Um die Vielfachleitungs-Kennzeichensetz- und BeIe-

gungspriifverfahren gemäß der vorliegenden Erfindung zu realisieren, enthält der Vielfachleitungsadapter eine logische VielfachleitL .-,gs-Setz- und -Prüflogikeinheit 25. Diese Einheit weist ein exklusiv-ODER-Gatter 95 auf, dessen einer Eingang über eine feste Verdrahtung ein Signal auf hohem Pegel erhält, und dessen anderer Eingang über die Leitung 82 an den Steuerzugang P 2 der Schnittstelleneinheit 21 angeschlossen ist. Die Leitung 82 dient zum Zuführen eines Belegungsbestätigungssignals (BUSY ASSERT) von dem Prozessor aus derart, daß ein Vielfachleitungs-Belegungskennzeichen, d. h. ein Flag, immer dann gesetzt wird, wenn der Prozessor die Absicht hat, zu senden. Der Ausgang des exklusiv-ODER-Gatters 95 ist an den D-Eingang der Belegungs-Bestätigungs-Kippschaltung 97 angeschlossen, deren Takteingang CK über die Leitung 82 an den Teiler 68 angeschlossen ist. Der Q-Ausgang der Belegungs-Bestätigungs-Kippschaltung 97 ist mit dem Treiber 109 zum Freigeben des Belegungskennzeichens verbunden, während der Q-Ausgang der Belegungs-Bestätigungs-Kippschaltung 97 an ein UND-Gatter 103 angeschlossen ist. Der Ausgang des exklusiv-ODER-Gatters 95 ist ferner mit dem Takteingang der Zustands-Kippschaltung 96 verbunden. Der D-Eingang der Zustands-Kippschaltung % ist an den Ausgang des Belegungszustandsvielfachleitungs-Überwachungstreibers 110 angeschlossen, während dem C-Eingang über eine feste Verdrahtung ein Signal auf hohem Pegel zugeführt wird. Der Q-Ausgang der Zustands-Kippschaltung 96 ist durch die Leitung 83 mit dem Steuerzugang P4 der Ein/Ausgabe-Schnittstelleneinheit 21 des Prozessors verbunden. Der Ausgang des Belegungszustandsvielfachleitungs-Überwachungstreibers 110, über den angezeigt wird, ob eine andere Vorrichtung des Systems die Vielfachleitung belegt hat, ic; ferner durch die Leitung 83 mit dem Steuerzugang PA der Ein/Ausgabe-Schnittstelleneinheit 21 des Prozessors verbunden, um diesem ein Belegungszustands/Unterbrechungssignal zuzuführen, so daß sich der Prozessor immer dann zum Empfang einer Nachricht vorbereiten kann, wenn die Vielfachleitung durch eine andere Vorrichtung belegt ist. Es sei daran erinnert, daß es sich bei dem vorliegenden System um ein HaIbduplexsystem handelt, wodurch die Verwendung teurer und komplizierter Hardware verringert wird, wobei sich das System normalerweise im Empfangszustand befindet, wenn es nicht sendet, so daß es keine für eine Vorrichtung bestimmte Nachricht ausläßt. Der logische Pegel in der Leitung 83 zeigt an, ob ein Belegungskennzeichen durch eine andere Vorrichtung des Systems in dem Zeitpunkt gesetzt ist, in dem die betrachtete Vo.richtung zu senden wünscht. Soll ein Vielfachleitungsadapter ausschließlich auf den Empfangsbetrieb eingestellt werden, kann man die Belegungszustandsleitung 83 auf geeignete Weise mit einem logischen Vielfachleitungs-Belegungspegel verknüpfen.

Nachdem die Schaltungselemente und die Verbindungen, aus denen sich der Vielfachleitungsadapter nach Fig. 2 zusammensetzt, beschrieben worden sind, wird jetzt die Arbeitsweise des Vielfachleitungsadapters und des Gesamtsystems erläutert.

Übertragungsbetrieb

Wie oben erläutert und aus F i g. 2 ersichtlich, wird die Übertragung von Nachrichten bewirkt durch die Scnder/Empfänger-Logikeinheit 22, welche die SDLC-Einheit 31 enthält, wobei die zugehörigen Daten- und Steuereingangssignale der Zentraleinheit über die Schnittstelleneinheil 21 entnommen werden. Soll eine Nachricht übertragen werden, werden verschiedene Felder durch die SDLC-Einheit 31 übersetzt, wobei FoI-gen von 8-Bit-Datenbytes von dem Datenzugang Pi des Prozessors aus über parallele Leitungen 32 zugeführt werden. Während der Übertragung werden Daten aus dem Ausgabepuffer der Zentraleinheit in einen zugehörigen Puffer bzw. ein Register der SDLC-Einheit 31 eingelesen. Für jedes neue Byte wird ein Datensendungs-Anforderungssignal TxDRQ dem Prozessor von der SDLC-Einheit 31 aus über die Leitung 33 zugeführt Ein Schreibzyklus wird eingeleitet, sobald Daten in den Ausgabepuffer des Prozessors überführt werden, um an den Datenzugang Pl der Schnittstelleneinheit 21 abgegeben zu werden. Die erforderlichen Registeradressen- und Übertragungsbestätigungs-Steuersignale werden über die Leitungen 35, 36 und 41 der SDLC-Einheit 31 zugeführt, um die SDLC-Einheit 31 für den Empfang von Daten aus dem Prozessor vorzubereiten.

Gemäß F i g. 3, die den zeitlichen Ablauf der Schreiboperation des Lese/Schreib-Steuer- und Taktsignalgenerators 23 zeigt, veranlaßt der Prozessorzum Einleiten eines Schreibv -»rgangs, daß der Pegel OBF in der Leitung 72 herabgesetzt wird. Beim nächsten Übergang (von unten nach oben) des Taktsignals von 460 kHz erniedrigt sich ein Signal am Q-Ausgang der Kippschaltung 61, welches dem D-Eingang folgt, so daß der ACK-Pegel in der Leitung 71 zu diesem Zeitpunkt einen niedrigen Wert annimmt. In Abhängigkeit von diesem Signal ACK gibt der Prozessor ein Datenbyte über den Datenzugang PI an die Leitungen 32 ab, so daß die Dater bereit sind, abgetastet oder in das betreffende Register des SDLC-Chips eingegeben zu werden, wie es durch die Bits AO und Al dargestellt ist. Die Bestätigung diesel Übertragung wird über die Leitung 41 gemeldet.

Innerhalb des Prozessors v.ird der OBF-Pegel durch das Signal ACK zurückgesetzt. Beim nächsten positiver Übergang des Taktsignals von 920 kHz wird der Q-Ausgang der Schreib-Kippschaltung 65 erniedrigt, so daO ein Signal auf niedrigem Pegel WR dem Schreibeingang (WR) der SDLC-Einheit 31 zugeführt wird. Diese; Schreibsignal bewirkt, daß die Daten aus den Leitunger 32 abgetastet und dem adressierten Register der SDLG Einheit 31 zugeführt werden. Der nächste positive Übergang des Taktsignals von 920 kHz schaltet die Schreib-Kippschaltung 65 in ihren entgegengesetzter Zustand um, wodurch der Impuls WR beendet wird Beim nächsten positiven Übergang des Taktsignals vor 460 kHz erscheint am Q-Ausgang der Kippschaltung 61 ein Signal auf hohem Pegel, wodurch der Schreibzyklui beendet wird. Dieser Schreibvorgang wird wiederhol' durchgeführt, während die Daten dem Prozessor durch die Abtastung entnommen, durch den SDLC-Chip über· setzt und über die Leitung 57 serialisiert werden, während die Nachricht übersetzt und übertragen wird.

Wie oben erläutert, wird die serielle Datenübertra gung einer SDLC-Nachricht durch ein Signal in der Leitung 56 gesteuert, das über das Gatter 92 den Treibei

bo 105 freigibt, so daß der Vielfachleitung eine Nachrich zugeführt werden kann. Wird eine Nachricht über die Vielfachleitung ausgesendet, wird der SDLC-Rahmer von der Leitung 57 aus über das Gatter 91 und der Treiber 105 der seriellen Datenleitung 120 der Vielfach

b5 leitung 3 zugeführt. Vor der Übertragung werden je doch die BeIe; ings-Kennzeichen-Setz- und -Zustands prüfvorgänge durchgeführt.

Setzen des Vielfachleitungs-Kennzeichens
und Zustandsprüfung

Ein Flußdiagramm der Folge von Operationen, die bei einer Übertragung durchgeführt werden, von der Belegungsbestätigung und der Prüfung bis zum Empfang einer Bestätigungsnachricht, ist in Fig.6 dargestellt. Auf diese wird im Verlauf der nachstehenden Beschreibung Bezug genommen.

Vor der Übertragung einer Nachricht und in Befolgung des erfindungsgemäßen Kollisionsvermeidungsverfahrens bestätigt der Prozessor einen Belegungszustand der Belegungszustandsvielfachleitung dadurch, daß der Pegel in der Belegungsbestätigungsleitung 82 auf einen niedrigen Wert gesetzt wird, wie es in dem Zeitablaufplan von F i g. 4 dargestellt ist. Dies veranlaßt das Ausgangssignal des exklusiv-ODER-Gatters 95, einen hohen Wert anzunehmen. Beim nächsten Übergang des Taktsignals von 920 kHz auf der von dem Teiler 68 kommenden Leitung 81 wird die Belegungs-Bestätigungs-Kippschaltung 97 umgeschaltet, damit der BeIegungszustandsvielfachleitung 122 ein der Belegung entsprechender Pegel zugeführt wird. Der Übergang am Ausgang des exklusiv-ODER-Gatters 95 hat außerdem die Zustands-Kippschaltung 96 so getriggert, daß durch ihren Q-Ausgang, über die Leitung 83 ein Pegel geliefert wird, der das Ausgangssignal des Monitortreibers 110 der Belegungszustandsvielfachleitung anzeigt, und damit den Zustand der Vielfachleitung unmittelbar vor dem Zeitpunkt, in dem das Taktsignal von 920 kHz der Belegungszustandsvielfachleitung ein Belegungskennzeichen zuführi. Die Verzögerung zwischen der sofortigen Triggerung der Zustands-Kippschaltung 96, mittels welcher die Belegungszustandsvielfachleitung 122 abgelesen wird, und der Verriegelung der Belegungs-Bestätigungs-Kippschaltung 97 durch den Übergang des Signals von 920 kHz verhindert, daß die Zustands-Kippschaltung % das durch ihren eigenen Prozessor gesetzte Belegungskennzeichen liest, in jedem Zeitpunkt wird der tatsächliche Belegungs- oder Nichtbelegungszustand der Belegungszustandsvielfachleitung 122 durch den Prozessor über die Belegungszustands-Unterbrechungsleitung 84 überwacht. Der Prozessor überwacht diese Leitung, so daß er darüber informiert wird, ob andere Vorrichtungen Nachrichten senden, und daß keine Meldung verloren geht, die durch eine andere Vorrichtung an ihn adressiert wird. Dieses Merkmal ist wichtig, denn das System ist ein Halbduplex-System, bei dem Übertragung und Empfang von Nachrichten durch die gleiche Vorrichtung nicht gleichzeitig erfolgt.

Nimmt man an, daß die Vielfachleitung nicht durch irgendeine andere Vorrichtung belegt worden ist, wird das Q-Ausgangssignal der Zustands-Kippschaltung 96 angezeigt haben, daß die Vielfachleitung frei ist, so daß die Übertragung von der SDLC-Einheit 31 des Vielfachleitungsadapters aus erfolgen kann. Danach beginnen die oben beschriebenen Schreib- und Übertragungszyklen über die SDLC-Einheit 31, und ein Datenpaket (ein SDLC-Rahmen) wird abgetastet und der seriellen Datenvielfachleitung 120 zugeführt, während das Sendertaktsignal über die Taktleitung 121 zugeführt wird.

Nachdei die Nachricht in die Vielfachleitung überführt worden ist, entfernt die sendende Vorrichtung ihr Belegungskennzeichen aus der Belegungszustandsvielfachleitung 122 und wartet, um eine Bestätigungsnachricht oder ein Datenpaket von der Vorrichtung zu empfangen, an welche die Nachricht adressiert war. Zu diesem Zweck ändert nach dem Ablauf eines kurzen Vielfachleitungs-Fortpflanzungszeitintervalls nach der Übertragung des Endkennzeichenbytes der Prozessor den Pegel in der Belegungs-Bestätigungsleitung 81 von einem niedrigen auf einen hohen Wen, so daß das Ausgangssignal des exklusiv-ODER-Gatters 95 von einem hohen Wert auf einen niedrigen Wert übergeht. Beim nächsten 920-kHz-Taktimpuls in der Leitung 79 wird der Zustand der Belegungs-Bestätigungs-Kippschaltung 97 geändert, und das durch den Treiber 109 der

ίο Belegungszustandsvielfachleitung zugeführte Belegungskennzeichen wird entfernt. Die das Datenpaket empfangende Vorrichtung kann jetzt zu der ursprünglich sendenden Vorrichtung eine Bestätigungsnachricht zurücksenden. Bevor das Bestätigungsverfahren beschrieben wird, wird die Arbeitsweise des Vielfachleitungsadapters beim Empfangsbetrieb erläutert.

Empfangsbetrieb

Wie oben beschrieben, handelt es sich bei dem Vielfachleitungsadapter um eine Halbduplexanordnung. Wird nicht übertragen, überwacht daher jede Vorrichtung die Belegungszustandsvielfachleitung 122 bezüglich eines durch eir.· andere Vorrichtung gesetzten Belegungskennzeichens. Diese Wirkungsweise wird durch die Benutzung der Belegungszustands-Unterbrechungsleitung 83 erreicht. Wenn der Prozessor einer Vorrichtung auf der Leitung 83 ein Belegungskennzeichen feststellt, bereitet er sich sofort vor, um Daten zu lesen, die in einer Nachricht enthalten sind, welche an ihn adressiert sein kann. Wenn bei dieser Betriebsweise die Nachricht über die serielle Datenvielfachleitung 120 übertragen wird, wird sie über den Treiber 106 und die Leitung 55 dem Datenempfangseingang RxD der SDLC-Einheit 31 des empfangenden Vielfachleitungsadapters zugeführt. Synchron hiermit wird das übertragene Taktsignal über den Treiber 108 und die Leitung 53 dem Empfängertakteingang RxC der SDLC-Einheit 31 zugeführt. Erkennt die SDLC-Einheit 31 ihre Adresse in dem SDLC-Adressenbyte, führt sie ein Empfangsunterbrechungssignal RxINT über die Leitung 44 und ein Empfangsdaten-Leseanforderungssignal RxDRQ über die Leitung 34 dem Prozessor zu, so daß die eintreffenden Daten über den Datenzugang PX über die parallelen Datenleitungen 32 ausgegeben und im Eingabepuffer des Prozessors festgehalten werden können.

In Abhängigkeit von einem Datenempfangs-Anforderungssignal RxDRQ bewirkt der Prozessor, daß jedes der nacheinander empfangenen Datenbytes, das in die

so Leitungen 32 eingegeben wird, über den Ein/Ausgabelnterface-Datenzugang PI des Prozessors eingegeben und im Wege der Abtastung dem Eingangspuffer des Prozessors zugeführt wird. Diese Operation wird durch ein Lesesignal READ eingeleitet, das in der Leitung 74 vom Steuerzugang P2 zu dem ODER-Gatter 69 erscheint. Außerdem bringt der Prozessor jedesmal beim Ablesen des Datenzugangs Fl einen niedrigen Pegel in der Leitung IBF (Eingabepuffer gefüllt) zur Wirkung, um den peripheren Geräten anzuzeigen, daß die Daten durch den Prozessor gelesen worden sind. Da ein niedriger Pegel in der IBF-Leitung 75 einen weiteren Lesezyklus beginnen würde, wird die Lesesteuerleitung verwendet, um den Lesezyklus festzuhalten. Gemäß F i g. 4 geht beim nächsten positiven Übergang des 460-kHz-

b5 Signals das Q-Ausgangssignal der Kippschaltung 62 auf einen niedrigen Wert zurück, so daß in der RD-Leitung 52 ein Signal auf niedrigem Pegel erscheint und die Daten aus dem zugehörigen Datenregister in der SDLC-

Einheit 31 den Leitungen 32 zugeführt und über den Datenzugang Pi dem Eingabepuffer des Prozessors eingegeben werden.

Das Signal auf niedrigem Pegel am Q-Ausgang der Kippschaltung 62 wird über das ODER-Gatter 64 weitergeleitet, so daß das Q-Ausgangssignal der Lese-Kippschaltung 66 beim nächsten Anstieg des Taktsignals von 920 kHz einen niedrigen Wert annimmt, wie es in F i g. 4 gezeigt ist Dieses Ausgangssignal wird verwendet, um die Daten in den Leitungen 32 an dem Schnittstellen-Datenzugang P1 abzutasten und sie dem Prozessor über die STB-Leitung 73 zuzuführen. Während das Datenbyte jetzt in dem Eingabepuffer verriegelt ist, erscheint in der IBF-Leitung 75 ein Signal auf hohem Pegel. Über die Leitung 42 wird ein Bestätigungssignal RxDACK für die empfangenen Daten von dem Zugang P 2 aus zugeführt, se daß die SDLC-Einheit darüber informiert wird, daß das abgetastete Datenbyte von dem Prozessor aufgenommen worden ist. Nachdem die Daten im Eingangspuffer des Prozessors gelöscht worden sind, erscheint in den IBF- und READ-Leitungen wieder ein Signal auf niedrigem Pegel, so daß ein neuer Lesezyklus beginnen kann.

Bestätigungsnachricht

Ein Flußdiagramm der Operationen, die bei einem Empfangs- und Bestätigungsvorgang durchgeführt werden, ist in F i g. 7 dargestellt, auf die in der folgenden Beschreibung Bezug genommen wird.

Nachdem die gesamte Nachricht durch die SDLC-Einheit 31 empfangen und ausgegeben worden ist, belegt die empfangende Vorrichtung die Vielfachleitung und überträgt eine Bestätigungsnachricht zurück zu der ursprünglich sendenden Vorrichtung. Zu diesem Zweck führt der Empfänger eine Vielfachleitungs-Belegungsfeststellung und eine Zustandsprüfung durch, worauf die Übertragung eines Datenpakets entsprechend dem oben beschriebenen Verfahren folgt. Im Vergleich zur Länge des ursprünglich übertragenen Datenpakets kann jedoch die Länge eines Bestätigungsdatenpakets sehr gering sein, wobei ein vorgeschriebener Code als Kennzeichnung der Bestätigung verwendet wird. Selbstverständlich wird eine Bestätigungsnachricht ausschließlich zu diesem Zweck verwendet, und sie löst keinerlei Reaktion des ursprünglichen Senders aus, d. h. es findet keine Bestätigung einer Bestätigung statt. Wenn von dem ursprünglichen Sender ein Bestätigungsdatenpaket empfangen wird, erkennt dieser, daß seine Nachricht durchgelaufen ist, und kann dann dazu übergehen, weitere Datenpakete zu senden, wobei für jede Übertragung das vorstehend beschriebene Verfahren angewendet wird. Wird eine Bestätigungsnachricht nicht innerhalb eines vorgeschriebenen, durch den Prozessor bestimmten Zeitintervalls empfangen, nimmt die Vorrichtung, von der die Nachricht ausgeht, an, daß eine Kollision stattgefunden hat, und geht dazu über, die Nachricht erneut zu übertragen, wobei wiederum das oben beschriebene Verfahren zur Feststellung der Belegung, zur Prüfung und zur Übertragung angewendet wird.

Kollision bei der Vielfachleitung

Wenn, wie oben kurz beschrieben, eine Vorrichtung zu übertragen wünscht, bewirkt ihr Prozessor augenblicklich eine Änderung des Pegels in der Belegungsbestätigungsleitung 82. so daß sie beim nächsten Impuls von 920 kHz die Belegungsbestätigungs-Kippschaltung 97 veranlaßt, daß der Belegungszustandsvielfachleitung 122 ein Belegungskennzeichen zugeführt wird. Im gleichen Zeitpunkt, in dem in der Belegungsbestätigungsleitung 82 ein Signal auf niedrigem Pegel erscheint, üest die Zustands-Kippschaltung 96 den gegenwärtigen Zustand der Belegungszustandsvielfachleitung 122 ab (bevor die Belegungsbestätigungs-Kippschaltung 97 das Erscheinen eines Belegungskennzeichens veranlaßt).

ίο Obwohl die Wahrscheinlichkeit gleichzeitiger Anforderungen für den Betrieb und die Belegung der Vielfachleitung außerordentlich gering ist, kann es vorkommen, daß mehrere Vorrichtungen gleichzeitig eine Belegungsfeststellung und eine Prüfung durchführen. Wegen der Arbeitszeit der Schaltung und wegen längs der Vielfachleitung auftretender Fortpflanzungsverzögerungen kann eine Vorrichtung damit begonnen haben, ihre eigene Belegungsfeststellung und ihre eigene Zustandsprüfung durchzuführen, und festgestellt haben, daß die Vielfachleitung frei ist, ohne daß eine Kenntnis darüber besteht, daß die gleiche Aktion im gleichen Zeitpunkt auch von einer anderen Vorrichtung durchgeführt wird. Wenn beide Vorrichtungen feststellen, daß die Vielfachleiturg frei ist, werden sie dazu übergehen, eine Nachrieht zu übertragen, die in der oben beschriebenen Weise entsprechend dem SDLC-Protokoll formuliert ist. Sobald sich jedoch die beiden Datenpakete von verschiedenen übertragenden Vorrichtungen in der Vielfachleitung befinden, findet eine Kollision statt, so daß sich die Datenpakete gegenseitig stören. Die anderen längs des Netzwerks verteilten Vorrichtungen sind davon in Kenntnis gesetzt worden, daß die Vielfachleitung belegt worden ist, und daß eine Nachricht für irgendeine Stelle übertragen wird. Die kollidierenden Nachrichten führen

jedoch zu einer verstümmelten Übertragung, so daß keine Vorrichtung ein Datenpaket von einer der übertragenden Vorrichtungen erfaßt und bestätigt. Daher wird bei jeder der übertragenden Vorrichtungen nach einer vorgeschriebenen Zeitspanne, in der keine Bestätigung empfangen worden ist, der zugehörige Prozessor annehmen, daß eine Kollision stattgefunden hat, und wird die Nachricht erneut übertragen. Zu diesem Zweck wird der in jeder Vorrichtung enthaltene Prozessor nach dem Ablauf einer bestimmten Zeitspanne damit beginnen, die Belegung der Vielfachleitung erneut zu untersuchen, die Zustandsleitung zu prüfen und zu übertragen, wenn diese frei ist. Um eine erneute Kollision zwischen den Nachrichten der Teilnehmer der ursprünglichen Kollision zu verhindern, wird im Speicher jedes Prozessors eine Übertragungswiederholungszeit bzw. ein Plan gespeichert, der praktisch eine Priorität zwischen allen längs des Netzwerks verteilten Vorrichtungen festlegt. Nach diesem Prioritätsplan erhält jede längs des Netzwerks verteilte Vorrichtung eine andere

Übertragungswiederholungszeit zugeteilt. Die Zeitintervalle, die jedem Prozessor zugewiesen und darin gespeichert sind, reichen aus, um die maximale Nachrichtenlänge eines Datenpakets und den Empfang einer Bestätigungsnachricht zu ermöglichen.

Die Zeitintervalle unterscheiden sich voneinander jedoch um eine vorgegebene Differenz, die die Priorität der jeweiligen Vorrichtung definiert, so daß im Falle einer Kollision die Übertragungswiederholungszeit einer Vorrichtung mit einer niedrigeren Priorität eine ge-

b5 ringfügige Verzögerung gegenüber derjenigen einer Vorrichtung mit einer höheren Priorität erfährt, damit die Vorrichtung mit der niedrigeren Priorität die Vielfachleitung nicht belegen kann. Nachdem der Empfang

und die Bestätigung einer Nachricht unterblieben ist, stellt daher der Prozessor jeder eine Kollision verursachenden Vorrichtung einen Vielfachleitungs-Belegungszustand in der Leitung 81 entsprechend dt:m ihm zugewiesenen Prioritätsplan fest. Wegen des Vorhandenseins dieses festen Prioritätsplans bei sämtlichen Vorrichtungen des Systems erzeugt die Vorrichtung, welche die höhere Priorität hat, ein Belegungskennzeichen in einem Zeitpunkt der hinreichend früher eintritt, air die Erzeugung des Belegungskennzeichens durch die Vorrichtung mit der niedrigeren Priorität, um eine Vielfachleitungskollision zwischen diesen Vorrichtungen zu verhindern. Wenn nämlich die Zustands-Kippschaltung 96 der Vorrichtung mit der niedrigeren Priorität das Signal der Belegungszustandsvielfachleitung 122 entnimmt, wird sie erkennen, daß die Vielfachleitung bereits belegt ist (durch die Vorrichtung mit der höheren Priorität), so daß keine Übertragung von der Vorrichtung mit der niedrigeren Priorität stattfindet, bis die Vielfachleitung frei wird.

Es ist möglich (jedoch sehr unwahrscheinlich), daß während der Übertragungswiederholungs-Belegungsuntersuchung und der Vielfachleitungs-Zustandsprüfung durch die Vorrichtung mit der höheren Priorität eine andere Vorrichtung, die an der vorausgegangenen Kollision nicht beteiligt war, das Belegungskennzeichen erzeugt und eine Vielfachleitungsprüfung im gleichen Zeitpunkt wie die Vorrichtung mit der höheren Priorität durchführt, bevor diese ihre Übertragung wiederholt. Dies würde zu einer neuen Kollision zwischen der ursprünglichen Vorrichtung mit der höheren Priorität und der Vorrichtung führen, die neuerdings versucht, eine Übertragung zu bewirken. In einem solchen Fall wird die gleiche Zeitablaufsteuerung, die Prioritätszuweisung und das Übertragungswiederholungsverfahren zwischen den neuen Teilnehmern der Kollision durchgeführt. Diese Reihenfolge gewährleistet, daß jede zufällige Kollision vermieden wird, und daß jede Vorrichtung, die eine Nachricht zu übertragen wünscht, in jedem beliebigen Zeitpunkt versuchen kann, dies zu tun. Diese asynchrone Arbeitsweise bietet eine wirtschaftlich optimale Benutzung der Vielfachleitung ohne erhebliche Investitionen in kostspielige und komplizierte Datenübertragungs-Hardware: gleichzeitig bietet sie eine Sicherung gegen Kollisionen mit Hilfe eines anfänglich durchzuführenden Belegungsbestätigungs- und Prüfverfahrens, durch das Störungen innerhalb der Vielfachleitung vermieden werden.

Eine Hauptaufgabe der Erfindung besteht in der Erzielung einer optimalen Nutzung der Vielfachleitung dadurch, daß ein unmittelbarer Zugriff zu der Vielfachleitung (wenn diese frei ist) für eine Vorrichtung möglich ist, die eine Nachricht zu übertragen wünscht. Die Durchführung des erfindungsgemäßen Vidfachleitungs-Belegungs- und Prüfverfahrens mit Hilfe einer erheblich vereinfachten Hardware-Anordnung erweist sich als zweckmäßig zur Lösung dieser Aufgabe. Es ist zwar möglich, jedoch äußerst unwahrscheinlich, daß bei der Vielfachleitung eine unvorhersehbare Kollision stattfindet, jedoch wird eine zuverlässige Durchführung der gewünschten Übertragung einer Nachricht durch ein Bestätigungs- und Übertragungswiederholungsverfahren garantiert, das gegenüber den die Kollision verursachenden Teilnehmern auf Prioritäten beruht, eine Vorrichtung mit einer höheren Priorität eher die Nachrichtenübertragung durchführen kann als eine Vorrichtung mit einer niedrigeren Priorität. Mit Hilfe dieses Verfahrens wird die Vielfachleitung im wesentlichen jeweils so bereit gestellt, daß die erste eine Anforderung stellende Vorrichtung zuerst bedient wird. Eine zugewiesene Priorität kommt nur im Fall einer Kollision zur Geltung, so daS es wegen der geringen Häufigkeit ihres Auftretens möglich ist, das Ausmaß von Organisationsarbeiten durch die Vielfachleitungsadapter erheblich zu verringern.

Hierzu 3 Blatt Zeichnungen

Claims (7)

1. Patentansprüche:

   !. Anordnung für ein digitales Datenübertragungsnetzwerk, bei dem eine Anzahl von Prozessorvorrichtungen an eine Vielfachleitung indirekt angekoppelt ist, über welche Nachrichten zwischen je zwei der Vorrichtunger nach jeweiligen Anforderungen jeweils einer der betreffenden Vorrichtungen übertragen werden, zur Verhinderung gleichzeitiger Übertragung von Nachrichten durch mehrere der genannten Vorrichtungen bei Prüfung der Belegung der Vielfachleitung vor jeder Übertragung, zum Erkennen einer aufgetretenen Übertragungskollision auf der Vielfachleitung sowie zur Wieder- holung der Übertragung der betreffenden Nachrichten nach einer aufgetretenen Übertragungskollision, gekennzeichnet durcIidie Kombination mit folgenden Merkmalen:

   20

   (a) eine Belegungszustandsvielfachleitung (122) für ein Signal, das die Belegung der Vielfachleitung (3) anzeigt:

   (b) erste Mittel (23, 95, 97, 109), die an die betreffende Vorrichtung (1-1 bis i-N) angeschlossen sind und auf eine Anforderung für die Übertragung einer Nachricht hin der Belegungszustandsvielfachleitung das die Belegung der Vielfachleitung anzeigende Signal eingeben, das hierdurch jeder der an der Vielfachleitung angekoppelten Vorrichtungen zugeführt wird:

   (c) zweite Mittel (110,%), die an der Belegungszustandsvielfachleitung (122) angeschlossen sind und bei einer Betätigung der ersten Mittel (23, 95, 97, 109) derart ansprechen, daß sie die BeIegungszustandsvielfachleitung auf das Vorhandensein des die Belegung der Vielfachleitung anzeigenden Signals prüfen, das durch eine andere Vorrichtung auf die Belegungszustandsvielfachleitung aufgebracht worden sein kann; und

   (d) dritte Mittel (31, 91, 92, 105, 106), die an der Vielfachleitung (3) angeschlossen und mit den zweiten Mitteln (110,96) funktionell verbunden sind, um die betreffende Vorrichtung zu veranlassen, eine Nachricht über die Vielfachleitung zu übertragen, wenn die genannten zweiten Mittel feststellen, daß durch eine andere Vorrichtung kein Signal auf die Belegungszustandsvielfachleitung (122) aufgebracht worden ist, um jedoch andernfalls die betreffende Vorrichtung daran zu hindern, die Übertragung einer Nachricht durchzuführen, und um die Vielfachleitung bezüglich einer Rückmeldung einer Bestätigungsnachricht von derjenigen Vorrichtung zu überwachen, zu welcher die betreffende Nachricht übertragen wurde, und, wenn die Rückmeldung der Bestätigungsnachricht nicht innerhalb eines vorgegebenen Zeitintervalls erfolgt, zu bewirken, daß die Betätigung der genannten ersten, zweiten und dritten Mittel nach Ablauf einer Übertragungswiederholungszeit wiederholt wird, welche der betreffenden Vorrichtung vorgegeben ist und sich nach einem Prioritätsplan von jeder Übertragungswiederholungszeit bs unterscheidet, die einer anderen Vorrichtung in der Anordnung vorgegeben ist.
2. 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Vielfachleitung (3) eine Vielfachleitung(120) für Daten zur Übertragung von Nachrichten zwischen den Vorrichtungen (1-1 bis i-N) und eine Taktsignal-Vielfachleitung (121) zum Koppeln der Übertragungszeiten zwischen den Vorrichiungen aufweist
3. 3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Vielfachleitung (3) serielle Daten in seriellem Format überträgt
4. 4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,

   daß die ersten Mittel (23,95,97,109) umfassen:
   eine erste Einrichtung (95, 97), die auf eine an sie angelegte Anforderung für eine Übertragung anspricht und das die Belegung der Vielfachleitung (3) anzeigende Signal erzeugt, und
   eine zweite Einrichtung (23,97) zum Verzögern des Aufbringens des die Belegung der Vielfachleitung anzeigenden Signals auf die Belegungszustandsvielfachleitung (122) um eine Zeitspanne, die für die zweiten Mitte! (110,96) ausreicht, um die Belegungszustandsvielfachleitung auf das Vorhandensein eines die Belegung der Vielfachleitung anzeigenden Signals zu prüfen, das auf die Belegungszustandsvielfachleitung durch eine andere Vorrichtung aufgebracht worden ist.
5. 5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß die erste Einrichtung (95, 97) auf eine Anforderung für eine Übertragung von dem Prozessor (2-1 bis 2-N) der Vorrichtung (1-1 bis \-N) anspricht, welcher den ersten Mitteln (23, 95, 97, 109) zugeordnet ist.
6. 6. Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das Datenübertragungsnetzwerk ein verteiltes Übertragungsnetzwerk für digitale Daten ist, und daß jede der betreffenden Vorrichtungen (1-1 bis l-ZV^die Übertragung und den Empfang von Nachrichten über die Vielfachleitung (3) nach einem Halbduplex-Verfahren durchführt.
7. 7. Verfahren für ein digitales Datenübertragungsnetzwerk, bei dem eine Anzahl von Prozessorvorrichtungen an eine Vielfachleitung indirekt angeschlossen ist, über die Nachrichten zwischen je zwei der Vorrichtungen nach jeweiligen Anforderungen jeweils einer der betreffenden Vorrichtungen übertragen werden, zur Verhinderung gleichzeitiger Übertragung von Nachrichten durch mehrere der genannten Vorrichtungen bei Prüfung der Belegung der Vielfachleitung vor jeder Übertragung, zum Erkennen einer aufgetretenen Übertragungskollision auf der Vielfachleitung sowie zur Wiederholung der Übertragung der betreffenden Nachrichten nach einer aufgetretenen Übertragungskollision, dadurch gekennzeichnet, daß

   (a) bei jeder betreffenden Vorrichtung (1-1 bis i-N) ein die Belegung der Vielfachleitung (3) anzeigendes Signa! auf eine Anforderung für die Übertragung einer Nachricht hin auf eine BeIegungszustandsvielfachleitung (122) aufgebracht und damit den an die Vielfachleitung angeschlossenen Vorrichtungen zugeführt wird.

   (b) nach Maßgabe des Verfahrensschrittes (a) die Belegungszustandsvielfachleitung (122) auf das Vorhandensein eines die Belegung der Vielfachleitung (3) anzeigenden Signals geprüft wird,

   welches auf die Belegungszustandsvielfachleitung durch eine andere Vorrichtung aufgebracht worden sein kann,

   (c) die betreffende Vorrichtung veranlaßt wird, nach Maßgabe des Verfahrensschrittes (b) über die Vielfachleitung (3) eine Nachricht zu übertragen, wenn kein Signal auf die Belegungszustandsvielfachleitung (122) durch eine andere Vorrichtung aufgebracht wurde, die betreffende Vorrichtung jedoch andernfalls aaran gehindert wird, die Übertragung einer Nachricht durchzuführen,

   (d) die Vielfachleitung (3) bezüglich einer Rückmeldung einer Bestätigungsnachricht von derjenigen Vorrichtung überwacht wird, zu welcher die betreffende Nachricht übertragen wurde, und

   (e) die Verfahrensschritte (b) bis (d), wenn die Rückmeldung der Betätigungsnachricht nicht innerhalb eines vorgegebenen Zeitintervalls erfolgt, nach Ablauf einer Übertragungswiederholungszeit wiederholt werden, welche der betreffenden Vorrichtung vorgegeben ist und sich nach einem Prioritätsplan von jeder Übertragungswiederholungszeit unterscheidet, die einer anderen Vorrichtung in der Anordnung vorgegeben ist.