JPS5868346A - デ−タ伝送システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術の分野〕 本発明は、データ伝送システムに係り、各機器が並列に
接続される伝送路を有するデータ伝送システムにあって
、実効的な伝送速度を向上したデータ伝送システムに関
する。

〔発明の技術的背景〕

各機器がマルチドロップ接続されているデータ伝送にお
いては、各機器が無秩序にデータ伝送を行なうと、同一
の伝送路に同時に複数の信号が競合し、正しく伝送され
なくなることがある。このように２つ以上の送信源から
の信号が同一伝送路で干渉しあうことをコンテンション
という、このコンテンションの発生を防ぎ、各機器間で
の円滑なデータのやり取りを行なうためにはデータリン
クに一定の規則を導入し秩序を保つことが行なわれる。

この一定の規則のことをプロトコールと呼び、種々のプ
ロトコルがコンピュータ間データ伝送の分野で実用化さ
れている。ここでマルチドロップ接続とは、各機器が伝
送路に並列に接続されることをいう。

これらのグロトコールでは、データリンクの秩序を保つ
ために一つの機器にデータリンクの制御権を与える。デ
ータリンクの制御権を持つ局を親局と呼ぶ、ここで局と
は、機器のうちのデータ伝送の機能部をいう、１１局は
自分以外の局である子局に対し、自分から送信を開始し
特定の子局に対しデータを送信したりあるいは子局のデ
ータを受信したりする。

データリンクは、親局をある一つの局に固定しその他を
すべて子局とする構成と、親局を限定せずどの局でも親
局になり得る構成とに大別される。前者の構成による通
信方式を１：Ｎ通信方式（親局１に対し子局Ｎコ）、後
者の構成によるものをＮ：Ｎ通信方式と呼ぶ。

Ｎ：Ｎ通信方式のデータリンクでは、データリンクの主
導権（親局の権利）が特定の局に限定されず任意の局に
移動していく０本発明は、この１親局の権利”の移動に
関する。

〔従来の技術〕

まず従来のコンテンション方式のデータ伝送システムか
ら説明する。

第１図はコンテンション方式を使用し九データリンクを
説明する説明図である。伝送路３ＩｒｉＡ、　Ｈの２局
とマルチドロップ接続されている。ＢＵ８Ｙステータデ
ー４は伝送路の占有状ａｔ示すもので、例えば各局にオ
ープンコレタタのトランジスタ出力とＴＴＬ入力ゲート
を設けることにより、伝送路を占有する場合にトランジ
スタ出力ｆ：ＯＮとし、また伝送路が占有されているか
どうかは入力ゲートの状態がＯＮかＯＦＦかを判定でき
るものである。送信を開始する局は必ずこのＢＵ８Ｙス
テータデーｌｌをＯＮとし、他局に伝送線を占有してい
ることを示す、一方、ＢＵＳＹステータデーがＯＮの時
は他局は送信を行なわない、送信が終了した親局はＢＵ
８Ｙステータデーｔ−０ＦＦにして子局になる。第２図
は第１図のデータリンクにおいて、Ａ局Ｂ局の１親局の
権利”の占有状態およびＢＵＳＹステータデーの状態を
時系列で表わしたタイムチャートである。第２図の■＠
の部分ではＡ局、Ｂ局とも他方が伝送路を未使用の状態
で親局に成っているので問題はない、しかし、θの状態
のように伝送路が未使用なので同時にＡ局とＢ局が送信
を開始する場合がある。

この時はコンテンションが発生しデータ伝送は一時的に
ストップする。この事ａｔ収拾するために一旦すべての
局が送信を中止し改めて送信を開始する。この時は送信
開始をする局に優先順位金持比せ、再びコンテンション
を起させないようにしなければならない、第２図のＯの
部分がこの回線復帰のための時間である。第２図ではＡ
局の方の優先度を高くした場合を示す。

そして局数が増加するに従い、第２図のθに和尚する複
数局が同時に送信を開始する確率は増加し、■の回線復
帰における手続が複雑になる。

コンテンション方式はデータリンクのプロトコルが比較
的簡単でマイクロプロセッサのソフトウェアに対する負
担が少ない利点があるが、高速・高効率の機器間データ
伝送を行なう場合には次の欠点がある。

：）　局数が少なくデータ伝送の頻度が少ない場合はコ
ンテンショ／の発生確率が少ないが、局数が多くそれぞ
れが独自に Ｎ　：　Ｎ伝送を行なうとコンテンションの発生回数が
増加し、データリンクの閉塞状態の時間が長くなる。

Ｉ）局数が多くなるとコンテンション発生時の回線機能
回復の手続が複雑となる。

１１１）　　優先度の低い局の回線占有確率が小さくな
り中々＠親局の権利”を得られなくなり、データリンク
全体の効率が低下する。

次にポーリング／セレクティング方式について説明する
。この方式は、コンテンションを発生させずにデータリ
ンクの制御権である＠親局の権利”をボーリ゛ングとセ
レクティングを使用してバトンのように各局間を受は渡
していくのでバトンバス方式とも１う、この方式では、
伝送路はその時点での親局の管理下にあるので、伝送路
の占有状ｎｔ示すＢＵＯＹステータデーは必要ない。

ポーリング／セレクティング方式を用い九Ｎ二Ｎ通信の
データリンクの一般的な特長は■　親局が固定した１：
Ｎ通信のように親局１台の故障がデータリンク全体のシ
ステムダウンにつながらない。

■　データリンクの任意の２局間でのｆ−一の授受が可
能である。

■　１続局の権利”を得る優先＆を、現在の親局の次の
局番号の局が鍛優先となる回転優先とすれば、それぞれ
の局の回線占有確率は平均化され１続局の権利”を得に
くい局がでるコンテンション方式の欠点は解消できる。

０１続局の権利”が一定のルールに従い次の局へ受渡さ
れるので、コ／テンショ線秩序回復までの無駄な時間が
なく回線の効率が高い。

などである。

〔従来の技術の問題点〕

しかし、これらのデータリンクは、実効伝送速度ならび
にシステムの階層的な′構成における全体の効率といっ
た点が重要な要素となる分散型総合制御システムでは問
題が多い。

分散蓋総合制御システムは、半導体ＩＣ技術の発達で可
能となったマイクロプロセッサの高機能化・低価格化、
高信頼産にょ゛るディジタル制御技術を基本とするもの
で、制御は分散化し監視は集中化の方向にある。このよ
うなシステムに要求される性能のう゛ちでデータリンク
に関連するものでは ■　各制御ループ毎にマイクロプロセッサを備え、高度
な制御性能と信頼性を持つことと、他ループとのカスフ
ード制御を容易に行なうために、ループ間の制御変数を
データリンクを通じて高速にやや取りできること。

■　システムの監視（モニタ）は−個所に集中し、各制
御ループ毎の情報は迅速に収集され、ＣＲＴディスプレ
イに表示する。また、同時に異常時の監急処置として監
ａ装置のマン−マシンインタフェースを通じて遠隔制御
が可能でおること。

■　監視装置で操作してから、末端のバルブ等が動作す
るまでには、マイクロプロセッサの処理時間、データリ
ンクの伝送時間など種々の処理時間を要するが、この時
間の総和が制御−システムの応答時間以内で人間の待時
間の心理的限界を越えそイライラさせない程度に短いこ
と。

が最も重要である。すなわち、分散型総合制御システム
に使用されるデータリンクには、監視のためにその他の
局から一一一を収集する機能誉持ち制御は行なわない局
があり、制御を行なう局同士は制御のために必要な情報
管高速でや？＊り１．、一方監視専門の局はそれらの局
の制御データ（設定値、操作量、ブｏ４ス量など）を高
速で収集しなければならないと１う２つの重要な側面が
ある。

なお分散型総合計測制御システムはプロセスの計測・制
御の分野では周知のＤＤＣ（Ｄｉｒｅｃｔ　Ｄｌｓｆｔ
ｍｌ　Ｃｏｎｔｒｏｌ　）の計測システムであり、ここ
ではその詳細な説明を省略する。

ポーリング／セレクティング方式のデータリンクをこの
ような総合分散側・御システムに適用する場合、次に示
すような問題点がおる。

■　親局が次の＠親の権利”を希望し、てい・る局を捜
す場合、捜し始めてすぐに発見で断れば曳いが、発見で
きない場合は発見できる壕で！スタサーチ（親局のサー
チ）１続けなければならず、その分、制御に割く時間が
制限され、制御周期が長くなるなどの、本来最も重要な
制御に影響が出る。これを避けるため親局に成るべき局
がな（ハ）時は、一定時間マスタサーチを中止するなど
の方法もあるが、タイマ処理などのソフト処理が必要で
あり隈ずしも蛾良の措置とはいえない。

■　監視局がデータを収集する場合、オペレ「りによる
遠隔操作や異常解析操作の場合を除くと通常は一定周期
で各制御ループの代表的なデータを収集している。

監視局はデータ収集の周期が来ると１親局の権利”を獲
得し子局に対しデータ要求を行なう、しかし、監視局の
親になる優先度が他のプロセスを制御するプロセス制御
局と同等であると、親になるまで−に時間を要し、監視
周期が長くなる。このため監視局にあるＣＲＴ画面のル
ープの制御変数の変化する周期が長くなる等の問題を生
じる。この欠点を回避するために監視局の優先度を高く
することが考えられる。たとえば、マスターサーチの時
、蛾初に必ず監視局に間合せに行く、あるいは毎回では
なく親が移動するうちの数回に１回は通常の間合せ局の
前に監視局に間合せるなどの方法である。しかし次の０
項で述べるように、監視局は全プロセス制御局からデー
タを収集するので回線を占有する時間が長く・、監視局
が頻繁に親局になるとプロセス制御４間のデータ伝送の
ための時間が少なくなりカスフード制御が遅くなる問題
がある。プロセスを制御するプロセス制御局は例えばワ
ンループコントローラの伝送制御部をさす。

■　監視局がデータリンクに接続されたＮ局のデータを
収集するに要する時間は、１局からデータを収集する時
間をＴとするとＮＴ待時間なる。Ｔの値は第３図に示す
ように計算できる。第３図は、親局が子局に１指定する
データを送信せよ”というコマンドを送り、子局が指定
されたデータを返送する場合を説明する説明図である０
図中、縦方向のバーは、親局または子局内のマイクロプ
ロセッサの処理時間を示し、横方向のバーは２局をデー
タ伝送するのに要する時間でデータの量によりこの時間
は変化する。

なお図中のバーの長さはそれぞれのバ ーが意味する時間の比例関係を示すものではない、ｔｌ
、ｔｓは親局、子局の送信処理時間でこの間には、伝送
Ｌ８Ｉ、ＤＭＡ制御Ｌ８Ｉへの設定などを行なう、■。

ｔ−はコマンドまたはデータが伝送路を伝達する時間で
伝送路の伝送速度・伝送するデータ量（バイト数）によ
って異なる０本発明が対象とするデータリンクではシリ
アル伝送なので、伝送速ｆをｍキロヒツト７秒、伝送す
るバイト数ｔ−ｎバイトとすると、伝送時間はｔ＝−！
−２！−Ｌ（ｍｓ　）で計算される。したがって、伝送
速度が速ければ速い程同じ量のデータを早く伝送できる
。ｔｓ、ｉｔはこのようにして伝送されたコマンドやデ
ータを受信し終ったことをそれぞれのマイクロプロセッ
サが割込信号として確認するまでの時間である。マイク
ロプロセッサのソフトウェア処理の都合で割込をマスク
した状能がわることと、他の割込信号との優先順位の関
係で一般に受信割込が直ちにマイクロプロセッサに確認
されることはなく　”ｅｔｌの値は無視できない、ｔ４
．ｔｌはマイクロプロセッサが割込によってコマンドま
たはデータの受信完了を確認後行なう処理時間である。

子局では、受信コマンドにエラーがないか、コマンドの
種類は何かを判定し、指定された情報をメモリの定めら
れたアドレスに書き込み、親局に返送すべきデータを揃
え冬、一方、親局は子局から返送されたデータに外来ノ
イズなどに起因するエラーが混入していないか、要求し
た情報が返送されたかを判定し返送されてきたデータを
メモリの別の領域へ移し変える。これらの処理が終了す
ると親局は次の子局に対するデータ収集を開始する。

親局が一つの子局からデータを収集す このように、親局がＮ局のすべての子 局からデータを収集するには、−切の無駄時間を除いて
最小ＮＴ時間ｔ−要し０項で述べたように監視局にとっ
ても子局にとってもスピードアップの妨げとなっている
。

■　次に問題となる点は、監視局が収集する各ループ制
御局のデータの時間的な整合性の問題でおる。■項に述
べたようにＮコの局のうち、第１番目の局からのデータ
と第Ｎ番目の局からのデータを比較すると後者のデータ
は前者のそれよりも（Ｎ−１）Ｔ時間後の時点での現象
を示すものである。つまり、各々の局からの少しずつず
れている。このずれ方が無視で龜る場合は問題はないが
、局数が増加した場合、データ量が多くなり子局から親
局へのデータの伝送時間が大きくなる場合は、監視の同
時性に影響がでてくるのは明らかである。

これらの欠点は、今後ますます高速で精度の高い制御性
を要求される総合分散制御システムの解決すべき問題点
とされていた。

〔発明の目的〕

本発明の目的は、これら従来の欠点を除去し、物理的な
データ伝送速度を上げるのではなく１夷効的な伝送速度
を向上したデータ伝送システムの提供にある。

さらに本発明の他の目的は、むだな親局のサーチをやめ
、より効率的に親局のサーチを得るデータ伝送システム
の提供にある。すなワチデータリンクの制御権のすみや
かなる移動ができるシステムの提供にある。

本発明のさらに他の目的はミ監視局のデータ収集を迅速
に行えるデーー伝送システ尭の提供にある。

また本発明の目的は、各局のデータの同時性を保つこと
ができるデータ伝送システムの提供にある。

〔発明の概要〕

本発明はこれらの目的を達成するため、各局が親局のサ
ーチのため共通に使用できる共通リクエスト線を設け、
監視局が親局に成るまでの時間を削減するため監視局専
用の専用リクエスト線を配置する。また本発明ではオー
トレスポンス制御回路を各局に設け、専用リクエスト線
で各子局を同時のタイミング信号で伝送制御することよ
り行う。

〔発明の実施例〕

以下本発明を一実施例について図を参照して説明する。

第４図は本発明の一実施例のうち各局と伝送路とのイン
ターフェイスの部分を表わしたブロック図である。

１０と１１はそれぞれ監視局とプロセス制御局の構成を
示したものである。第４図には伝送に直接関係する部分
のみを抽出している。

また、第４図には監視局とプロセス制御局を各々１つず
つしか示されていないが、これは実際の構成では複数局
存在するプロセス制御局を省略したなめである。

伝送路５は各局のドライバ１２の出力端子とレシーバ１
３の入力端に共通に接続されたマルチドロップ方式の伝
送路である。送信データは内部のメモリから逐次読出さ
れ通信インタフェース１６でシリアル符号に変換されド
ライバ１２から伝送路５に送出される。一方、レシーバ
１３より入力した伝送路５からの受信信号は通信インタ
フェース１６でシリアル符号を８ビット単位のデータに
変換され内部のメモリに受信データとして書込まれる。

専用リクエストＩＩ６は監視局１０が専用に使用するも
ので、信号のレベルを安定化するためにプルアップ抵抗
８で＋５ｖにプルアツプされている。このリクエスト線
６の電位は監視局１０のオープンコレクタのＯＦＦ状態
の時ｓＶ、ＯＮ状態の時はとんどひＶとなる。

オープンコレクタのＯＦＦ、ＯＮ状態はマイクロプロ７
エツサが出力ポート１８の出力を論理Ｏ１または１にす
ることにより制御できる。プロセス制御局のμｐｌｄ専
用リクエスト線の状態をプロセス制御局の入力バッファ
１４′ｅ通じて入力ボート１９では静的な状態として（
論理Ｑ　ｏｒ　ｌ　）、割込信号発生回路１７では状態
の変化（論理０→１への変化）としての割込として知る
ことがで色る。

共通リクエスト線７Ｆｉ物理的な構成と機能は専用リク
エスト線６と全く同じである。専用リクエスト線と異な
るのは、共通リクエスト線のためのオープンコレクタが
、プロセス制御局にあり監視局にないことである。監視
局は入力ボート１９と割込発生回路１７によって、共通
リクエスト線の状態と状態変化を知ることが出来るが、
自ら状態を変化させることはで色ない、プロセス制御局
は自ら共通リクエスト線の状態ｔ−変化させられると同
時に、その状態と状態変化を知ることができる。

２つのリクエスト線で状態の変化を割込信号としてマイ
クロコンピュータに与えるのはマイクロコンピュータが
絶えずリクエスト線の状ＩＩを監視する必要はなくすた
めである。

第５図は、各局の専用・共通リクエスト線に関係する部
分の構成と接続関係を示す。

専用リクエスト線は、監視局だけが制御でき一方、共通
リクエスト線は第５図に示した通り各プロセス制御局に
オープンコレクタ出力を持ちかつそれらの出力端子が共
通に接続されているので、いわゆるワイアード・オアの
状態になっており、少くとも一つのオープンコレクタが
オンしている限り共通リクエスト線の電位は０Ｖｔ−保
つ。

第５図のうち第４図と同一部分には同一番号を付す、な
お第４図とは異なり第５図の監視局１０には専用リクエ
スト線に入カッくソファ１４ｔ−介して入カボート１９
５割込信号発生回路１７が記載されている。これは専用
リクエスト線との信号伝達のため必要な装置で、第５図
では省略せず記載したものである。

第６図は第４図の監視局の専用リクエスト線、共通リク
エスト線との関係の部分の具体的な回路を表わした回路
図である。プロセス制御局では、入力ボート割込発生回
路が専用リクエスト線、共通リクエスト線用に２組あり
、出力ポート、オープンコレクタ出力が共通リクエスト
線に接続されている。入力バッファ１４は共通リクエス
ト線７と接続し、ダイオード、抵抗を介しＭｅ１４５８
４に加えられる。この出力は入力ボートのＤ型フリップ
７０ツブ８Ｎ７″４Ｌ８７５に加られ、ゲート８Ｎ７４
ＬＳ３６７を介してマイクロプロ７エツサ（μｐ）デー
タバスへ出力される。入力ボートｔ−選択する入力ボー
ト選択信号はＤ型フリップフロップへ入力する。またＤ
型フリップフロップ８Ｎ７４Ｌ８７５の出力ＱＦｉ割込
信号発生回路１７のＤ型７リツプフーツプ８Ｎ７４Ｌ８
７４に加ったのち割込信号を発する。

専用リクエスト線６とはオープンコレクタ出力１５によ
り出力ポート１８が接続する。

ここではトランジスタとして２５０９８０．出力ポート
１８として８Ｎ７４Ｌ８２７３を使用する。

マイクロプロセッサ（μｐ）データバスは出力ポート１
８に加わり、また出力ポート選択信号によって出力を選
択される。

入出力ボート、オープンコレクタ出力、割込発生回路の
作用（ついて第６図によって専用リクエストＩＩｔ例に
とって第７図を参照して説明する。第７図は監視局、プ
ロセス制御局の入出力ボート・割込信号の動作を説明す
るタイヤングチャートを表わす図である。監視局が専用
リクエスト線をＯＮ状態にするには、先ずオープンコレ
クタ出力に接続する出力ポートに１１”を出力する。第
６図の回路例では出カポ−）ＫＤタイプ７１Ｊツブフロ
ツプを用いているので、出力ポート選択信号の立上りエ
ツジで出力ポートの出力状態が変化する（第７図・０部
）、出力ポートの出力が論理＠１”になるとトランジス
タがＯＮＬ、専用リクエスト線の電位はＯｖに低下する
（第７図−０部）、専用リクエスト線に接続された入力
バッファ１４の出力はこの時論理＠１”に反転する。入
力バッファの抵抗、コンデンサはノイズ・フイ〃りであ
り、ダイオードは局内の＋５ｖ電源のみが停電した場合
に電流が流れるのを紡ぐものである。ノイズ・フィルタ
でゆっくり変化する信号波形を整形し、立ち上り時間を
十分小さくするためにシエ建ットトリガ入力のインバー
タを使用している。

入力ポートのラッチはトランスペアレント・ラッテと呼
ばれるものでＢＮ端子が論理１１”の時、入力の状態り
が出力Ｑそのまま表われる。したがって、専用リクエス
ト線の電位がＯＶ、に低下した時、入力ポートの出力（
８Ｎ７４Ｌ８７５のＱ）は論１１＠ｌ’に変化する（第
７図−〇）、この時、割込信号発生回路１７のＤタイプ
フリップフロップの出力が論理＠１”となり割込信号が
発生する（第７図−〇）、この様に、監視局が専用リク
エストｍをＯＮ状態にすると、そのタイミングで各プロ
セス制御局に割込信号が同時に発生する。

一方、プロセス制御局の入力ポートの状態は入力ポート
選択信号ｆ：ｗ１理＠０“にすることにより、３−ステ
ートバッファ（第６図の例では８Ｎ７４Ｌ８３６７　）
？経由してマイクロプロ７エツサのデータバスに乗せ状
態”１“を読むことがで色る。このとき、割込信号発生
回路の７リツプフロツグの出力はクリアされ論理＠０”
Ｋ落ちる（嬉７図−［Ｆ］）、また、入力ボート選択信
号が論理＠０２にある時は、入力ポートのトランスペア
レントラッチの出力はラッチされた状態にあり、仮に読
出し中に専用リクエスト線の電位が変化しても、入力ポ
ートからデータバスへの信号が途中で変化することはな
く安定である。

次に監視局が専用リクエスト線ｆ：ＯＦＦ状郭にするに
は、出力ポート＠０”を出力する（第７図−［Ｆ］）。

これにより、トランジスタが０ＦＦＬ専用リクエスト線
の電位は＋５■に上昇する（第７図−〇）。ノイズフィ
ルタとインバータを経た入力ポートの出力（トランスペ
アレントラッチの出力）ハ論理＠０”になるが、論理＠
１”→＠０”の状態変化（第７図−〇）では割込信号は
発生しない。

との状態でマイクロプロセッサ−が入力ボート選択信号
を論理＠０＃にして状態を読み出すと＠０”である。

また共通リクエスト線の場合の各構成要素の作用も全く
同一である。しかし、専用・共通リクエスト線のそれぞ
れの用途の違いにより全体の構成・機能に相違がある。

これはすでに第５図によって説明した。

１に８図は第４図の通信インタフェース１６と接続され
るマイクロプロ７エツサとのインタフェイス部のブロッ
ク図である。３１はマイクロプロ７エツサで例えば１８
０８５Ａ、３２はメモリでＲＯＭ及びＲＡＭである。３
３はＤＭＡコｙトローラＡｍ９５１７Ａ、３４はオート
レスポンス制御回路である。３５はマイクロブμフエツ
サ声ｐＫ直結可能な伝送制御Ｌ８Ｉでここではシグネテ
イツクス２６５２である。３６は過信インタフェースで
変調・復調回路を含み第４図のドライバ／レシーバに接
続する。３７はオートレスポンス制御回路に与えるトリ
ガ信号を発生するため出力ポートである。３８は！イク
ロプロ７エツサμｐのコモンバスと呼ばれ、アドレス指
定信号、データバス、バスコントロール信号ヲ含む。

３９は割込コンドローラム８２５９でおる。従来例と異
なる点はオートレスポンス制御回路が付加されたことで
ある。

第９図はオートレスポンス制御回路の構成図である。こ
のオートレスポンス制御回路はＤＭＡコントローラ３３
を効果的に制御するためのもので、ＤＭＡコントローラ
３３のＤＭＡチャネルＮ１１０をデータ受信用、ＣＨｔ
。

ＣＨ２ｔ　２種類の送信用に割当ている。データ受信時
伝送Ｌ８Ｉ３５は８ピツトのキャラクタ毎に内部の受信
レジスタにある受信データ読出し要求信号をこの回路の
受信ステータスチェック回路３４６へ発生する。受信フ
レームの３キヤラクタ目は制御コード−２（以下＜Ｃ２
＞）と呼ばれ本発明では重要な意味がある＠　＜Ｃ２＞
判定回路３４７はこの値を内部にラッチする。この値の
内容によ抄オートレスポンスモードの際はＤＭＡ３３の
ＣＨＩ。

ＣＨ２のいずれを使用するから選択信号をＣＨｌ、　Ｃ
Ｈ２切換回路３４５へ、オートレスポンスを行なわない
場合には受信完了割込信号発生回路３４９へのイネーブ
ル信号を送る。

受信ステータスチェック回路３４６は受信フレーム受信
後にＤＭＡ３３のＣＨＯで読み出すＬＳＩ３５の受信ス
テータスの内容から、受信がエラーなしに完了したかを
判定する。

受信エラーなしの場合、この回路の出力は、ＣＨｌ、　
ＣＨ２切換回路３４５と受信完了割込信号発生回路３４
９へ送られる。そして、〈Ｃ２〉の内容により２つの回
路のどちらかが動作し、オートレスポンスのための起動
信号ｉ九は受信完了割込が発生する。ＣＨＩ。

ＣＨ２切換回路３４！ｓより発生するオートレスポンス
起動信号は、ＤＭ人のＣＨＩ、ＣＨ２要求備考発生回路
３４２，３４３のいずれか一方に対して送られる。２６
５２が発生する送信データ書込要求信号はＣＨｌ、ＣＨ
２１！求信号発生回路３４２，３４３のうち、選択され
ている一方を経由してＤＭＡコントローラ３３への要求
信号となる。第９図において３４１はＣＨＯｉｌｌ求信
号発生回路、３４４はＯＲゲート回路を示す、ＣＨＯ要
求信号発生回路３４１には受信データ読出し要求信号お
よび受信ステータス読出し要求信号が加わる。また同様
に受信ステータスチェック回路３４６にも同じ信号が加
わる。送信データ要求信号はＣＨＩ要求信号発生回路３
４２、ＣＨ２１！求信号発生回路３４３に加えられ、Ｃ
ＨＩ　）リガ、Ｃ１（２トリガはそれぞれＯＲゲート回
路３４４に加えられる。ＯＲゲート回路３４４，３４５
にはＣＨＩ、　ＣＨ２切換回路３４５よりオートレスポ
ンス起動信号が加わる。

次に、オートレスポンス制御回路３４の動作を説明する
。

第１θ図（ａ）に本発明の一実施例によるデータリンク
のフレーム構成を示す、始めの（Ｆ　Ｌ　Ａ　Ｇ）（８
人＞＜ＣＩ＞の３バイト、終りの（ＣＲＣＩ）（ＣＨＯ
２）（ＦＬＡＧ）の３バイトがＨＤＬＣプロトコルで規
格化された部分であるがこの実施例では制御コードを拡
張し第２の制御コード〈Ｃ２〉を設けている＠＜Ｃ２＞
のビット構成は、第１０図中）に示す通りである。この
中で、７ビツト目と３ビツト目が重要な意味を持ってい
る。伝送Ｌ８Ｉ３５は受信したフレームの２バイト目の
８人から、１バイト毎に受信データ読み出し要求信号を
受信ステータスチェック回路３４６に発生する。

それに応じて、ＤＭＡコントロー１）３３がｌバイトず
つ受信データを読み出す、第９図の〈Ｃ２〉判定回路３
４７は、ＤＭＡ３３のＣＨＯの３バイト目の受信データ
（Ｃ２）を内部にラッチする。ＤＭＡコントロー：１７
３３により最後のｌ）ｎが読み出された後、伝送Ｌ８Ｉ
３５は受信ステータス読出信号を発生する。この信号を
利用してＣＨＯ要求信号発生回路３４１ステータスレジ
スタの内容が受信ステータスチェック回路３４６内にラ
ッチされる。この回路で受信７レームが誤りなく受信さ
れたか゛どうかが判定される。第１０図（ｂ）の〈Ｃ２
〉の構成のよう（，７ビツト目のイ１が１１＃の時オー
トレスポンスが実行される。この際ＤＭＡ３３のＣＨｌ
ｔ−使用するかＣＨ２ｔ−使用するかは受信フレームの
（Ｃ２）の３ビツト目の値による。つ１０３ビツト目が
＠０＃だとＤＭＡ３３のＣＨＩ　Ｋよるオートレスポン
ス、１１＃だとＤＭＡ３３のＣＨ２によるオートーレス
ボンスである。＜０２＞の７ビツト目が＠Ｏ”の時は従
来と同様に受信完了割込が発生する。

データを送信する場合は、オートレスポンスで親局から
のコマンドに応答する場合ばかりでなく、２局間で特殊
なデータをや９取やする場合、逆に子局が親局となって
送信を行う場合もおる。このような場合に、ＣＰＵが出
カポ−）１−使って任意に送信を開始するためにＣＨＩ
、ＣＨ２）　＋７ガ信号がある。第９図のオアゲート３
４４はオートレスポンスとＣＰＵのトリガのいずれでも
送信制御が行なえるようにする丸めＫある。

オートレスポンスイネーブル信号が＠＋１＃の時オート
レスポンス制御回路は上記のように動作する。１０”の
時はオートレスポンス制御回路のない従来と同じように
受信の度に受信完了割込信号が発生する０通常、親局は
この信号を１０２、子局は＠１＃とする。

第１０図（ａ）においてＤ１〜Ｄ、はデータで各８ビツ
トで任意の長さをもっている。第１０１［ｂ）Ｆｉ＜Ｃ
２＞ノ８　ヒラ）　ｔ　表ワｆ、　第１１図線受信デー
タ読出し要求信号のタイミングチャートで％　＜０２＞
は〈Ｃ２〉判定回路にラッチされ、受信ステータスレジ
スタリードは受信ステータスチェック回路にラッチされ
る。

（以下金白） 〔発明の効果〕 以下本発明の効果を一実施例を参照しながら説明する。

まず“親局の権利“を渡す際の無駄な手続をなくす効果
について述べる。

結論から言えば共通リクエスト線を使用することで解決
する。先ず、データリンクの初期状態の親は予め決めた
局？＝指定する。この初期状態では各トランジスタはＯ
ＦＦ　していて共通りクヱスト線の電位は＋５ｖである
。

（第１２図■）。　この状態の親局は共通リクエスト線
が＋５ｖなので親局の問合せはしない。

第１２図■はプロセス制御局ｔｍ２が親（二なる意志を
表明するためにオープンコレクタトランジスタをＯＮし
た状態を示している。前述したように、共通リクエスト
線が０ｖ（＝下がり、割込信号発生回路から割込信号が
発生する。

各局のマイクロプロセッサはこの割込信号Ｃ：対する処
理を行なうが、現在の親局のみが親希望局を探索し始め
る。その他の子局は何もしない。“親局Ｏ権利°を獲得
したプロセス制御局はトランジスタをＯＦＦする。プロ
セス制御局が１親局の権利“を獲得しないうち４：、さ
６（＝別のプロセス制御局が“親局の権利０を希望して
い為場合（第１２図Ｏ）があるので、新たＣ：親４二な
った局は他局の情報を収集後、共通リクエスト線の状態
を入力ポートを使用して調べ、引継き使用中かどうかを
チェックする。そして、使用中であれば前述のポーリン
グ／セレクテイング方式の手順に従い親希望局を探索す
る。親局の処理手順のフローチャートを第１３図Ｃ＝示
す。

このようにして、従来のデータリンクの欠点であった無
駄な燗希望局探索に要する時間をなくシ、マイクロプロ
セッサの処理能力をプロセス制御局ｇ：：ｌｌり向ける
ことができる。

次に監視局に速かに″親局の権利“を移す効果について
説明する。

これは専用リクエスト線を使用することにより行う。瞥
視局は、′親局の権利“を必要とする時に専用リクエス
ト線をＯＮ状ＩＩｌにする。この時、各プロセス制御局
に割込が発生する。親局のプロセス制御局は、自局が必
要とする情報を収集後、他のプロセス制御局への親探索
をせずに直ちに監視局へ駕いるか？“の問合せを行う。

監視局はこの問合せを待ち構えていて“親の権利“を獲
得する。

専用リクエスト線による割込は共通リクエスト線による
割込よりも優先される。この発明では、通常プロセス制
御局は共通リクエスト線を使って“属“のやり取を行う
ので、監視局の存在を全く意識する必要はなくプロセス
制御局のみで監視局を必要としないＶステムにも容易に
適用できるし、しかも監視局が存在する場合には最短時
間で“親の権利０を渡せる効果がある。

さらに局間のデータの収集の時間を短縮することについ
て述べる。

第３図に示したデータリンクの処理時間のうち、口とｔ
−は２局間の信号伝播時間で伝送速度を速くしない限り
小さくはならず、ノ為−ドクヱアのスピードに自ら限界
がある点とコスト上昇の点を考慮すると伝送速度をむや
みｉ；小さくはできない。したがって、ここでは伝送速
度は一定・口・ｔ−も従来と同じとしてＴを小さくする
方法を考える。

ポーリング／セレクテイング方式のデータリン・りでは
親局−子局間の通信は親局から子局に対するコマンドと
子局から親局（二対するレスポンスを対として行なわれ
、親局のコマンドに対する子局Ｏ応答（レスポンス）の
形をとる。本発明のデータリンクのコマンドとレスポン
スの種類は大別すると次の第１表のごとく４種類である
。

第　　　　　１　　　　　表 このうち、子局レスポンスの第１表の１．３はコマンド
を受けて直ち（＝返送できるが、第１表の４は、受信し
たコマンドの内容を調べ必要なデータを送信バッファメ
モリ（二用意する必要がある。また、第１表の２にはレ
スポンスを返送する必要はない。

したがって、データリンクのコマンド／レスポンスで最
も頻度の高い１４１表の１．３について、親局のコマン
ド−二対する子局のレスポンスを子局側のマイクロプロ
セッサの九珊を経ず（二直接ハードウェアで返送すれば
Ｔに占めるｔｍ　、１４　、　ｉ５を事実上０にできる
。

以下４：この発明一実施例において、これを説明する。

親局は第９図のオートレスポンスイネプル信号を“Ｑ　
ＩＩＩ、子局は“１“とする。これにより親局は子局か
ら受信すると必ず受信割込が発生するし、子局は親局か
らめコマンド中の〈Ｃ２〉の７ビツト目の値（二応じ、
受信割込処理をするか受信割込を発生せず自動的にレス
ポンスを返送（オートレスポンス）スる。

送信用のＤＭ人チャネルは、ＣＨＩ、ＣＨ２の２つがあ
る。ＤＭＡＣＨＩが動作する際のメモリアドレスはコマ
ンド／レスポンス送信バッファ、ＤＭＡＣＨ２のそれは
データ送信バッファを示している。

親局はＣＨＩの送信バッファを使用して、第１表の４つ
のコマンドを送信する。

第１表Ｏ１１局コマンド１の［親になりたｌ、Ｍ？」で
は、Ｒ１６は（’８Ａ、＞に間合せる相手子局の２次局
アドレスを、〈Ｃ１〉にＨＤＬＣで決められたコードを
、＜Ｃ２：）には、７ビット＝１．３ビツト＝０（子局
にオートレスポンスでＣＨＩの送信バッファの内容を返
送することを要求する）とし、さらに「駕（；なりたい
か」というコマンドの種類を示すコードを付加して送信
する。このようなコマンドを受信すると子局のオートレ
スポンス制御回路によって、ＣＨＯ用のメモリアドレス
の内容が自動的に親局（：返送される。この時に、子局
のＣＰＵは一切これらの処理に関知しなくでも良い。子
局からのレスポンスは、コマンドと同様（：〈８人〉に
自局アドレス、〈Ｃ１〉にＨＤＬＣに規定されたコード
、〈Ｃ２〉にＹｋ、８“　ＮＯ“のコードを含めて返送
する。

子局が親局を必要としない場合、子局のＣＰＵはＣＨＩ
用送信バッファの＜０２）Ｉ’ニー腋幽する内容を“Ｎ
Ｏ″′コード（例えば１６進Ｏｆ）を予め書き込んでお
く。ＣＰＵがこの値を変廻しない限り親局からの“親Ｃ
；なりたいか？“コマンドに対し、絶えず“ＮＯ“のレ
スポンスを返送する。子局が制御の都合で親局になる必
要が発生するとＣＰＵは＜０２ンに該尚するメモリの内
容を“ＹＥＳ“を示すコード（−書き変える。（例えば
１６進０２）このよう２二書き変えたのちに％親局から
“親になりたいか？“コマンドが来ると、今度は“ＹＥ
Ｓ”のレスポンスを返送することになる。このレスポン
スを受信した親局が“親（二成れ“コマンドを送信し、
子局がそれを受信することで“親の権利“の移動が完結
する。

３１Ｈのコマンド“一般データ金送れ“の場合は、コマ
ンド中の〈Ｃ２〉の７ビツト＝１３ビツト＝１（子局に
ＣＨ２の送信バッファの内容返送を要求）とし、さら（
＝“一般データ要求“コードを付加し、送信する。この
コマンドは監視局が親局となった場合Ｃ二使用する。子
局であろループ制御局はＣＨ２の送信バッファに第１４
図（ｂ）のように必要なデータを絶えず書き込んでおく
。データリンク全体で、何番目のキャラクタの数迄持っ
意味は決められている。ｖ１１４図（ａ）はＣＨ２用の
送信バッファである０ ４番目のコマンドの場合は、親局が監視局かループ制御
局の相違、さら（：同じループ制御局であっても、各々
の制御局の役割の違いで要求するデータが異なるので、
データを返送する子局は要求されたデータをコマンド受
信後：：改めて集めて送信バッファＣ二書き込む必要が
ある。したがってこのコマンドの〈Ｃ２ンの７ビツ千は
０で、子局がこのコマンドを受信すると割込が発生する
。

以上述べたこの発明の一実施例により、監視局が子局１
局からデータを収集するのＣ４１ｌする時間は、コ搭ン
ド３の場合、’ｌ”＝（ｔ−）口＋ｔｓ　＋　ｔｖ　＋
　ｔａである。１局あたりｔｓ＋ｔｎ　＋　ｔｉの時間
を短縮でき、子局１局から収集する場合はそのｎ倍とな
る。

また、“親になりたいか？゛コマンド対するに対する応
答も同じ時間だけ早くなる。

このため本発明では実効的にデータ伝送速度を早めるこ
とができる。

次Ｃ；各局のデータの時間的な整合性について述べる。

従来の問題点は監視局が一局毎に順番にデータを収集し
、各局はその時点のデータを返送することに起因してい
る。本発明では、監視局が各ループ制御局に対して同時
にデータ更新コマンドを与え、その後（−各局からデー
タを収集する。

データ更新コマンドには、）（Ｌ）ＬＣプロトコルに規
定されているグローバルアドレス（二よるグループポー
ルを使用する。このコマンドはく８人〉の部分が１１１
１１１１１で、これを受信するすべての子局（二対して
受信割込が発生する。このコマンドによる割込が発生す
ると、子局であるループ制御局は共通要求線をＯＮにし
、ＣＨ２用の送信バッファを最新のデータＣ；更新する
。更新が完了す°ると、前述の共通要求線をＯＦＦとす
る。データ更新コマンドを受信するとすべてのループ制
御局は同じ処理をするので、共通要求線の状態は第１５
図のようになる。データ更新コマンド送信後、各局が出
力ボートをｔ）　Ｎ　ｌ：、するタイミングがばらつい
ているのは、それぞれのマイクロプロセッサが割込処理
に行くタイミングがプログラムの割込マスク制御の状［
Ｉ（：、よって異なるためである。したがって、ＯＦＦ
するタイミングも局（二よりばらつくが、共通要求線の
電位は、各局のオープンコレクタトランジスタ出力がワ
イヤード・オア接続されているので、出力ボートが最も
早＜ＯＮになった時から最も遅（ＯＦＦｃなるまでの間
ＯｖのＯＮ状態（二なる。

したがって、監視局はデータ更新コマンドを送信後一定
時間経過して共通要求線の電位がＯｖから＋５　Ｖ　（
：変化することを入力ボートを通じて確認すれば、全ル
ープ制御局のデータ更新完了を確認できる。

このよう（二、グローバルアＦｖＺ１工よゐグループボ
ールで全ループ制御局のデータを更新してからデータを
収集するので、各ループ制御局からのデータの同時性が
保たれる。

以上のようＣ二本発明Ｃ二よれば、親局が次の親局を捜
す時間的ロスがふせげ、各局は本来の重要な目的例えば
制御等Ｃ；従事することができる。また監視局はデータ
収集を迅速（二行うことができる。また各局間のデータ
伝送速度を着しく早くすることができ、さらに各局のデ
ータＯ整金性が解決できる。すなわち。

従来の技術の問題点Ｃ：紀軟した０〜０項の従来の欠点
を除去すゐことができる。

本発明は階層構造を持つ総合分散制御システムＣ；おい
て、特Ｃ；、最下層の内部データリンクの効率をプロ竜
スの制御能力Ｃ二できるだけ影響を与えず向上させると
ともに、階層全体のデータリンク効率を上げることがで
きる。

本発明の実施例のうち共通制御線、専用側ａｕｉは階層
構造の下部という空間的広がりが小さくしたがって局間
距離の短いデータリンクＣ：有効な構成要素である。

しかし、上位外部データリンクにおいても、伝送路（＝
新たな物理的構成要素を必要としないオートレスポンス
動作は有効でシステム全体の効率を高めることができる
。

また、監視局かなく内部データリンクの部分で完結する
ような小規模構成のシステムにおいては、共通要求線と
オートレスポンス制御回路を備えることによりマイクロ
プロセッサの制御のための処理への影響を最小限にとど
めながら、かつ効率の良い伝送を行なうことが可能であ
る。

【図面の簡単な説明】

第１図はコンチンジョン方式を使用したデータリンクを
説明する説明図、第２図は第１図の方式の伝送チャート
を説明する説明図、第３図は親局と子局とのデータ送受
を説明する説明図、第４図は本発明の一実施例の各局と
伝送線とのインターフェイスを表わす図、第５図は各局
の専用・共通リクエスト線に関係する接続を表わす図、
′＠６図は監視局の共通・専用リクエスト線とのインタ
ーフェイスを表わす回路図、第７図は監視局、プロセス
制御局の入出力ボート、割込信号の動作を説明するタイ
ミングチャートを表わす図、第８ｓは各局のインタフェ
イス部のブロック図、第９図は本発明の一実施例のオー
トレスポンス制御回路の構成図、第１０図（１）は本発
明の一実施例１：よるデータリンクのフレーム構成図、
第１０図（ｂ）は４１０図（ａ）の〈Ｃ２〉のビット構
成を表わす構成図、第１１図は第９図の受信データ続出
し要求信号のタイミングチャートを表わす図、第１２図
は親局の移動と共通リクエスト線の関係を説明する説明
図、第１３図は親局の他の親局チーチのフローチャート
を表わす図、第１４図（ａ）　、　（ｂ）はＤＭＡの送
信バッファのメモリ内容を説明する説明図、第１５図は
共通リクエスト−〇状態を説明するタイミングチャート
を表わす図である。 ６・・・専用リクエスト線、７・・・共通リクエスト縁
、１６・・・通信インタフェース、１７・・・割込信号
発生回路、１８・・・出カポ−）、１９・・・入力ボー
ト、３３・・・ＤＭムコントσ−ラ、３４・・・オート
レスポンス制御回路、３５・・・伝送制御ＬＳＩ、３７
・・・出カホート、３６・・・コモンバス。 代理人　弁理士　則近憲佑　（ほか１名）第１図 親局 ＢＵＳＹステータス　　　　　　ＩＩ”ＳＹ　　　ＢＬ
ＩＳＹ　　　　　　　　１ｌＵ８Ｙ　　　ＩＩＩＩＳＹ
第１２図 第１３図

Claims (3)

【特許請求の範囲】
1. （１）　　マルチドロップ接続のデータリンクを各機器
   間の情報伝達の手段とするデータ伝送システムにおいて
   、データリンクの制御権を機器間で移す共通要求線と自
   動返送制御回路を各機器に備えたデータ伝送システム。
2. （２）　　監視を主とする機器が付加され、この機器へ
   のデータリンクの制、御権を優先的に与える専用要求線
   を設けた特許請求の範囲第１項記載のデータ仏僧システ
   ム。
3. （３）　　マルチドロップ接続のデータリンクを各機器
   間の情報伝達の手段とするデータ伝送システムにおいて
   、データリンクの伝送効率を向上するための自動返送制
   御回路を各機器に備えたデータ伝送システム。