DE3103786C2

DE3103786C2 - Datenübertragungsanordnung

Info

Publication number: DE3103786C2
Application number: DE3103786A
Authority: DE
Inventors: Matsuaki Sagamihara Kanagawa Terada; Koji Kawasaki Kanagawa Yokota
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1980-02-04
Filing date: 1981-02-04
Publication date: 1985-07-04
Also published as: DE3103786A1; JPS56109057A; JPS6336586B2; US4447871A

Abstract

Das Datenübertragungssystem enthält einen Datenverteiler, eine Übertragungsstation und mindestens einen oder eine Vielzahl von Eingangsprozessoren. Diese Eingangsprozessoren sind an einen Computer über einen gemeinsamen Bus angeschlossen. Der Verteiler verteilt die von der Station empfangenen Daten an einen zur Verfügung stehenden Eingangsprozessor, der eine Vorverarbeitung der empfangenen Daten vornimmt, und die vorverarbeiteten Daten über den Bus zum Computer überträgt. Sind mehrere Eingangsprozessoren vorhanden, so werden sie parallel in bezug auf die nacheinander empfangenen Datenpakete betrieben, und die Verarbeitungsgeschwindigkeit des Systems läßt sich erhöhen.

Description

Die Erfindung betrifft eine Daienübertragungsaiiordnung. wie sie im Oberbegriff des Patentanspruchs 1 näher angegeben ist.

Datenübertragungsanordnungen solcher Art sind an sich bekannt. So ist beispielsweise in der DE-AS 28 50 252 ein Bildschirmtext-System mit einer rechnergesteuerten Zentrale angegeben, bei der e>ne Vielzahl von Benutzern über ein Telefonnetz an einen zentralen Rechner angeschlossen ist. Das System ist so ausgelegt, daß es sich an unterschiedliche Teilnehmerzahlen flexibel anpassen läßt. Die Daten werden über das Vermittlungsnetz paketweise übertragen. Dabei weist jede Anschlußeinheit einen mikroprozessorgesteuerten Leitungsmodul für das Daienpaket-Vermittlungsnetz sowie einen diesem l.eitungsmodul nachgeordneten Lei-'.iingssubmodu! zum Steuern von Schnittstellenleitungen zu den Datenübertragungseinrichtungen auf. Die Daten werden mit einer Übertragungsgeschwindigkeit von etwa ί 200 Bit/sec übertragen, so daß für ein Datenpaket von 1 Kilobit eine Übertragungszeit von etwa einer Sekunde notwendig ist.

Aus der Zeitschrift Elektronik 1979, Heft 20, Seiten 73 bis 77. ist ein Multieomputersvstem bekannt, bei dem eine größere Anzahl von Computern an einen gemeinsamen Bus angeschlossen ist. Die einzelnen Computer kommunizieren über diesen gemeinsamen Bus miteinander.

Anhand der F i g. 1 wird eine herkömmliche Datenübertragungsanordnung erläutert, bei der eine Anzahl von Stationen an eine Übertragungsleitung, auf der Datenpakete übertragen werden, angeschlossen. Für die Verbindung der Rechner /u einem Netz wird schleifenförmige Vcrbindungsleitung eingesetzt.

Kin Datcnblock. der auch als Datenpaket oder Paket bezeichnet wird, mit einer Lange von etwa 1000 Bits wird /wischen den Rechnern 1 über eine Übertragungsleitung 2 ausgetauscht, und jeder Rechner 1 ist an die Übertragungsleitung 2 mit Schniltstelicneinhcilcn 4 verbunden, die auch als Stationen bezeichnet werden.

Das Formal des Datenblocks oder Pakets 5, vgl. F i g. 2, enthält einen ersten Teil 6, der die Stationsadressc A zur Bezeichnung der Station, die das Paket erhält, einen zweiten Teil 8, der eine Knotenadresse N zur Bestimmung, ob die Nachricht für den Rechner selbst oder für eine daran angeschlossene Einrichtung bestimmt ist, sowie einen c'ritten Teil 9, der die Ausgangsadresse P bezeichnet, um den Ausgangsanschluß einer imaginären Übertragungsleitung im Rechner 1 für den Fall zu bestimmen, daß die Nachricht für den Rechner selbst ist. Die übrigen Teile des Paketes 5 bestehen aus dem Nachrichtentext.

Die Station 4 beurteilt, ob das über die Übertragungsleitung 2 übertragene Paket für sie bestimmt ist oder nicht, und zwar in Abhängigkeit von der Stationsadresse 6. wenn sie das Paket 5 erhält, und nimmt das Paket 5 in den Puffer der Station 4. wenn das Paket 5 die Stationsadresse enthält. Danach wird der Rechner, der der Station 4 zugeordnet ist. unterbrochen, so daß das empfangene Paket dem Rechner 1 gemäß dem Programm 7 im Rechner übermittelt wird.

Das Programm 7 des Rechners 1 bestimmt aus der

is Knotenadresse 8 des Paketes 5. ob das Paket dem Benut/erprogramm im Rechner 1 geschickt werden soll oder /u einem der Endgeräte 3, die dem Rechner zugeordnet sind. In dem Falle, wo das Pakf.t 5 dem Benutzerprogramm übermittelt wird, wird es in Abhängigkeit von der Ausgangsadresse 9 zu dem entsprechenden Programm verteilt. Dies erfolgt du'"h Bestimmen der Speicheradresse, bei der das Paket zu speichern ist, und durch Speichern des Pakets an dem durch die Adresse angegebenen Speicherplatz.

Das Programm 7 benötigt im allgemeinen 2000 bis 8000 Sc^hritte, um die oben beschriebene Funktion durchzuführen. Wenn die Geschwindigkeit der Übertragungsleitung 2 verbessert oder erhöht wird, so daß die Anzahl von über die Übertragungsleitung 2 fließenden Paketen 5 zunimmt, treten Schwierigkeiten bei der Programmverarbeitung im Rechner 1 auf. Wenn das Zeitintervall für das Programm 7 zur Verarbeitung eines Paketes z. B. etwa 4 ms beträgt, d. h. 2000 · 2 γ&. so hat die Verarbeitungskapazität für Pakete des Rechners 1 eine obere Grenze von 250 Paketen pro Sekunde. Eine herkömmliche Datenübertragungsanordnung hat somit aus diesem Grunde den Nachteil, daß die Verarbeitungsorganisation sehr zeitraubend ist, so daß auch dann, wenn die Geschwindigkeit der Übertragungsleitung 1 hoch ist. der Rechner 1 die Daten nicht mit der Sendegeschwindigkeit der Übertragungsleitung empfangen karni.

Aufgabe der Erfindung ist es daher, eine Datenübertragungsanordnung der angegebenen Art so auszugestalten, daß die mit hoher Sendegeschwindigkeit übertragenen Datenpakete auch mit hoher Geschwindigkeit von einem Rechner von der Übertragungsleitung empfangen werden können.
Diese Aufgabe wird mit einer Datenübertragungsan-Ordnung nach dem Oberbegriff des Patentanspruches 1 gelöst, die erfindupgsgemäß die im kennzeichnenden Teil dieses Anspruches angegebenen Merkmale aufweist.

WvIu re. vorteilhafte Ausgestaltungen der Erfindung ergeben sieh aus den 1,'nteransprüchen.

Gemäß der l.rfihJung ist /wischen jeder Station und dem zugeordneten Rechner eine Schaltung vorgesehen, die eine Anzahl von Vorpro/essoren in Parallelbetrieb aufweist, um die Übertragung der empfangenen Daten

bo pakete zwischen jeder Station und dem zugeordneten Rechner auszuführen; weiterhin ist zwischen jeder Station und den Vorprozessoren eine Verteilervorrichtung angeordnet, damit selektiv die jeweilige Station mit einem unbesetzten Vorprozessor verbunden werden und so ein von dieser Sfition empfangenes Datenpaket dem zugeordneten Rechner übertragen werden kann.

Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen und unter Be-

zugnahme der Zeichnung näher erläutert. Die Zeichnungzeigt

Fig. 1 ein Blockschaltbild zur Erläuterung des Aufbaus einer herkömmlichen Dateniibertragungsanordnung;

F i g. 2 eine schematische Darstellung zur Erläuterung eines Paketformats;

Fig.3 ein Blockschaltbild zur Erläuterung einer erfindungsgemäßen Datenübertragungsanordnung;

F i g. 4 ein Blockschaltbild zur Erläuterung eines Verteilers für die Datenübertragungsanordnung nach Fig. 3;

F i g. ¹S ein Blockschaltbild eines Empfängerwählers für den Verteiler nach F i g. 4;

F i g. Ij ein Blockschaltbild eines Senderwählers für einen Verteiler nach F i g. 4;

Fig.? ein Blockschaltbild einer Besteuerung für den Vertei'?^r narh F ig 4 und leine Verbinduna mit der Station: und in

F ι g. 3 ein Blockschaltbild einer Steuerung für den Verteiler nach F i g. 4.

F i g. 3 zeigt eine Ausführungsfortm einer erfindungsgemäßen Datenübertragungsanordnung. Zwischen der bekannten Station 4 zum Senden und Empfangen des Pakets über die Übertragungsleitung 2 und dem Rechner 1 und einer Vielzahl von Endgeräten 3 sind eine Verteilervorrichtung (im folgenden auch als »Verteiler« bezeichnet) U, eine Vielzahl von Vorprozessoren 10 oder eine Vielzahl von Endgerät-Schnittstellenprozessoren 12 angeschlossen, die mit den entsprechenden Endgeriiten zusammenpassen, so daß die Vorprozessoren 10. der Rechner 1 und die Endgerätschnittsteilenprozessoren 12 über einen Bus 13 von der Art verbunden sind, die Daten in beiden Richtungen zwischen den verschiedenen daran angeschlossenen Prozessoren frei übertragen können. Der Einfachheit halber sind hier nur zwei Vorprozessoren 10 dargestellt. Aus demselben Grunde ist nur ein Endgerät 3 eines Paares mit dem zugeordneten Endgerätschnittstellenprozessor 12 dargestellt.

Der Rechner 1 ist als herkömmlicher Kleincomputer aufgebaut der aus einer Zentraleinheit 1-1, einem Speicher 1-2. einer Schnittstellenschallung 1-3 und einem Bus 1-4 zur Verbindung der genannten Baugruppen besteht und mit dem Bus 13 über die Schnittstellenschaltung 1--I verbunden ist. Der Rechner 1 nimmt die Datenübertragung mit dem Bus 13 vor und führt verschiedene Operationen in Abhängigkeit vom Benutzerprogramm durch, und zwar unter Verwendung des empfangenen Pakets, das im Speicher 1-2 gespeichert ist.

Der Endgerätschnittstellenprozessor 12, der nachstehend auch als Endgerätschnittstelle· bezeichnet wird, ist ebenfalls als herkömmlicher Kleincomputer aufgebaut und besteht aus einer Zentraleinheit 12-1. einem Speicher 12-2. Schnittstellenschaltungen 12-3 und 12-4 und einem Bus 12-5 zur Verbindung der vorherigen Baugruppen, so daß die Schnittstellenschaltungen 12-3 und 12-4 mit dem Bus 13 bzw. dem zugeordneten Endgerät 3 verbunden sind. Der Endgerätschnittstellenprozessor 12 steuert die Datenübertragung zwischen dem Bus 13 und dem Erdgerät 3.

Jeder Vorprozessor 10 ist ebenfalls als herkömmlicher Kleincomputer aufgebaut und besteht aus einer Zentraleinheit 10-1, einer Schnittstellenschaltung 10-2 zur Steuerung der Verbindung mit dem Bus 13, einem Speicher 10-3. einer Steuerschaltung 10-4 für direkten Speicherzugriff, die auch a!s DMA-Steuerschaltung bezeichnet wird, um die Übertragung des Paketes zwischen dem Verteiler 11 und dem Speicher 10-3 zu steuern, einer Status-Stcuerschaltung 10-5 zur Steuerung des Betriebes des Vorprozessors 10 und einem Bus 10-6 zur Verbindnung der obigen Baugruppen. Der Vorprozessor 10 überträgt das zugeordnete Paket, das von der Station 4 über den Verteiler 11 empfangen worden ist, entweder an den Rechner 1 oder die Endgerätschnillstelle 12 und bestimmt die Speicheradresse, bei der das Paket im Speicher 1-2 des Rechners 1 zu speichern ist, auf der Basis der Ausgangsadresse des empfangenen Paketes in dem Falle, wo dieses Paket eine Nachricht darstellt, die dem Rechner 1 /u übermitteln ist

Außerdem nimmt der Vorprozessor 10 die erforderliche Verarbeitung vor. mit der das Paket gemäß dem Paketformat aufbereitet tind dem Verteiler 11 übermittelt wird, und zwar auf der Basis der vom Rechner 1 oder der Endgerätschnittstelle 12 geschickten Daten. Somit nimmt der Prozessor 10 die Datenverarbeitung für die Paketübertragung und den Paketempfang vor.

die früher bei einem herkömmlichen System nach F i g. 1 vom Rechner 1 durchgeführt wurden. Außerdem werden sämtliche Vorprozessoren 10 parallel betrieben. Infolgedessen wird die Datenverarbeitung für die Pake !Übertragung und den Paketempfang so beschleunigt.

daß die Übertragung und der Empfang des Paketes mit hoher Geschwindigkeit zwischen der Übertragungsleitung 2 -ind dem Rechner 1 oder dem Endgerät 3 durchgeführt werden.

Der Verteiler 11 überträgt einerseits das von der Station 4 empfangene Paket mit hoher Geschwindigkeit an einen der Vorprozessoren 10 und nimmt andererseits das von einem der Vorprozessoren 10 abzusendende Paket und führt es der Station 4 zu.

Der Verteiler 11 besteht, wie in F i g. 4 dargestellt aus

J5 einer Vielzahl von Schnittstellenschaltungen 11-1. die jeweils einem entsprechenden Vorprozessor 10 zugeordnet und mit ihm verbunden sind, einer Bus-Steuerung i 1-3 zur Steuerung der Übertragung über einen mit der Station 4 verbundenen Bus 11-4. Gatterschaltungen 11-2-1 und 11-2-2 zur selektiven Verbindung der Bus-Steuerung 11-3 mit einer der Schnittstellenschaltungen 11-1, einem Empfängerwähler 11-2-4 und einem Senderwähler 11-2-5 zur Steuerung dieser Gatterschaitungen. sowie einer Steuerung 11-2-3 zur Steuerung der obengenannten Schaltungen.

Der Bus 11-4 besteht aus einer Datenleitung 11-4-2 zur Übertragung des Pakets, einer Adressenlcitung 11-4-1 zur Übertragung der Adresse und einer Steuerleitung 11-4-3 zur Übermittlung eines Steuersignals. Die Datenleitung 11-4-2 und die Adressenleitung Ii t-1 sind unter der Steuerung der Bus-Steuerung 11-3 über die Datenleitung bzw. die Adressenlcätung im Bus 11-11 und die Gatlerschaltungen 11-2-2 bzw. 11-2-1 an eine der Vielzahl von Datenleitungen in einem Zweiweg-Bus 11-13 und eine der Vielzahl von Adressenleitungen im Einweg-Bus 11-12 angeschlossen. Jede der Datenleitungen im Bus 11-12 und jede der Adressenleitungen im Bus 11-13 sind an eine entsprechende Schnittstellenschaltung 11-1 angeschlossen. Jede der Schnittstellenschaltungen 11-1 verbindet die ausgewählte Adressenleitung im Bus 11-12, die ausgewählte Datenleitung im Bus 11-13 und die ausgewählte Steuerleitung des Ausgangs-Bus 11-10 der Steuerung 11-2-3 mit der DMA-Steuerschaltung 10-4 im entsprechenden Prozessor 10 über einen Zweiweg-Bus 11-6. Jede Schnittstellenschaltung 11-1 ist mit der Status-Steuerschaltung 10-5 im entsprechenden Vorprozessor 10 über einen Bus 11-5 zur Übertragung des Steuersignals verbunden.

Jeder Vorprozessor 10 versorgt die entsprechende Schnittstellenschaltung 11-1 über den Bus 11-5 mit einem Puffer-Statussignal, das angibt, ob der Puffcrspeicheibcreich im Speicher 10-3 verwendet wird oder nicht. Dieses Puffer-Stauissignai, das von jeder Schnittstellenschaltung 11-1 empfangen wird, wird über einen Bus 11-16 zum Hmpfiingcrwähler 11-2-4 übertragen und vcrwüsiJct, um dicGattcrschaltungen 11-2-1 und 11-2-2 so zu steuern, daß das empfangene Paket einem der Vorprozessoren 10 übermittelt wird, dessen Pufferspeicher nicht benutzt wird. Außerdem schickt jeder Vorprozessor 10 eine Sendeanfrage aus der Status-Steuerschaltung 10-5 über den Bus 11-5 zu der entsprechenden Schnittstellenschaltung 11-1. Diese Sendeanfrage, die von jeder Schnittstellenschaltung 11-1 empfangen wird, wird über einen Bus 11-17 /um Senderwähler 11-2-5 geschickt und da/u verwendet, die Gattersehaltungen 11-2-1 und 11-2-2 so zu steuern, daß das Paket vom Vorprozessor iö abgeschickt werden kann, uci die Sendeanfrage erzeugt hat.

Die Steuerung 11-2-3 versorgt jede Schnittstellenschaltung 11-1 über den Bus 11-10 und die DMA-Stcuersehaliung 10-4 im entsprechenden Prozessor 10 über den Bus 11 -6 mit einem Signal zum Steuern des Sendens und Empfangens eines Paketes durch die Vorprozessoren 10.

Die Datenübertragung zwischen dem Rechner 1, der Endgerätschnittstelle 12, den Vorprozessoren 10 und der Station 4 wird mit einem herkömmlichen DMA-Verfahren oder Verfahren mit direktem Speicherzugriff durchgeführt. Die Schnittstellenschaltung 1-3 des Rechners 1 enthält eine DMA-Schaltung zur Übertragung von Daten mit dem DMA-Verfahren zwischen dem Speicher 1-2 und dem Bus 13. Die Schnittstellenschaltung 12-3 der Endgerätschnittstelle 12 enthält eine DMA-Schaltung zur Übertragung von Daten mit dem DMA-Verfahren Zwischen dem Speicher 12 2 und dem Bus 13. Die Schnittstellenschaltung 10-2 des Vorprozessors 10 enthält eine DMA-Schaltung zur Übertragung von Daten mit dem Verfahren zwischen dem Speicher 10-3 und dem Bus 13.

Die Wirkungsweise der Datenübertragungsanordnung wird nachstehend näher erläutert.

Empfangsbetrieb

Die Station 4 stellt fest, ob die Stationsadresse 6 des über die Übertragungsleitung 2 empfangenen Paketes 5 mit der Adresse der Station übereinstimmt oder nicht und nimmt das Paket, das gemäß der Beurteilung für die Station bestimmt ist, in den nicht dargestellten Puffer. Dann wird ein Unterbrechungssignal von der Station über die Steuerleitung 11-4-3 im Bus 11-4 zum Verteiler 11 geschickt. Dieses Unierbrechungssignal wird von der Bus-Steuerung 11-3 empfangen, von der es über eine Leitung 11-15 zur Steuerung 11-2-3 übertragen wird.

In Abhängigkeit von dem Unterbrechungssignal auf der Leitung 11-15 sendet die Steuerung 11-2-3 ein Wähl-Befehlssignal zum Empfängerwähler 11-2-4 über eine Leitung 11-18. Der Kmpfängerwähier 11-2-4 wird, wie bereits erwähnt, mit dem Puffer-Statussignal von jedem Vorprozessor 10 über den Bus 11-16 versorgt. Dieser Empfängerwähler 11-2-4 wählt, in Abhängigkeit vom Empfang des Wähl-Befehlssignals von der Steuerung ί 1-2-3 einen Vorprozessor 10. der ein Puffer-Statussignal auf dem Bus 11-16 erzeugt, das angibt, daß der Puffer nicht benutzt wird.

Wie in F i g. 5 dargestellt, enthält der Empfängerwähler 11-2-4 eine erste Torschaltung 15 zur Verbindung jeder Leitung vom Bus 11-16 mit einer entsprechenden Leitung eines internen Bus 15-4, der di>e gleiche Anzahl von Leitungen wie der Bus 11-16 besitzt. Die erste Tor-

^r, schallung 15 wählt nur eine Leitung vom Bus 11-16, auf der ein Puffcr-Statussignal vorhanden ist, das angibt, daß der entsprechende Puffer nicht benutzt wird. Ein derartiges Signal wird nachstehend aiii Puffer-Leer-Signal bezeichnet. Die erste Torschaltung 15 überträgt

ίο das Puffer- Leer-Signal auf der ausgewählten Leitung an eine entsprechende Leitung vom internen Bus 15-4.

Die erste Torschaltung 15 enthält die gleiche Anzahl von AND-Gattern 15-1 wie Leitungen vom Bus 11-16, und jedes AND-Gatter 15-1 ist zwischen ein entsprechendes Paar von Leitungen mit einer Leitung vom Bus 11-16 und einer Leitung vom internen Bus 15-4 geschaltet. Die erste Torschaltung 15 enthält ferner einen Decodierer 15-2, der an den Bus 11-1(> angeschlossen ist. Der Decodierer ',5-2 sprich: auf die Puffe:· Statussignale auf dem Bus li-16 an, um die AND-Gatter 15-1 über eine Leitung 15-3 so zu steuern, daß nur eine Leitung vom Bus 11-16, auf der ein Puffer-Leer-Signal vorhanden ist, ausgewählt wird, und das Pulfer-Leer-Signal auf der ausgewählten Leitung wird zu einer entsprechenden Leitung des internes Bus 15-4 übertragen. Wenn ein Puffer-Leer-Signal auf mehreren Leitungen des Bus 11-16 gleichzeitig vorhanden ist, schaltet der Decodierer 15-2 selektiv nur eines von den AND-Gattern 15-1 ein, die an die verschiedenen Leitungen vom Bus 11-16 angeschlossen sind, z. B. dasjenige AMD-Gatter 15-1. das die oberste Position bei den Anordnungen nach Fig.4 oder 5 von derartigen AND-Gattern lfi-1 hat.

Somit wird das Puffer-Leer-Signal nur auf der ausgewählten Leitung des Bus 11-16 zu einer entsprechenden Leitung des internen Bus 15-4 übertragen.

Die gleiche Anzahl von AND-Gattern 16 wie Leitungen des internen Bus 15-4 verbindet jede Leitung des Bus 15-4 mit einer entsprechenden Leitung des Bus 11-9-1, der die gleiche Anzahl von Leitungen wie der interne Sus 15-4 besitzt. Die AND-Gatter 16 werden vom Wähl-Befehls-Signal auf der Leitung 11-18 eingeschaltet.

Somit liefert der Empfängerwähler 11-2-4 auf einer Leitung des Bus 11-9-1 das Puffer-Leer-Signal in Abhängigkeit vom Wähl-Befehlssignal auf der Leitung 11-18. Das Signal auf dem Bus 11-9-1 gibt an, welcher der Prozessoren 10 unter den Vorpnozessoren 10 gewählt worden ist, die das Puffer-Leer-Signal erzeugt haben.

so Das Signal auf dem Bus 11-9-1 wird zu der Steuerung 1?-2-3 und den Torschaltungen 11-2-1 und 11-2-2 übertragen, Das Signal auf dem Bus 11-9-1 wird von der Steuerung 11-10 in der nachstehend beschriebenen Weise verwendet.

In Abhängigkeit vom Wählsignal auf dem Bus 11-9-1 verbinden die Torschaltung 11-2-1 für den Adressenbus und die Torschaltung 11-2-2 für den Datenbus den Bus 11-11 mit der entsprechenden Leitung vom jeweiligen Bus 11-12 und 11-13, die sich zu der einen Schnittstellenschaltung 11-1 erstreckt, welche dem gewühlten Vorprozessor 10 zugeordnet ist. Somit werden Adressen- und Daten-Übertragungsleitungen zwischen einem der Vorprozessoren 10 und der Station 4 aufgebaut Danach sendet die Steuerung ί 1-2-3 einen Ernpfangsbefehl R zur Bus-Steuerung 11-3 über eine Leitung 11-7. Die Bus-Steuerung 11-3 spricht auf diesen Einpfangsbefehl an und sendet eine Leseanfrage über die Steuerleitung 11-4-3 zur Station 4.

In Abhängigkeit von dieser Leseanfrage sendet die Station 4 die Adresse des Pufferspeicherbereiches im Vorprozessor 10 und das empfangene Paket zu den Leitungen 11-4-1 und 11-4-2. Die Adresse im Pufferspeicherbereich wird vorher in der Station 4 gespeichert. Diese Adresse und das Paket werden der DMA-Stcucrschaltung 10-4 im ausgewählten Vorprozessor 10 über die Bus-Steucr'ing 11-3, den Bus H-Tl, die Torschaltungen 11-2-1 unef 11-2-2, die Busse 11-12 und 11-13, die Schnittstellenschaltung 11-1 und den Bus 11-6 übermittelt. Die DMA-Steuerschaltung 10-4 informiert die Status-Steuerschaltung 10-5 vom Empfang des Pakets und die Status-Steuerschaltung 10-5 ändert ihrerseits das Pufferstatus-Steuersignal, das der Leitung 11 -5 übermittelt wird, um anzuzeigen, daß der Puffer benutzt wird. Die DMA-Steuerschaltung 10-4 speichert das empfangene Paket im Pufferspeicherbereich im entsprechenden Speicher 10-3. der durch die oben angegebene Adresse bestimmt ist.

Die Übertragung des Paketes wird für eine vorgegebene Länge durchgeführt. Wenn diese Paket-Speicheroperationen wiederholt werden, bis sämtliche Pakete im Speicher 10-3 gespeichert sind, sendet die Station 4 ein Empfangs-Beendigungs Unterbrechungssignal über die Steuerleitung 11-4-3 zur Bus-Steuerung 11-3. Die Bus-Steuerung 11-3 sendet ihrerseits die Unterbrechung über die Leitung 11-15 zur Steuerung 11-2-3. In Abhängigkeit von dieser Unterbrechung sendet die Steuerung 11-2-3 das Empfangsbeendigungs-Unterbrechungssignal zur DMA-Steuerschaltung 10-4 des Vorprozessors 10, der vom Empfängerwähler 11-2-4 gewählt worden ist, und zwar über den Bus 11-10, die Schnittstellenschaltung 11-1 und den Bus 11-6. Dann sendet die DMA-Steuerschaltung 10-4 das Empfangsbeendigungs-Unterbrechungssignal über den Bus 10-6 zur Zentraleinheit 10-1.

In Abhängigkeit von dieser Unterbrechung nimmt die Zentraleinheit 10-1 die folgende Verarbeitung in Abhängigkeit vom Verarbeitungsprogramm vor. Zunächst einmal stellt die Zentraleinheit 10-1 fest, oder der Rechner 1 oder eines aus der Vielzahl der Endgeräte 3 durch die Knotenadresse 8 des empfangenen Pakets bestimmt ist. In dem Falle, wo das Paket einem der Endgeräte zugeordnet ist, sendet die Zentraleinheit 10-1 darüber hinaus sowohl die Adresse, die der Knotenadresse des Paketes entspricht, als auch den Text im Paket über die Schnittstellenschaltung 10-2 zum Bus 13. Die Steuerung des Rechtes, den Bus 13 zu benutzen, wird mit einem beliebigen herkömmlichen Entscheidungsverfahren durchgeführt Eine der Endgerätschnittstellen 12 stellt fest, daß sie von der Adresse auf dem Bus 13 bestimmt worden ist, und empfängt und sendet den Text im Paket zum entsprechenden Endgerät 3. In dem Falle, wo die Knotenadresse des empfangenen Paketes den Rechner 1 bezeichnet, bestimmt die Zentraleinheit 10-1 auf der Basis der Ausgangsadresse die Adresse im Speicher 1-2 im Rechner 1, die das empfangene Paket speichern soll. Zu diesem Zweck versorgt die Zentraleinheit 10-1 den Rechner 1 über die Schnittstellenschaltung 10-2 und den Bus 13 mit dem Befehl für die Anweisung des Rechners 1, die Speicheradresse für die Ausgangsadresse aus dem Speicher 1-2 im Rechner 1 zu lesen.

Beim Empfang der Speicheradresse, die vom Rechner 1 über den Bus 13 geschickt wird, versorgt die Zentraleinheit 10-1 den Bus 13 sowohl mit den Daten, die sich aus der Speicheradresse und dem Text des empfangenen Paketes zusammensetzen, als auch mit der den Rechne- 1 bestimmenden Adresse. Der Rechner 1 nimmt die Daten aus dem Bus 13, wenn er von der Tatsache inforr 'iert wird, daß die Zuordnungsadresse ihn selbst zuordnet und schreibt den Text des empfangenen Paketes in die Position im Speicher 1-2, die durch Γι die Speicheradresse zugeordnet ist. Nachdem der Pakctlcxt zur Endgcriitschnitt.stcllc 12 oder dem Rechner 1 geschickt worden ist, versorgt die /.dninilcinhcil I0-I im Vorprozessor 10 die Slultis-Steuerschaltung 10-5 mil einem Befehl, der das Puffcr-Slatussignal ändert, wclches der Leitung 11-5 von der Status-Stcucrschaltung 10-5 geschickt worden ist, um anzuzeigen, daß der Puffer nicht benutzt wird.

Somit ist die Empfangsoperation für ein Paket beendet. In dem Falle, wo die Station 4 ein weiteres Paket während der Empfangsoperation erhält, verwendet die Steuerung 11-2-3 im Verteiler 11 den Empfängcrwänler 11-2-4, um damit einen anderen Vorprozessor 10 /u wählen, der einen Puffer hat. welcher zu dieser ZtU nicht benutzt wird, um die Verarbeitung des neu empfangenen Paketes durchzuführen, wie es oben beschrieben worden ist. Infolgedessen werden die nacheinander von der Station 4 empfangenen Pakete mit der Vielzahl von Prozessoren parallel verarbeitet.

Sendebetrieb

Die Übertragung vom Rechner 1 wird anhand des nachstehenden Beispiels erläutert. Wenn die Sendcanfrage vom Benutzerprogramm im Computer 1 abgegeben wird, registriert das Standard-Paket verarbeitungsprogramm im Rechner 1 die Paketdaten, die sowohl den Text des Sendepakets als auch die Parameter enthalten, welche vom Benutzer so zugeordnet werden, daß sie zum Text hinzuaddiert werden, um die Knotenadressc

j5 und die Ausgangsadresse zu bestimmen, als einen Satz im Speicher 1-2 in einer Übcrtragungs-Warteschlange.

Um die auf Übertragung wartenden Paketdaten nacheinander aus der Warteschlangc zu nehmen, sendet jeder Vorprozessor 10 die Speicheradresse und die Leseanfrage zum Bus 13 über die Schnittstellenschaltung 10-2, wenn der Bus nicht mit einer Sende- oder Empfangsoperation besetzt ist, um dadurch die auf Übertragung wartenden Paketdatcn mit der Schnittstellenschaltung 1-3 des Rechners 1 aus dem Speicher 1-2 zu lesen.

Wenn die auf Übertragung wartenden Paketdaten herausgenommen werden, werden die Stationsadressc 6, die Knotenadresse 8 und die Ausgangsadresse 9 des Paketes 5 in Abhängigkeit vom Parameter bestimmt, und der Textteil wird zur Aufbereitung des Paketes 5 angefügt. Dann wird eine vorher in Speicher 10-3 angefertigte Sendeanfrage der Status-Steuerschaltung 10-5 des Prozessors 10 von der Zentraleinheit 10-1 zugeführt, um dadurch die Sendeanfrageleitung im Bus 11-5 ein?uschalten. Diese Sendeanfrage wird zum Senderwählcr 11-2-5 über die Schnittstellenschaltung 11-1 und den Bus ll-17des Verteilers 11 übertragen.

Wie in F i g. 6 dargestellt, ist der Senderwähler 11-2-5 mit der gleichen Anzahl von Status-Zwischenspeichern i7 wie die Vorprozessoren 10 ausgerüstet Der Status-Zwischenspeicher 17 zeigt an, ob die entsprechenden Vorprozessoren 10 in ihrem Sendebetrieb sind oder nicht, und jeder Status-Zwischenspeicher wird in Abhängigkeit von der Sendeanfrage eingestellt die vom entsprechenden Prozessor 10 über den Bus 11-17 zuge-

s. führt wird.

Der Senderwähler 11-2-5 enthält ferner eine Gatterschaltung 18 zur Verbindung des jeweiligen Status-Zwischenspeichers 17 mit einer entsprechenden Leitung

Γ)

vom Bus 11-9-2, welche die gleiche Anzahl von Leitungen wie Status-Zwischenspeicher 17 besitzt. Die Torschaltung 18 wühlt nur einen der .Status-Zwischen.speichcr 17, die in gesetztem Zustand sind, und überträgt das Ausgangssignal des gewählten Status-Zwischenspeichers auf eine entsprechende Leitung v.mti Bus 11-9-2, Die Wählrcgel der Status-Zwischenspeicher 17 mit der Torschaltung 18 kann die gleiche sein, wie die Wählregel der Puffer-Leer-Signale mit dem Empfängerwähler 11-2-4. Somit enthält die Torschaltung 18 die gleichen Schaltungselemente wie die erste Torschaltung 15 des F.mpfängcrwählers 11 -2-4. Das bedeutet, die Torschaltung 18 enthält AND-Gatter 18-1. die jeweils /wischen ein Paar aus einem Status-Zwischenspeicher und eine Leitung vom Bus 11-9-2 geschaltet sind, und enthält außerdem einen Decodierer 18-2, der den gleichen Schaltungsaiifbau hat wie der Decodierer 15-2 des limpfiingerwählers 11-2-4. Der Decodierer 18-2 schaltet eines der AND-Gatter 18-1 über die Leitung 18-3ein.

Somit liefert der Scndcrwählcr ! ί 2 5 ein Ausgangssignal des gewählten Status-Zwischenspeichers 17 auf einer entsprec..enden Leitung vom Bus 11-9-2. Das Signal auf dem Bus 11-9-2 gibt an, welcher der Vorprozessoren 10 unter den Vorprozessoren 10 ausgewählt worden ist, welche eine Sendeanfrage'erzeugt haben.

Das Ausgangssignal des Decodierers 18-2 wird AND-Gattern 19 zugeführt, die jeweils über Leitungen 18-3 an die Status-Zwischenspeicher 17 angeschlossen sind, um eines der AN D-Gatter 19 einzuschalten, das an den ausgewählten Status-Zwischenspeicher 17 angeschlossen (jt. Das eingeschaltete AND-Gatter 19 ermöglicht es, daß der ausgewählte Status-Zwischenspeicher 17 zurückgesetzt wird, nachdem die Sendeoperation beendet ist, wie es nachstehend näher erläutert ist.

Der Scnderwähler 11-2-5 enthält ferner ein OR-Gatter 20, das ein OR-Signal von sämtlichen Signalen auf dem Bus 11-9-2 liefert. Das OR-Signal wird der Steuerung 11-2-3 über die Leitung 11-21 zum Sendestartsignal geschickt.

Der Bus 11-9-2 enthält die gleiche Anzahl von Leitungen wie der Status-Zwischenspeicher 17. Jede Leitung des Bus 11-9-2 ist an einen entsprechenden Status-Zwischenspeicher 17 mittels einer Torschaltung 18 angeschlossen, die im Senderwähler 11-2-5 enthalten ist. Die Torschaltung 18 ist so aufgebaut, daß sie nur einen der Status-Zwischenspeicher wählt, der im gesetzten Zustand ist, und liefert das Ausgangssignal des gewählten Zwischenspeichers zu einer entsprechenden Leitung des Bus 11-9-2. Nachdem die Sendeoperation für den Vorprozessor 10, der dem gewählten Zwischenspeicher entspricht, beendet ist, wird der gewählte Zwischenspeicher in Abhängigkeit von einem Signal auf der Leitung 11-19 zurückgesetzt, ^w'^{e es} nachstehend näher erläutert ist. Die Wählregel der Torschaltung kann die gleiche sein, wie es im Zusammenhang mit der ersten Torschaltung 15 des F.mpfängerwählers 11-2-4 erläutert worden ist.

Der Senderwähler 11-2-5 enthält ferner ein OR-Gatter 20, das ein OR-Signal der Signale auf allen Leitungen des Bus 11-9-2 liefert. Das OR-Signal wird der Steuerung 11-2-3 mit der Leitung 11-21 als Sendestartsignal übermittelt.

Das Signal, das so vom Senderwähler Ϊ1-2-5 auf dem Bus 11-9-2 erzeugt worden ist, wird durch den Bus 11-9-2 zur Adressen-Gatterschaltung 11-2-1 und zur Daten-Gatterschaltung 11-2-2 ausgegeben, um damit die Daten- und Adressen-Übertragungsleitungen für die Vororozessoren 10 und die Station 4 zu setzen. In Ab-

hängigkeit vom Scndestartsignal liefert die Steuerung 11-2-3 einen Sendebefehl 5 über eine Leitung 11-8 zur Bus-Steuerung 11-3. Die Bus-Steuerung 11-3 sendet die Schreibanfragc zur Station 4, und zwar unter Verwcndung der Sleuerungsleitung 11-4-3 des Bus 11-4.

Die Station 4 versorgt die DMA-Steuerschaltung 10-5 des gewählten Prozessors in gleicher Weise ivie beim Empfangsbetrieb über die bereits genannten Daten- und Adressen-Übertragungsleitungen sowohl mii der Adresse im Pufferbereich des Speichers 10-3 als aucl· den Daten zur Angabe, daß das Paket aus dem Speicher 10-3 auszulesen ist, damit die Daten aus dem Speicher 10-3 des Vorprozessors 10 ausgelesen und zur Übertragungsleitung 2 ausgegeben werden.

Nach diesem Sendevorgang wird ein Übertragungsbeendigungs-Unterbrechungssignal von der Station 4 auf der Steuerleitung 11-4-3 erzeugt. Das so erzeugte IJnierbrechungssignal wird /ur Bus-Steuerung 11 -3 ausgegeben, von der es über eine Leitung 11-14 an die Steuerung 11-2-1 ungelegt wird. In Abhängigkeit von dem Übertragungsbeendigungs-Unterbrechungssignai sendet die Steuerung 11-2-3 dieses Unterbrechungssignal zu dem einen Bus 11-10, der durch das vom Bus 11-2-9 empfangene Wählsignal zugeordnet ist, so daß das Unterbrechungssignal über die entsprechende Schnittstellenschaltung 11-1 zur DMA-Steuerschaltung 10-5 im entsprechenden Vorprozessor 10 übertragen wird. Die DMA-Steuerschaltung 10-5 unterbricht den Vorprozessor 10.

In Abhängigkeit von diesem Übertragungsbeendigungs-Unterbrechungssignal erzeugt das Programm des Vorprozessors 10 eine Übertragungsbeendigungsunterbrechung im Rechner 1 durch den Bus 13 und die Schnittstellenschaltung 10-2, nachdem die Verarbeitung

im Anschluß an die Übertragungsbeendigung im Vorprozessor 10 durchgeführt worden ist. In Abhängigkeit von der Übertragungsbeendigungsunterbrechung informiert das Paketverarbeitungsprogramm im Rechner 1 das Benutzerprogramm von der Übertragungsbeendigung.

Die Steuerung 11-2-3 versorgt eine Leitung 11-19 mit dem auf der Leitung 11-14 empfangenen Unterbrechungssignal, so daß der gewählte Status-Zwischenspeicher 17 des Senderwählers 11-2-5 zurückgesetzt wird, wenn das Signal dem gewählten Status-Zwischenspeicher 17 durch das selektiv eingeschaltete AND-Gatter 19 des Senderwählers 11-2-5 geliefert wird. Wenn der gewählte Status-Zwischenspeicher 17 zurückgesetzt wird, wählt der Decodierer 15-2 des Senderwählers 11-2-5 einen der Status-Zwischenspeicher 17, der sich immer noch im gesetzten Zustand befindet, wenn ein solcher vorhanden ist. Somit wählt der Senderwähler 11-2-5 einen anderen Prozessor, der die Sendeanfrage erzeugt hat. wenn irgend ein solcher Vorprozessor 10 vorhanden ist, und es wird ein neuer Sendevorgang gemäß dem oben beschriebenen Ablauf ausgelöst.

Dies sind die hauptsächlichen Operationen des erfindungsgemäßen Systems. Nachstehend folgt eine zusätzliche Erläuterung über die Wirkungsweise und den Betrieb der Bus-Steuerung 11-3. der Station 4 sowie der Steuerung 11-2-3 unter Bezugnahme der F i g. 7 und 8.

Bus-Steuerung und Station Empfangsbetrieb

Das Unterbrechungssignal, das von der Station 4 in der oben beschriebenen Weise geliefert wird, wenn sie

ein Paket von der Übertragungsleitung 2 empfangt wird von einem Empfangsteil 4-1 der Staron 4 erzeugt und enthält ein Systemunterbrechungssignal und ein Empfangsteil-Identifikationssignal. Diese Signale werden einem AND-Gatter 11-3-2 der Bussteuerung 11-3 jeweils über Leitungen 11-4-3-3 und 11-4-3-4 übermittelt, die zur Steuerleitung 11-4-3 gehören. Das Unterbrechungssignal, das die Busstcuerung 11-3 auf der Leitung 11-15 in der oben beschriebenen Weise in Abhängigkeit vom Unterbrechungssigna! von der Station 4 beim Empfang eines Paketes liefert, wird vom AND-Gatter 11-3-2 in Abhängigkeit von den beiden Signalen erzeugt. Wie oben bereits erwähnt, sendet die Steuerung 11 -2-3 den Empfangsbefehl R auf der Leitung 11 -7 in Abhängigkeit vom Unterbrechungssignal auf der Leitung 11-15. Ersteres und letzteres werden erzeugt, indem lediglich der Empfangsbefehl R auf die Leitungen 11-4-3-1 bzw. 11-4-3-2 innerhalb der Bus-Steuerung 11-3 übertragen werden. Die Leitung 11-4-3-1 ist sowohl an das Empfangsteil 4-1 als auch an einen Sendeteil 4-2 der Station 4 angeschlossen. Die Leitung 11-4-3-2 ist nur an den tmpt-Kigsteil 4-1 angeschlossen. In Abhängigkeit von den beiden Signalen startet das EmpfangstHl 4-1 den Übertragungsbetrieb des empfangenen Paketes mit dem DMA-Verfahren der oben beschriebenen Art vom darin enthaltenen, nicht näher dargestellten Puffer zum ausgewählten Prozessor 10 mit den Bussen oder Sammellei'ungen 11-4-1.11-4-2 und dem Bus 11-11. Die Busse 11-4-1 und 11-4-2 gehen durch die Bus-Steuerung 11-3 hindurch und sind an den Bus 11-4 angeschlossen. Das Empfangsbeendigungs-Unterbrechungssignal. das die Station 4 in der oben angegebenen Weise erzeugt, nachdem die Übertragung vorüber ist, umfaßt ein Unterbrechungssignal und ein System-Wählsignal, die jeweils den Leitungen 11-4-3-3 und 11-4-3-4 vom Empfangsteil 4-1 der Station 4 übermittelt werden. Das Empfangsbeendigungs-Unterbrechungssignal, das die Bus-Steuerung 11-3 auf der Leitung 11-15 in der angegebenen Weise erzeugt, und zwar in Abhängigkeit vom Empfangsbeendigungs-Unterbrechungssignal von der Station 4. wird wiederum vom AND-Gatter 11-3-2 in Abhängigkeit von den beiden Signalen auf den Leitungen 11-4-3-3 und 11-4-3-4 erzeugt.

Sendebetrieb

Die Schreibanfrage der oben angegebenen Art. wel ehe die Bus-Steuerung 11-3 zur Station 4 in Abhängigkeit von der Sendeanfrage .S' schickt, welche von dor Steuerung lt-2-3 über die Leitung 11-8 geliefert wird, umfallt ein System-Startsignal und ein Sendeteil-Wählsignal Ersteres und letzteres werden erzeugt, indem lediglich der Sendebefehl S juf die beiden Leitungen 11 -4-3-1 b/w 11-4-3-5 übertragen wird. Die Leitung 11 -4-3-5 ist nur an den Sendeteil 4-2 der Station 4 angeschlossen In Abhängigkeit von den beiden Signalen st jrtet der Sendeteil 4-2 die Übertragungsoperation des f\iketes. das mit dem DMA-Verfahren übermittelt wird, und überträgt das übertragene Paket in der oben beschriebenen Weise zur Übertragungsleitung 2. Nach diesem Sendevorgang schickt der Sendeteil 4-2 das Übertragungsbeendigungs-Unterbrechungssignal zur Bus-Steuerung 11-3. Dieses Übertragungsbccndigungs-Unterbrechungssignal enthält ein Unterbrechungssigna! und ein Sendeleil-Wählsignal. Ersteres und letzteres werden einem AND-Gatter 11-3-4 der Bus-Steuerung 11-3 mit Leitungen 11-4-3-3 bzw. 11-4-3-6 übermittelt. Das Übertragungsbeendigungs-Unterbrechungssignal. das die Bus-Steuerung 11-3 in der bes hriebenen Weise auf der Leitung 11-14 in Abhängigkeit vom Ubcrtragungsbeendigungs-Unterbrechungssignal von der Station 4 sendet, wird vom AND-Gatter 11-3-4 in Abhängigkeit von den Signalen auf den beiden Leitungen 11-4-3-3 und 11-4-3-6 erzeugt.

Steuerung
to Hmpfangsbctricb

Das Wähl-Befehlssignal der oben angegebenen Art, das die Steuerung 11-2-3 zum Empfängerwähler 11-2-4 mittels der Leitung 11-18 in Abhängigkeit vom Unlerbrechungssignal schickt, das von der Bus-Steuerung 11-3 über die Leitung 11-15 gegeben wird, wenn der Empfangsbetrieb beginnen soll, wird von einem RS-FHp-Flop 11-2-3-5 erzeugt Das Flip-Flop 11-2-3-5 ist in einem zurückgesetzten Zustand, außer während des Empfangsbetriebes, was nachstehend näher erläutert ist. Das invertierte Ausgangssignal des Flip-Flops 11-2-3-5 schaltet ein AND-Gatter 11-2-3-4 ein. Somit wird das auf der Leitung 11-15 anliegende Unterbrechungssignal durch das AND-Gatter 11-2-3-4 hindurchgeleitet und setzt das Flip-Flop 11-2-3-5. Das normale Ausgangssignal des Flip-Flops 11-2-3-5 wird dem EmpfängerwHhler 11-2-4 über die Leitung 11-18 als Wähl-Befehlssignal übermittelt. Die erste Verzögerungseinrichtung D 1, die !..(fischen die niv nale Ausgangsklemmc des Flip-Flops 11-2-3-5 und ein AND-Gatter 11-2-3-7 geschähet ist. hat eine etwas längere Vcrzögcrungszeit als die Periodendauer des Unterbrechungssignals, das auf der Leitung 11-15 anliegt. Somit geht das Untcrbrechungssignal auf der Leitung 11-15 nicht durch das AND-Gatter 11-2-3-7 hindurch, da dieses Gatter zumindest während der Periodendauer des Unterbrechungssignals abgeschaltet ist. Somit bleibt das Flip-Flop 11-2-3-5, dessen Rücksetzeingang an das AND-Gatter 11-2-3-7 angeschlossen ist, in einem gesetzten Zustand, und das erste Gatter 11-2-3-7 liefert keinerlei Ausgangssignal.

Der Empfangsbefehl R. den die Steuerung 11-2-3 auf der Leitung 11-7 auf der oben beschriebenen Weise in Abhängigkeit vom Wählsignal auf dem Bus 11-9-1 liefen. das der Empfängerwähler 11-2-4 in der angegebenen Weise in Abhängigkeil vom Wähl-Befchlssign.il erzeugt, wird von einem OR-Galier 11-2-3-2 geliefen, indem cmc OR-Verknüpfung sämtlicher Signale auf dem Bus ] 1-9-1 vorgenommen wird. Es muß darauf hingcwiesen werden, daß das AND-Gatter 11-2-3-7 durch das Ausgangssignal der Verzögerungseinrichtung 11-2-3-6 eingeschaltet wird, wenn eine kurze Zeitspanne vergeht, nachdem das I Interbrcchiingssignal auf der l.cilung 11-15 verschwindet.

Vt Die erste Gatterschaltung 11-2-3-1 ist vorgesehen, um das Empfangsbeendigungs-Unicrbrechungssignal von der Steuerung 11-2-3 zu einem der Vorprozessoren IO zu übermitteln, der in der oben beschriebenen Weise ausgewählt worden ist. und zwar in Abhängigkeit vom

bo Empfangsbeendigungs-Unterbrechungssignal. das der Bus-Steuerung 11-3 gegeben wird, nachdem die Paketübertragung für den Empfangsbetrieb vorbei ist. Die Gatterschaltung 11-2-3-1 überträgt das Rmpfangsbccndigungs-Unlcrbrcchungssignal, das von der Leitung

h5 11-15 zugeführt wird, z.u einer Leitung des Busses 11-10 in Abhängigkeit vom Wählsignal auf dem Bus 11-9-1. Die eine Leitung des Busses 11-10 wird als diejenige gewühlt, die demselben Vorprozessor 10 entspricht wie

es das Wahlsignal auf dem Bus 11-9-1 angibt Es darf darauf hingewiesen werden, daß das von der Leitung 11-15 zugeführte Empfangsbeendigungs-Unterbrechungssignal hindurchgehen kann, da das AND-Gatter 1-2-3-7 zu dieser Zeit in der beschriebenen Weise eingeschaltet ist. Das Flip-Flop 11-2-3-5 wird von dem Empfangsbeendigungs-Unterbrechungssignal zurückgesetzt, das vom AND-Gatter 11-2-3-7 geliefert wird, und zwar nach einer Verzögerungs/.eit einer zweiten Verzögerungseinrichtung, die mit D 2 oder lt-2-3-6 bezeichnet ist.

Die Verzögerungseinrichtung 11-2-3-6 ist vorgesehen, um sicherzustellen, daß das Flip-Flop 11-2-3-5 immer noch in einem gesetzten Zustand bleibt, zumindest während der Periodendauer des Empfangsbeendigungs-Unterbreehungssignals, um somit das Wählsignal auf dem Bus 11-9-1 zumindest während dieser Periode unverändert zu halten. Infolgedessen kann die erste Gatterschaltung 11-2-3-1 das Empfangsbeendigungs-Unterbrechungssignal zum Vorprozessor 10 übermitteln, der solange beim Empfangsbetrieb besetzt war. Somit ist die Verzögerungszeit der zweiten Verzögerungseinrichtung 11-2-3-6 etwas größer als die Periodendauer des Empfangsbeendigungs-Unterbrechungssignals ausgelegt. Wenn eine kurze Zeitspanne vergeht, nachdem das Unterbrechungssignal auf der Leitung 11-15 verschwindet, wird das Flip-Flop 11-2-3-5 zurückgesetzt und das AND-Gatter 11-2-3-4 abgeschaltet.

Wenn die Verzögerungs/eit der Verzögerungseinrichtung 11-2-3-6 danach verstreicht, wird das AND-Gatter 11-2-3-7 abgeschaltet. Die gesamte Schaltung der Steuerung 11-2-3 stellt ihren Ausgangszustand wieder her. Die Station 4 kann dann wieder nach dieser Zeil einen neren F.mpfangsbetrieb starten, wenn irgend ein Paket in der Station 4 empfangen worden ist.

Sendebetrieb

Der Sendebefehl S. der von der Steuerung 11-2-3 in Abhängigke¹! vom Sendestartsignal auf der Leitung 11-21 in der oben beschriebenen Weise erzeugt werden sollte, wird erzeugt, indem lediglich das Sendestartsigna! auf der Leitung 11-21 über die Steuerung 11-2-3 zur Leitung 11-8 übertragen wird.

Wie oben bereits erläutert, wird das Übertragungsbecndigungs-Unterbrechungssignal von der Bus-Steuerung 11-3 mittels der Leitung 11-14 zur Steuerung 11-2-3 zugeführt. Das linterbrechungssignal wird zu einer Leitung des Busses 11-10 mittels der zweiten GaI torschaltung 11-2-3-3. auch mn (12 bezeichnet, übermittelt, die auf das Wählsignal auf dem Bus 11-9-2 anspricht. Die Leitung ist diejenige, die demselben Vorprozessor 10 entspricht, wie es das Wahlsignal auf dem Bus 11-4 2 angibt I »as I IbcMragtmgsbcendigungs-l Interbnchiingssigii.il, das der Leitung 11-19 zugeführt wird, ui'i den gewühlten Status-Zwischenspeicher 17 in der angegebenen Weise zurückzusetzen, wird geliefert, indem man das l'lhcrlragiiiigshci'iuligungs-l 'nlerbrechiingssi gnal auf der Leitung 11-14 durch eine dritte Verzögerungseinrichtung 11-2- 3-8 (auch mit D 3 bezeichnet) zur Leitung 11-19 durchlaßt. Die dritte Verzögerungseinrichtung 11-2-3-8 ist zwischen die beiden Leitungen dazwischengeschaltet, um sicherzustellen, daß das Wählsignal auf dem Bus 11-9-2 sich zumindest nicht ändert, während das Unierbrechungssigna! auf der Leitung 11-14 vorhanden ist, um dadurch zu ermöglichen, daß das Untcrbrcchungssignal zum Vorprozessor 10 übertragen wird, der solange beim Sendebetrieb besetzt war.

Zu diesem Zweck ist die Verzogerungszeit der dritten Verzögerungseinrichtung 11-2-3-8 so ausgelegt, daß sie etwas langer ist als die Periodendauer des Unterbrechungssignals auf der Leitung 11-14.
Die Erfindung ist jedoch nicht auf die oben beschriebene Ausführungsform begrenzt, vielmehr können auch die nachstehenden Abänderungen vorgenommen werden.

ίο (i) Der Empfängerwähler 11-2-4, der Senderwähler 11-2-5 und die Steuerung 11-2-3 können in Abhängigkeit von der Verringerung der Anzahl von Vorprozessoren vereinfacht werden.

(ii) Die Erfindung kann auch bei einem Übertragungssystem Anwendung finden, das kein schleifenförmi-

ges Übertragungssystem ist, sondern ein System mit einem Aufbau mit Punkt-zu-Punkt-Übertragung.

(iii) In dem Falle, wo kein Endgerät 3 in der Anordnung vorhanden ist, ist es nicht erforderlich. Endgerätschnittstellen 12 vorzusehen.

(iv) Die Rechner 1 können in einer Vielzahl vorhanden sein, die jeweils in der beschriebenen Weise an den Bus 13 angeschlossen sind.

(v) In dem Falle, wo nur ein einziger Rechner 1 vorgesehen ist, kann der Bus 13 als Bus 1-4 des Rechners 1 vorgesehen sein,
(vi) Der Pufferspeicher 10-3 des Vorprozessors 10 kann für eine Vielzahl von Paketen vorgesehen sein.

Da einerseits der Paketstrom, der von der Übertragungsleitung empfangen wird, prompt zu mindestens einem einer Vielzahl von Vorprozessoren übertragen wird, so daß die meisten Paketverarbeitungsvorgänge.

η die bislang vom Rechner 1 durchgeführt werden, in den Vorprozessoren durchgeführt werden und da andererseits im Falle einer Vielzahl von Vorprozessoren die Pakete parallel verarbeitet werden, und darüber hinaus die Umwegleitung, welche die Übertragungsleitung und das Endgerät verbindet, nicht vom Rechner, sondern vom Vorprozessor aufgebaut wird, wobei der Endgerätschnittsteüenprozessor und der Bus die Verbindung zwischen ihnen bilden, können die folgenden Vorteile erreicht werden:

(1) Der Umfang der Verarbeitung des auszuführenden Programmes, um den Paketfluß zwischen dem Benutzerprogramm mi Rechner und der Übertragungsleitung zu erfassen, wird verringert. Genauer

w gesagt, die Verarbeitungsvorgänge, die sich auf die

Knoten- und Ausgangsadressenfelder im Paket be ziehen, werden von den Vorprozessorcn durchgeführt, so dall die Verarbeitungen beim Rechner durch ilic Übertragung mit dem Bus vorgenommen

V\ werden können.

(2) Der l'aketfluß mit dem Lndgerät und der Übertragungsleitung gehl nicht durch den Rechner hin durch, so daß die Programmverarbeitung des Rechners entbehrlich wird.

bo (3) Die Verarbeitungszeit pro Paket beim Vorprozessur kann in entsprechender Weise auf etwa l/n mit der Parallelverarbeitung mit den Vielzahl von Vorprozessoren verringert werden, wenn diese in einer Anzahl von η vorhanden sind.

(4) Da die Schnittstelle mit der Übertragungsleitung bei hoher Geschwindigkeit in einen aufeinanderfolgenden und direkten Speicherzugriff zu der Vielzahl von Vorprozessoren mit leeren Puffern durch

die Wirkung des Verteilers übertragen werden kann, auch wenn nur eine Station beteiligt ist. können die parallelen Verarbeitungsvorgänge in ausreichendem Maße durchgeführt werden.

Wie oben bereits erwähnt, kann bei der erfindungsgemäßen Datenübertragungsanordnung der Engpaß der Programmverarbeitungsorganisation beim Rechner beseitigt werden, so daß die Paketverarbeitungen bei hoher Geschwindigkeit durchgeführt werden können.

10

Hierzu 7 Blatt Zeichnungen

15

JO

40

Claims

Patentansprüche:

1. Datenübertragungsanordnung mit einer Übertragungsleitung (2) zum Übertragen von Datenpaketen, die Adresseninformation und Text enthalten, mit einer Anzahl von Stationen (4), die an die Übertragungsleitung (2) angeschlossen sind, um Datenpakete von der Übertragungsleitung (2) zu empfangen, und mit einer Anzahl von Rechnern (1), von denen ein jeder die von einer zugeordneten Station (4) empfangenen Datenpakete annimmt, dadurch gekennzeichnet,

daß zwischen jeder Station (4) und dem zugeordneten Rechner (1) eine Schaltung vorgesehen ist, die !■> eine Anzahl von Vorprozessoren (10) in Parallelbetrieb aufweist, um die Übertragung der empfangenen Datenpakete zwischen jeder Station (4) und dem zugeordneten Rechner (1) auszuführen,
und daß zwischen jeder Station (4) und den genann-IeIl Ύ'υφΙ OZcSSüfcn (10) eine VcriciicrVüfrichtung

(11) vorgesehen ist, um selektiv die jeweilige Station (4) mit einem unbesetzten Vorprozessor (10) zu verbinden und so ein von dieser Station (4) empfangenes Datenpaket zu dem zugeordneten Rechner (1) zu übertragen.

2. Datenübertragungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß jeder Vorprozessor (10) eine Einrichtung (10-1; 10-2) zur Erzeugung einer Speicheradresse in Abhängigkeit von der Adressei. nrormation (6, 8, 9) in dem empfangenen Datenpaket (5) und zurp Absenden der Speicheradresse und des Textes zum Rechner (1) über einen gemeinsamen Bus (U) auf· eist.

3. Datenübertragungsanordnung nach Anspruch 1 y> oder 2. dadurch gekennzeichnet, daß jede Station (4) eine Einrichtung (11-4; 11-4-3) aufweist, um in Abhängigkeit vom Empfang von Datenpaketen (5) auf der Übertragungsleitung (2) mit einer die Station (4) indentifizierenden Adresse (6, 8, 9) ein Empfangs-Unterbrechungssignal an die Verteilervorrichtung (11) zu legen.

4. Datenübertragungsanordnung nach Anspruch 3. dadurch gekennzeichnet, daß die Verteilervorrichtung (11) mit Statuseinrichtungen (Steuerung 10-5) der jeweiligen Vorprozessoren (10) zur Anzeige der Betriebszustände der Vorprozessoren (10) verbunden ist und eine Empfängerwähleinrichtung (11-2-3; 11-2-4). die auf die Bctriebszustandsanzeigen von den Statuseinnchtungen (10-5) und das Empfangs-Unterhrcchungssignal von der Station (4) anspricht, um einen unbesetzten Vorprozessor ( 10) zu wählen, sowie eine Einrichtung (11-2-1; 11-2-2) aufweist, die auf die Empfängerwähleinrichtung (11-2-}; 11-2-4) anspricht, um die Station (4) mit dem « ausgewählten Vorpro/essor (10) selektiv /u verbinden.

5. Datenubertragungsanordnung nach Anspruch 4. dadurch gekennzeichnet, daß jeder Vorprozessor (10) eint: Einrichtung (10-5) aufweist, um bo ein Puffer-Statussignal zur Anzeige des Frei/Besetzt-Zustandes eines Pufferspeichers (10-3) im Vorprozessor (10) zu erzeugen, daß die Empfängerwähleinrichtung (11-2-3; 11-2-4) in der Verteilervorrichtung (11) einen Empfängerwähler (11-2-4) aufweist. b5 der die Puffer-Statussignalc der Vorprozessoren (10) empfängt, um auf der Basis der Puffer-Statussignalc ein Wählsignal zur Anzeige eines unbesetzten Vorprozessors (10) zu erzeugen, und daß eine Verbindungseinrichtung (11-1; 11-2-1; 11-2-2; 11-3) mit einer Gatterschaltung (11-2-1, 11-2-2) vorgesehen ist, die auf das Wählsignal anspricht, um die Station (4) mit dem ausgewählten Vorprozessor (10) zu verbinden.

6. Datenübertragungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Verbindungseinrichtung (11-1; 11-2-1; 11-2-2; 1ΐ-3) eine Vielzahl von Schnittstellenschaltungen (11-1) aufweist, die jeweils zwischen die Gatterschaltung (11-2-1, 11-2-2) und einen entsprechenden Vorprozessor (10) geschaltet sind.

7. Datenübertragungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß jeder Vorprozessor (10) eine Einrichtung (10-2) aufweist, um ein Scndcanfragesignal vom Rechner (1) an die Verteilervorrichtung (11) anzulegen, wenn der Rechner (1) der Übertragungsleitung (2) Datenpakete (5) über die Station (4) senden will, und daß die Verteiiervorrichtung (11) eine Sendcwähieinrichtung (11-2-3; 11-2-5) aufweist, die auf das Sendeanfragesignal anspricht, um die Verbindung der Station (4) mit dem Vorprozessor (10) vorzunehmen, damit Datenpakete (5) vom Rechner (1) über den Vorprozessor (10) zur Station (4) übertrage': werden.

8. Datenübfcitragungsanordnung nach Anspruch 7. dadurch gekennzeichnet, daß die Sendewähleinrichtung (11-2-3; 11-2-5) in der Verteilervorrichtung (11) einen Senderwähler (11-2-5). der zum Empfang der Sendeanfragesignale von den Vorprozessoren (10) angeschlossen ist. sowie eine Einrichtung (11-3) aufweist, um einen .Sendebefehl an die Station (4) anzulegen, daß die Station (4) eine Einrichtung (4-1) aufweist, die auf den Scndebefchl anspricht, um an die Verteilervorrichtung (11) ein Adresscnsignal in Relation /u einem Pufferspcichcrplat/ (10-3) in einem Vorpni/cssor (10) anzulegen, von dem die Daten (5) /u lest 1 sind, und daß die Sendewähleinrichtung (11-2-3; 11-2-5) eine Einrichtung (18) aufweist, die auf den .Senderwähler (11-2-5) anspricht, um das Adressensignal dem ausgewählten Vorprozessor (10) zu übermitteln, von dem das Sen· deanfragesignal empfangen worden ist.

9. Datenübertragungsanordnung nach Anspruch 7 oder 8. dadurch gekennzeichnet, daß die Sendewähleinrichtung (11-2-3; 11-2-5) in der Verteilervorrichtung (11) einen Sendewähler (11-2-5). der /um Empfang der Sendeanfragesignale von den Vorprozessoren (10) angeschlossen ist. u ' eine Einrichtung (Decodierer (18-2)) /ur Steuerung von Torschaluingen (18-1) aufweist, um die Verbindung der Station (4) über eine gewählte Schnittstellenschaltung (11-1) zum Vorpro/cssor (10) vorzunehmen, von dem das Sendeanfragesignal empfangen worden ist.

10. Datcnübcrtragiingsiinordnung nach Anspruch 9, dadurch gekennzeichnet, daß jeder Vorpro/essor (10) einen Pufferspeicher (10 \) mit einem Speicherplatz aufweist, der /ur Speicherung der l)«i tcnpakeie (5) vum Rechner (1) dient, y,eiche der Station (4) übermittelt werden, daß der Senderwähler (11-2-5) Mittel aufweist, um einen Sendebefehl an die Station (4) anzulegen, wenn die Station (4) in Abhängigkeit von einem Sendeanfragesignal über die Torschaltungen (18-1) mit einem Vorprozessor (10) verbunden worden ist. und daß die Station (4) Mittel besitz.t, um dem ausgewählten Vorprozessor (10) über die Verteilervorrichtung (11) ein Adrcsscnsi·

gnal in Relation zu dem Pufferspeicherplatz (10-3) zu übermitteln, bei dem die gespeicherten Datenpakete (5) auszulesen sind.

11. Datenübertragungsanordnung nach einem der Ansprüche 2 bis 10, dadurch gekennzeichnet, daß zumindest ein Endgerät (3) und ein weiterer Prozessor (12) vorgesehen sind, wobei ein weiterer Prozessor (12) ein Endgerät (3) mit dem gemeinsamen Bus (13) verbindet.

12. Date.itibertragungsanordnung nac'.? Anspruch 11, dadurch gekennzeichnet, daß die Adresscninformalion (6, 8, 9) in den Datenpaketen (5) Knoten- und Ausgangsinformalion (8,9) enthält und daß die weiteren Prozessoren (12) auf die Knoten- und Ausgangsinformation (8,9) ansprechende Mittel bcsit/.cn. um das Anlegen der Datenpakete (5) an den Rechner(l)oderdas Endgerät (3) zu steuern.