JPS5941942A - ロ−カルネツトワ−クシステムのデ−タ伝送制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、比較的狭い地域に分散したキャッシュレジ
スタ等のコンピュータ機器を相互接続するローカルネッ
トワークシステムにおいて、データのバッツァリング、
パケットの組立／分解、ネットワークアクセスの制御等
を行うデータ伝送制御装置に関する。

一般にローカルネットワークシステムにおいては、デー
タの伝送制御を次の手順によって行う。

まず伝送ラインに接続された各端末がデータパケットの
先頭に記述されている目的端末アドレスを読み、自己の
アドレスと一致すれば引き続くデータを読み込む。ＣＲ
Ｃチェックの結果、誤りがなければＡＣＫパケットを送
信端末に送る。誤りがあった場合は受信データを捨てる
。送信端末は、タイマで送信後の時間を計測し、一定時
間内にＡＣＫがない場合は再送する。また、さらに厳密
な伝送制御をおこなう場合には、ＡＣＫバケットを受信
したときに送信端末に対してＲＡＣＫパケットを送信す
る。

以上のデータ伝送制御において、従来はこの制御の実行
を各端末に用意されているアプリケーションプログラム
によって行い、端末のメインシステムと伝送ラインとを
接続するコントローラは、単にパケットの組立やデータ
のレベル変換（電圧レベルと論理レベルの変換）を行う
だけであった。しかしながら、アプリケーションプログ
ラムが必要な分だけメインシステムの負荷が増大するた
め、タスク処理を行う際の効率が低下するとともに、階
層的に上位にあるアプリケーションプログラムでデータ
の再送やパケットの生成を行うために、エラー回復処理
や衝突防止を効率的に且つ迅速に行うことが出来ず、十
分な信頼性と高速性を得ることが出来なかった。

この発明の目的は、メインシステム等のホスト側の負荷
を軽減し、しかも応答が速やかに行われ且つパケットの
伝送制御が効率的に行われる、ローカルネットワークシ
ステムのデータ伝送制御装置を提供することにある。

この発明は、要約すれば、 一データ伝送ラインから受信したデータのバケソトフォ
マットを判定し、その判定結果に基づいて応答パケット
を作成する受信制御手段と、送信データまたは前記応答
パケットを所定のパケットフォマットにて伝送ライン上
に送出する送信制御手段と、前記受信制御手段および送
信制御手段とメインシステムとの間で送受信データの転
送を制御する送受信データ転送制御手段とを設けて、伝
送ラインのアクセス、パケットの生成、データのバッフ
ァリング、再送制御等を上位レベル（アプリケーション
プログラム）ではなく、メインシステムと伝送ラインと
を接続するインターフェイス（データ伝送制御装置）の
レベルで行うようにしたものである。

この発明によれば、データ伝送に関する制御をデータ伝
送制御装置で直接行うことになるため、受信モードと送
信モードの変換および各モードにおけるパケット生成／
分解に基づく応答準備等上記の制御が極めて高速に実行
出来る。このため、特にどの端末もランダムにネットワ
ークをアクセス出来るチャネル共有方式システムにおい
て、伝送制御に関して必要な衝突防止手段を、アプリケ
ージ式ンの状態を気にしなくてよい簡単なハードウェア
で構成出来る利点がある。また、ポスト側では伝送制御
に関するアプリケーションが必要で無くなるため、タス
ク管理が簡易となる利点がある。

以下この発明の実施例を図面を参照して説明する。

第１図はこの発明を実施するローカルネットワークシス
テムのブロック構成図である。同図において、メインシ
ステムである端末装置Δ〜Ｎは、この発明の実施例の伝
送インターフェイスＩ／Ｆを介して同軸ケーブルから成
るデータ伝送ラインＬに接続され、各端末相互間で任意
に各種データの送受信が行なえるようになっている。第
２図は上記伝送インターフェイスＩ／Ｆのブロック構成
図、第３図はさらにその詳細なブロック構成図である。

伝送インターフェイスＩ／Ｆは、送信制御回路１０、受
信制御回路１１、および送受信データ転送制御回路１２
から構成される。送信制御回路１０は、送信データまた
は応答パケットを所定のパケットフォマッ］・にて伝送
ライン上に送出し、受信制御回路１１は、伝送ラインＬ
から受信したデータのパケットフォマソトを判定し、そ
の判定結果に基づいて応答パケットを作成する。また、
送受信データ転送制御回路１２は、受信制御回路１１、
送信制御回路ｌＯと端末装置との間で送受信データの転
送を制御する。

第３図において、上記送受信データ転送制御回路工２は
、送信データ転送制御回路１と受信データ転送制御回路
２とで構成される。送信データ転送制御回路ｌは、各種
データを送信する場合に端末装置側から送られてきたデ
ータを１バイト毎に一時記憶するレジスタａと、同レジ
スタａへの書込みを許可するときにセットするフラグＷ
ＥＮと、端末装置が総ての送信データを転送したときに
セットされるフラグＷＥＤとを有する。また、受信デー
タ転送制御回路２は、各種データを受信する場合にイン
ターフェイス側の受信データを１バイト毎に端末装置に
転送するための取込みレジスタｂと、受信データがある
ことをチャネル毎に端末装置に知らせるためのフラグｒ
？ＥＮと、端末装置が総ての受信データを取り込んだこ
とをチャネル毎にインターフェイス側に知らせるための
フラグＲＥＤと、および端末装置が受信準備完了状態に
あることをインターフェイス側に知らせるフラグＲＤＹ
とを有する。

上記送信制御回路１０．および受信制御回路１１は、チ
ャネル毎の送受信データおよびインターフェイス制御フ
ロダラムを記憶するメモリ４、送受信段階でのタイマー
、インターラブド機能を制御する制御回路６、メモリ４
と上記送受信データ転送制御回路１．２との間でデータ
をＤＭＡ転送するＤＭＡＣ５、送受信動作を制御し、送
受信バ・７フア用Ｃ，Ｆおよび送受信用シフトレジスタ
Ｄ、Ｅを有するリンクコントローラ７、送信時に送信デ
ータを変調してライン上へ送出するとともに複数の端末
から同時にアクセス要求があったかどうかを検出する衝
突検出回路を含むライン制御回路８、ライン上の信号を
受信し、その信号を復調してリンクコントローラ７へ転
送するライン制御回路９、およびインターフェイス全体
をメモリ４に記憶されている制御プログラムに従って制
御するサブＣＰＵ５から構成される。

第４図は上記ライン制御回路８に設けられる衝突検出回
路の回路図である。同図のように、変調後の信号と復調
前段の信号とを、イクスクルーシブＯＲ回路８１に与え
、その出力をフリップフロップ８２のセット信号にして
いる。このようにすることにより、送信データと受信デ
ータとが異なるとき、すなわち衝突時において衝突検出
信号ＣＯが得られる。

第５図は上記ライン制御回路９に設けられるキャリア検
出回路の回路図である。また第６図は同キャリア検出回
路のタイミングチャートである。

この実施例では、ライン上にデータの流れがあることを
示すキャリア信号ＣＤＩと一定時間キャリア信号ＣＤＩ
がないことを示す信号Ｃ，Ｄ２を得るようにしている。

ずなわぢ、ラインより受けた信号からレシーブクロック
ａを復調回路９ｏによって作成し、バイナリ−カウンタ
９１およびラッチ回路９２へ入力して、信号ＣＤＩとＣ
Ｄ２を得ている。第６図に示すように、レシーブクロッ
クが無くなるとバイナリ−カウンタ９１のＣＬ（クリア
ー）６１Ａ子が解除され、カウントが基本クロックφに
より進んで搬送波のミラーイメージ信号であるキャリア
信号ＣＤＩが得られる。さらにカウントが進むと、クロ
ックφの周期によりあらかじめ設定された処理時間ｔを
加えた信号ＣＤ２が得られる。

各端末は、この信号ＣＤＩと信号ＣＤ２を個々に検出し
、図示しない回路によって、信号ＣＤ２が「ロー」　（
論理０）であるときにだけデータパケットを送出出来、
ＡＣＫパケットまたはＲＡＣＫパケットは信号ＣＤＩが
「ロー」　（論理０）であるときにだけ送出出来るよう
に制御する。このようにして信号Ｃ，ＤＩ、ＣＤ２をチ
ェックしながら送受信制御することにより、データパケ
ット送出後のＡＣＫ、およびＲＡＣＫパケット送出に関
して他の端末からのデータパケットとの衝突が防止され
る。第７図はライン上の信号と上記信号ＣＤＩ、ＣＤ２
との関係を示している。図において時間ｔはライン上に
キャリア信号がない一定時間を表す。この時間は少なく
とも応答パケット再送許容時間よりも長く設定されてい
て、応答パケットがこの時間を内に送出されなければ、
ラインの占有は解除され、他の端末からの新たなアクセ
スが許可される。

第８図はこのローカルネットワークでの基本的な伝送手
順を示す。同図（Ａ）は送信端末と受信端末がともに正
常な状態にある場合の手順である。まず、送信端末から
フラグ、アドレス等のヘッダ一部を備えたデータパケッ
トを相手先へ送信する。このデータパケットが正常に受
信されるとデータパケット受信端末はＡＣＫパケットを
送信する。ＡＣＫバケットを受信したデータパケット受
信端末は、ＡＣＫパケ・ノドに対する応答パケット（Ｒ
ＡＣＫバケット）を送信する。データパヶソト送信に対
して、受信端末がデータパケットを受は入れるｉｔａ　
備がない場合は同図（Ｉ３）のように、受信端末がＮＲ
ＤＹパケットを送信して終了する。また、送信されてき
たデータパケットのチャネルに対応する受信バッファが
塞が、っている場合は、ｌＨＪ図（Ｃ）に示すようにバ
ッファフルのステートメントを伺りたＮ　ＲＩ）　Ｙバ
ケットを送信して終了する。

第９図はパケソ１−フォマソトを示す図である。

このバケットは、データをフラグ（リーディングフラグ
）とフラグ（トレーリングフラグ）で区切るフォマソ１
−で構成される。両方のフラグコードは７Ｂ（ヘキサデ
シマル）である。ディスティネーションアドレスＤＡは
受信局を［旨定する。ソースアドレスＳＡは送信局を指
定する。データタイプＴＹＰＥは転送フレームの種類を
指定する。その種類はデータ、ＡＣＫ、ＲＡＣＫ、ＮＲ
ＡＤＹの４種類である。チャネル番’）ｃ＋＋、Ｎｏは
バケツ１−のチャネル種別を指定する。回線ステータス
ＤＬＳはＮＲＡＤＹバケソ１〜送信時で送信子−トメン
トを記述する。そのステートメントには、受信不可と受
信バッファフルとがある。バイトカウンタＢＣＬとＢ　
ＣＨはデータのバイト数を指定する。データフィールド
ＤＡＴＡは転送するデータをセットする。このデータフ
ィールドＤＡＴＡは、データパケットのみに存在する。

ＣＲＣばエラー検出用コードを与える。

次に第３図に示すインターフェイスの動作を、第１０図
〜第１１図を参照して説明する。

（１）送信動作 第１０図（Ａ　、）〜（Ｃ）は、データの送信動作を示
すフローチャートである。

今、仮に端末装置Ａから端末装置Ｎに対して特定のデー
タを送信するものとする。

まず、ステップｎｌ（以下ステップｎｉを単にｎｉとい
う）で、端末装置Ａは送信データ転送制御回路ｌの書込
みレジスタａに対して１バイトのデータを書き込むとと
もに、フラグＷＥＮをセットする。この時、端末装置Ａ
からは送信データ長（バイト数）と、データをどのチャ
ネルで取り扱うかを指定するチャネル情報ＣＨｎとが上
記データとともに送られて所定のエリアにセラ１〜され
るこれらのデータを受信した転送制御回路１は、送信デ
ータのＤＭＡ転送チャネルであるＤＲＱ３チャネル（イ
ンターフェイス内でデータ転送に用いるチャネル）を選
択し、ＤＭＡＣ５に対してＤＭＡ転送を指示する（ｎ２
）。ＤＭＡＣ５はその指示を受けると、メモリ４の転送
先アドレスを設定しくｎ３）、そのアドレスにある送信
バッファＡにレジスタａのデニタを転送する（ｎ４）。

１バイトの転送が終了すると、フラグＷＥＮをリセット
する（ｎ５）。端末装置Ａは上記フラグＷＥＮを監視し
ていて、リセットされるのを知ると（ｎ２１）　、ｎ２
０へ戻って次の１バイトのデータをレジスタａに送る。

こうして、端末装置ＡではフラグＷＥＮを監視し、その
フラグがリセットされる毎に１バイトのデータをレジス
タａに書き込む一方、インターフェイス側では、ＤＭＡ
Ｃによって、レジスタａのデータを送信バッファＡに順
次ＤＭＡ転送する。総てのデータの転送を終結すると、
端末装置ＡはフラグＷＥＤをセットしに行＜（ｎ２２）
。このフラグＷＩＥＤがセットされると、制御回路１は
、ｎ？、ｎ、８で指定バイト数の確認チェックと送信コ
マンドのチェックを行い、正しいときｎ９へ進む。ＤＭ
ＡＣ５は、ｎ９．ｎ１０でバッファＡからバッファＢへ
のデータのＤＭＡ転送を実行する。転送が終了すれば、
送信バッファが空き状態であることを示すためにフラグ
ＷＥＤをリセットする（ｎｉｌ）。端末装置Ａは、フラ
グＷＥＤがリセット状態であることを知ると、次に送信
すべきデータがある場合に、上記と同じようにして送信
データをバッファＡに転送する。

一方、上記のようにして送信バッファＢに送信データが
準備されると、インターフェイスの動きを制御するＣＰ
Ｕ５は送信指示を行い（ｎ　３０）、リンクコントロー
ラ７を送信レディ状態に設定する（ｎ３１）。このとき
リンクコントローラ７は、キャリア検出回路ＣＤで得た
信号ＣＤ２をチニックし、「ロー」であれば直ちにライ
ン制御回路８を介して、パケットの最初のデータである
リーディングフラグＦをライン上に送出する（ｎ３２）
。続いてＣＰ　Ｕ　５はＤＭＡＣ５にメモリ４のバッフ
ァ［３の先頭アドレスとデータのバイト数を設定しくｎ
３３．ｎ３４）、バッファＢからリンクコントローラ７
へのデータ転送を指示する。この間リンクコントローラ
７は、上記のリーディングフラッグＦを送出したままで
あるが、ｎ３４を終えると同フラグＦの送出を停止する
（ｎ３５）。次に、データ転送先であるリンクコントロ
ーラ７の送信用バッファＣが空き状態で（ｎ　３６）、
且つリンクコントローラ７よりＤＭＡＣ３に対してバッ
ファＣへのデータ転送可信号が送出されると（ｎ３７）
、ｎ３８で１バイト分のデータがバッファＢからバッフ
ァＣへ転送される。リンクコントローラ７はさらにバッ
ファＣへの転送データをシフトレジスタＤに転送し、１
バイト分、シフトレジスタＤへ転送すると（ｎ４０）、
再びｎ３７へ戻ってＤＭＡ転送を実行するとともに、シ
フトレジスタＤのデータをライン制御回路８に送って、
変調後ラインへ送出する（ｎ４１〜ｎ４４）。後述する
ように、以上の動作が二つ以上の端末で同時に行われて
いた場合は、少なくともデータのうちソースアドレスを
送出した時に衝突が発生するが、この衝突が衝突検出回
路ＣＯで検出されたときはｎ４４からｎ６０へ進んで送
信を禁市する。今、衝突がないものとすると、リンクコ
ントローラ７ば順次バッファＣからシフトレジスタＤへ
の転送を行い、前述のようにしてバッファＣへＤＭＡ転
送されるデータを順次ライン制御回路８へ送る。この動
作（ｎ３７〜ｎ４５）を繰り返して行き、指定されたデ
ータ長の送出が完了するとＤＭＡＣ５は内蔵するバイト
カウンタがカウントアツプすることにより、リンクコン
トローラ７ヘフレーム送出完了を告げる＜ｎ　４６）。

これを受けたリンクコントローラ７は、ＣＲＣを付け、
■フレームのデータ送出を完了する。そして、リンクコ
ントローラ７はＣＰＵ５に対し、１１フレームのデータ
送信が完了したことを示すインターラブド信号を送り（
ｎ４７）　、ＣＰＵ５はリンクコントローラ７を介して
、ライン制御回路８にトレーリングフラグＦの送出を指
示する（ｎ４８）。トレーリングフラグＦは、ＣＰＵ５
が送信完了処理を行い（ｎ４９）、受信準備処理を行う
（ｎ５０）まで継続して送出し、これらの処理が完了し
た時点でフラグ送出を停止するとともに（ｎ５１）、イ
ンターフェイスを受信モードに設定する（ｎ５２）。

次にｎ４４において、データパケットが衝突した場合の
動作を説明する。

データパケットの衝突は、各端末によるアクセスが平等
である共通チャネル方式において、同時に二つ以上の端
末が送信しようとするときに生じる。信号ＣＤ２によっ
てアクセスタイミングが完全に異なる場合の衝突は防止
されるが、相互に離れた端末間では伝播遅延が大きいた
め、他の端末の送信を検出するまで時間がかかる。その
結果、衝突が起こりやすくなる。一般に、共通チャネル
方式を採用したローカルネットワークシステムでは、上
記の問題を解決するために、衝突検出後一定時間を待っ
て再送するようにしている。この処理をバックオフ処理
という。ｎ６０以下はこのバックオフ処理を行う手順で
ある。

衝突が衝突検出回路ＣＯで検出されると、データパケッ
トを送信した端末はすべて送信を停止する（ｎ６０）。

次に他の端末が衝突が発生したことを容易に検出できる
ようにするためラインを「ハイ」に持ち上げる（ｎ６１
）。続いて信号ＣＤ２の立ち下がりを検出しくｎ６２）
、その立ち下がりタイミングでメモリ４に設けである乱
数テーブルＴＢＬから所定のバンクオフタイマー値を読
みだしくｎ６３）、制御回路６のタイマーＴにその値を
設定する（ｎ　６４）。続いてこのようにしてセットし
た所定時間が経過すれば（ｎ６５）、ＣＰＵ５は再度信
号ＣＤ２の状態を検出し、そのレベルが「ロー」であっ
てアクセス可能なときであれば、ｎ３０へ戻って上述し
た送信動作を繰り返ｔ。信号ＣＤ２のレベルが「ハイ」
゛であってライン使用が許可されない状態であれば、ｎ
６７へ進んで信号ＣＤ２が立ち下がるタイミングで再び
バックオフタイマーを起動して（ｎ６４）、タイマー経
過時点が信号ＣＤ２のオフ状態になるときを待つ。

第１２図はＡ、Ｂ、Ｃ端末がほぼ同時（伝播遅延等を原
因に若干の誤差がある）にアクセスしようとして衝突が
生じたときの動作を示す。Ａ、　　Ｂ、Ｃ各端末が図示
するように衝突を検出すると、直ちに送信を停止して、
信号ＣＤ２の立ち下がりタイミングで、それぞれの端末
で乱数テーブルで発生させたバンクオフタイマー値ｔ１
．ｔ２．ｔ３をスタートする。時間ｔ１を経過した時点
でＡ端末は、信号ＣＤ２の状態を検出する。このときＢ
端末およびＣ端末はタイマー値ｔ２．ｔ３が経過してい
ないので送信をすることが出来ない。したがってその他
の端末からのアクセスがない限り、信号ＣＤ２はオフ状
態にあるためＡ端末がらの再送が可能になる。この例で
はＡ端末からＢ端末に対してデータパケットを送信する
ケースを示している。衝突があったため送信出来なかっ
た他のＢ端末およびＣ端末については、Ａ端末の送信が
成功した後に再送が試みられる。この方法は上記と同様
に行う。すなわち、信号ＣＤ２の立ち下がりタイミング
でタイマー値ｔ２．ｔ３をスタートし、Ｂ端末は時間ｔ
２が経過した時点で信号ＣＤ２の状態をヂエソクして、
オフであれば再送をする。また、Ｃ端末は時間ｔ３が経
過した時点で信号ＣＤ２をチェックし、オフであれば再
送する。

こうしてバックオフ処理をしながら衝突した端末からの
送信の順番を整理してい（。

以上のように、この実施例ではバックオフタイマーの起
動時点を信号ＣＤ２の立ち下がりタイミングに設定し、
端末の種類に無関係に同一のタイミングでスタートする
ようにしている。このため、再び衝突が生じる確率を小
さく出来、バンクオフタイマーの精度を向上出来る利点
がある。なお、ｎ６４でセットされるバックオフタイマ
ー値は、新たな衝突が生じない限り次にｎ６４でセット
されるときも同じ値となるようにしている。

以上の動作によってライン上に送出されるデータパケッ
トの構成を第１３図に示す。

同図に示すように、パケットの先頭にｍ個のリーディン
グフラグＦが位置し、パケットの終りにｊ個のトレーリ
ングフラグＦが位置している。前述のようにｍ個のフラ
グはｎ３２〜ｎ３５で送出され、ｊ個のフラグはｎ４８
〜ｎ５１で送出される。このようにパケッ］・の先頭と
終りにフラグを連続させることによって、送信端末は終
りのフラグ連続送出の時間に受信準備をすることが出来
、受信端末は、連続するリーディングフラグを受信する
間にモードを正常な受信モードにすることが出来る。

受信端末が正常な受信モードに設定される場合は次のよ
うなときである。たとえば、受信端末が二つ以上の送信
端末から同時に受信したとすると、ソースアドレスを受
信したときで衝突を検出する。このとき、受信端末はリ
ーディングフラグを既に受信しており、しかも受信モー
ドはリセットされないからデータ待ち状態にある。しか
し、衝突を起こした二つの送信端末は送信を打ち切って
、次のチャンスを待っている状態にある。そこでどちら
かの端末或いは他の端末から新たなデータパケットの送
信があれば、データ待ち状態にある受信端末は最初のリ
ーディングフラグをトレーリングフラグと見なして（リ
ーディングフラグとトレーリングフラグとはともに「７
Ｅ］の同一コードにある）、そのリーディングフラグを
受けた時点でパケットのフォマットが間違っていること
を検出しくフォマソト長が短い）、エラー処理を行う。

したがって、このような場合、もしリーディングフラグ
が１個であると、エラー処理を行った後の受信データも
、リーディングフラグが無いと見なしてエラー処理を行
う可能性がある。

これに対して、データパケットにリーディングフラグを
適当な数だけ連続させれば、受信端末は最初のリーディ
ングフラグを受信したときに、次以降のフラグ受信時間
でエラー処理を行い、正常な受信モードになったときに
まだ続いているリーディングフラグを次回のパケットの
フラグとして処理することが可能になる。

すなわち、ｍ個のリーディングフラグおよびｊ個のトレ
ーリングフラグを付けることによって、送信端末と受信
端末とが常にパケットを正常に受信出来る状態にするこ
とが出来る。

（２）受信動作 第１１図（Ａ）〜（Ｃ）は、データの受信動作を示すフ
ローチャートである。

上記のようにしてライン上に送出されたデータパケット
は、端末装置Ｎ側のライン制御回路９で受信され（ｎ７
０）、復調されて（ｎ７１−）リンクコントローラ７の
シフトレジスタＥへ導かれる（ｎ７２）。リンクコント
ローラ７は受信したデータの最初の１バイトがフラグか
フラグ以外かを判定し、フラグである場合は続いて次に
くる１バイトのデータをシフトレジスタＥに導く。フラ
グ以外である場合は、ディスティネーションアドレスＤ
Ａを読み取ってそのアドレスが自己アドレスかどうかを
判定しくｎ７５）、自己アドレスに一致している場合に
ｎ７６へ進む。０７６でシフトレジスタＥの受信データ
を受信バッファＦに転送し、ＤＭＡＣ５に対して受信デ
ータ有りの指示を行う（ｎ７７）。同時にデータをバッ
ファＧに転送するチャネルとしてＤＲＱＩを選択する。

受信データ有りの指示を受けたＤＭＡＣ５は、上記受信
バッファＦの受信データをメモリ４のバッファＧに順次
転送する。バッファＧはチャネル数だけ設けられていて
、受信データはパケットで指定されるチャネル番号に対
応する部分に転送される。

この転送は、レジスフＥに導かれるデータを１バイトづ
つ行い、データの区切りを示すフラグ（トレーリングフ
ラグ）を検出した段階で受信を完了したと判断して（ｎ
７９）、リンクコントローラ７はＣＰＵ５に対して受信
完了指示を行う（ｎ８０）。この指示を受けたＣＰＵ５
は受信モードを禁止するとともに、送信されてきたデー
タの種別を判定する。データ情報であるときは、受信時
に、おいて端末装置がレディ状態にあって受信できるか
どうかを受信データ転送制御回路２内のフラグＲＤＹに
よって判定する（ｎ８９）。このフラグＲＤＹは、端末
装置によって制御され、端末装置が受信可能の状態にあ
るときはセットされている。そして受信可能であるなら
、続いて指定チャネル（第９図のＣＨ，Ｎｏで指定され
る）の受信バッファＧ（メモリ４内）が空き状態にある
かどうかを判定される（ｎ　９０）。前述のようにこの
受信バッファＧはチャネル数用意されていて、各チャネ
ルが空き状態にあるかどうかは、受信データ転送制御回
路２内のフラグＲＥＮによって示されるようにしている
。すなわち、任意のチャネルの受信バッファが空いてい
る場合、そのチャネルに対応するフラグＲＥＮはセット
される。反対にバッファフルの状態にある場合、そのチ
ャネルに対応するフラグＲＥＮはリセットされる。ｎ９
０で指定されたチャネルの受信バッファが空き状態にあ
ると、データパケットを送信してきた端末にＡＣＫパケ
ットを送信する（ｎ９１）。第１１図には示していない
が、このＡＣＫバケットの組立はＣＰＵ５によって行う
。第９図から明らかなように、ＡＣＫパケットの組立は
極めて簡単であり、ディスティネーションアドレスＤＡ
を除く他のデータは固定コードとなる。ディスティネー
ションアドレス自体も作成する必要が無く、送られてき
たデータパケットのソースアドレスＳＡをそのまま使用
すれば良い。ＡＣＫパケ・ノド送信後、ＣＰＵ５は受信
データ転送制御回路２内のデータ有りフラグＲＥＮ　（
指定チャネルの）をセ・ノドしくｎ９２）、再受信モー
ドにセットされる。

ｎ８９において、端末装置Ｎが受信不可である場合は、
ｎ９３でＮＲＤＹパケットを送信して再受信モードに戻
る。また、ｎ９０で受信バッファフルである場合、すな
わち指定チャネルに対応するフラグＲＥＮがセットされ
ている場合は、ｎ９４でバッファフル（ＮＲＤＹ）パケ
ットを送信して再受信モードに戻る。

一方、端末装置Ａでは、端末装置Ｎで上記のｎ９１にお
いて送信されたＡＣＫバケットが受信されるため、ｎ８
２→ｎ８３→ｎ９５へと進む。通常の場合データパケッ
ト堺信後はＡＣＫパケ・ノド待ち状態に遷移するため、
ｎ９５→ｎ９６と進み、ＡＣＫパケット送信端末つまり
端末装置Ｎに対してＲＡＣＫパケットを送信しくｎ９６
）、送受信制御部を受信モードに設定する（ｎ９７）。

なお、ｎ９１でのＡＣＫバケット送信、およびｎ９６で
のＲＡＣＫパケット送信は、いずれも送信タイマーＴ　
１によって時間管理され、ＡＣＫバケット送信が所定の
回数失敗したとき、および八〇にパケットを所定回数送
信してもＲＡＣＫパケットを送信出来ないとき、エラー
処理がなされるようにしている。

上記のようにして端末装置ＡでＲＡＣＫバケ・ノドが送
信されると、端末装置Ｎではｎ８２−ｎ８３−”ｎ　８
４−ｎ　９　Ｂと進む。通常の状態遷移となるときはＲ
ＡＣＫパケットの受信時にはすでにＡＣＫパケットの送
信を終了しているから、ｎ９８−ｎ９７へと進んで受信
モードの設定をする。もし、ＡＣＫパケットを送信して
いない状態でＲＡＣＫパケットを受信したときには、Ａ
ＣＫバケ・ノドの再送を行って（ｎ　９９）受信モード
の設定をする（ｎ９７）。また、ｎ８５で受信パケット
がＮＲＤＹパケットである場合、ｎ”８５→ｎ　１００
へと進む。通常ＮＲＤＹバケ・ノドを受信する場合は、
データパケット送信後であるから、ｎ１００→ｎ１０１
へと進んで、端末装置に相手側がＮＲＤＹ状態（データ
の受付が出来ない状態）にあることを知らせて、受信モ
ードを設定する（ｎ９７）。

応答パケットの送信は、以上のようにｎ８２以下におい
て行われるが、データバケ・ノドを正常に受信してＡＣ
Ｋパケットを送信したときには、送受信データ転送制御
回路を介して、端末装置側との間で受信データの転送処
理が行われる。この手順をｎ１１０以下に示す。

ｎ１１０において、端末装置Ｎは、図示しないメインＣ
ＰＴＪが指定するチャネルに対応したフラグＲＥＮのセ
ント有無をチェックする。そのチャネルに対応するフラ
グＲＥＮがセントされていれば、受信データリードコマ
ンドが受信データ制御回路２に与えられる（ｎｌｌｌ）
。そして上記フラグＲＥＮをリセットするとともに（ｎ
　１１２）、ＣＰＵ５はメモリ５のバ・ノファＧ（指定
チャネル番号の）の先頭アドレスおよび受信データ長く
バイト数）をＤＭＡＣ５にセントしてＤＭＡ転送の準備
を行う　（ｎ　Ｉ　１３）。さらにＣＰＵ５は、データ
転送のために使用するチャネル（上記指定チャネルとは
異なりインターフェイス内のデータ転送チャネルを指す
）をＤＲＱ２に設定しくｎ１１４）　、ＤＭＡ転送を指
示する（ｎｌ１５）、するとバッファＧからレジスタｂ
に対して１バイト分のデータが転送され（ｎｌ１６）、
端末装置Ｎに対してインターラブド信号が出力される（
ｎ１１７）。端末装置Ｎは、このインターラブド信号を
受けると、ｎ１３０→ｎ１３１へと進んでレジスタｂに
転送されたデータの取込みを行う。一方、データ有りフ
ラグＲＥＮがｎ１１２でリセットされているため、ｎ７
８でバッファＦから新たな１バイト分のデータがパンツ
１Ｇに転送されてくる。そして同時にｎ７７でフラグＲ
ＥＮを再セットする。したがって、ｎ１１０以下が再び
実行され、ｎ１１６で次の１バイトのデータがレジスタ
ｂにセントされ、端末装置Ｎがそのデータをｎ１３１で
取り込む。この動作を繰り返して、バッファＧのデータ
がレジスタｂを介して総て取り込まれたときにＤＭＡ転
送が完了して、ｎ１１９→ｎ１２０へ進んでＤＭＡＣ５
は、動作を停止する。

端末装置Ｎ側は、受信データのバイト数と実際に取り込
んだデータのバイト数が一致するかどうかをチェックし
、一致すれば取り込んだデータを所望のフォマットに加
工しくｎ１３３）、その加工処理が完了すれば（ｎ１３
４）、受信データ転送制御回路２のフラグＲＥＤをセン
トして（ｒ１１３５）取込み完了をインターフェイス側
に知らせる。インターフェイス側のＣＰ　’Ｕ　５は、
このフラグＲＥＤのセットを検出すると（ｎ１２１）、
そのフラグＲＥＤをリセットして（ｎ１２２）次期デー
タの送受信に備える。

以上のようにして、端末装置へから端末装置Ｎに対して
特定のデータの送信が行われる。

【図面の簡単な説明】

第１図はこの発明を実施するローカルネットワークシス
テムのブロック構成図である。 第２図は伝送インターフェイスＩ／Ｆのブロック構成図
、第３図はさらにその詳細なブロック構成図である。 第４図はライン制御回路８に設げられる衝突検出回路の
回路図である。 第５図はライン制御回路９に設けられるキャリア検出回
路の回路図である。また第６図は同キャリア検出回路の
タイミングチャートである。 第７図はライン上の信号と信号ＣＤＩ、ＣＤ２との関係
を示している。 第８図はこのローカルネットワークでの基本的な伝送手
順を示す。 第９図はバケソトフオマソトを示す図である。 第１Ｏ図（Ａ）〜（Ｃ）はデータの送信動作を示すフロ
ーチャートである。 第１１図（Ａ）〜（Ｃ）はデータの受信動作を示すフロ
ーチャートである。 第１２図はＡ、Ｂ、Ｃ端末がほぼ同時にアクセスしよう
として衝突が生じたときの動作を示す。 第１３図はライン上に送出されるデータノぐケ・ノドの
構成を示している。 （第２図） １〇−送信制御回路、１１−受信制御回路、１２−送受
信データ転送制御回路、 （第３図） １−送信データ転送制御回路、２−受信データ転送制御
回路、３−ＤＭＡＣ（タイレフｌ−・メモリアクセス・
コントロー引、４−メモＩＪ５−サブｃｐｕ、６→制御
回路、７−リンクコントローラ、８−ライン制御回路（
送信）、９−ライン制御回路（受信）。 出願人　　シャープ株式会社 代理人　　弁理士　小森久夫

Claims (1)

【特許請求の範囲】
1. （１１送受信データ内容を処理するメインシステムとロ
   ーカルネットワークを構成するデータ伝送ライン間に接
   続される装置であって、データ伝送ラインから受信した
   データのパケットフォマソトを判定し、その判定結果に
   基づいて応答パケットを作成する受信制御手段と、送信
   データまたは前記応答パケットを所定のパケソトフォマ
   ソトにて伝送ライン上に送出する送信制御手段と、前記
   受信制御手段および送信制御手段と前記メインシステム
   との間で送受信データの転送を制御する送受信データ転
   送制御手段と、を有してなるローカルネットワークシス
   テムのデータ伝送制御装置。