JPS5941946A - ロ−カルネツトワ−クシステムのデ−タ伝送制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、比較的狭い地域に分散したキャッシュレジ
スタ等のコンピュータ機器を相互接続するローカルネッ
トワークシステムにおいて、データのバッファリング、
パケットの組立／分解、ネットワークアクセスの制御等
を行うデータ伝送制御装置に関する。

一般にローカルネットワークシステムにおいては、デー
タの伝送制御を次の手順によって行う。

まず伝送ラインに接続された各端末がデータパケットの
先頭に記述されている目的端末アドレスを読み、自己の
アドレスと一致すれば引き続くデータを読み込む。ＣＲ
Ｃチェックの結果、誤りがなければＡＣＫパケットを送
信端末に送る。誤りがあった場合は受信データを捨てる
。送信端末は、タイマで送信後の時間を計測し、一定時
間内にＡＣＫがない場合は再送する。また、さらに厳密
な伝送制御をおこなう場合には、ＡＣＫパケットを受信
したときに送信端末に対してＲＡＣＫパケットを送信す
る。

以上のデータ伝送制御において、従来はこの制御の実行
を各端末に用意されているアプリケージコンプログラム
によって行い、端末のメインシステムと伝送ラインとを
接続するコントローラは、単にバケソ１−の組立やデー
タのレー・ル変換（電圧レベルと論理レベルの変換）を
行うだけであった。しかしながら、アプリケーションプ
ログラムが必要な分だけメインシステムの負荷が増大す
るため、タスク処理を行う際の効率が低下するとともに
、階層的に上位にあるアプリケーションプログラムでデ
ータの再送やパケットの生成を行うために、エラー回復
処理や衝突防止を効率的に且つ迅速に行うことが出来ず
、十分な信頼性と高速、性を得ることが出来なかった。

また、受信バッファが一杯であるときには、送信しよう
とするデータが優先順位の高いものであっても送信が成
功せず伝送ラインは初期状態に戻るため、受信バッファ
が空いても次にそのデータを受信するまでには時間がか
かる欠点があった。

さらにコントローラでの受信バッファが一つてあったた
め、メインシステムでのデータ処理順序は受信したデー
タの順番に従うことになり、優先順位の高いデータがあ
っても直ぐに処理出来ないという不都合があった。

この発明の目的は、メインシステム等のボスト側の負荷
を軽減し、高速で効率的な伝送制御を可能にするととも
に、メインシステムの要求に沿って、優先順位の高い受
信データから順次処理していくことの出来るローカルネ
ットワークシステムのデータ伝送制御装置を提供するこ
とにある。

この発明は、要約すれば、 データ伝送ラインから受信したデータのパケソトフォマ
ソトを判定し、その判定結果に基づいて応答パケットを
作成する受信制御手段と、送信データまたは前記応答パ
ケットを所定のバケソトフォマソトにて伝送ライン上に
送出する送信制御手段と、前記受信制御手段および送信
制御手段とメインシステムとの間で送受信データの転送
を制御する送受信データ転送制御手段とを設けて、伝送
ラインのアクセス、パケットの生成、データのバッファ
リング、再送制御等を上位レベル（アプリケーションプ
ログラム）ではなく、メインシステムと伝送ラインとを
接続するインターフェイス（データ伝送制御装置）のレ
ベルで行うようにするとともに、さらに、前記受信制御
手段を、データパケットのヘッダ一部で指定されるチャ
ネル番号別に受信データを記憶する複数の受信バッファ
を備えるものとして、受信データをその種類別（優先順
位別）に受信バッファへ振り分けるようにしたものであ
る。

この発明によれば、データ伝送に関する制御をデータ伝
送制御装置で直接行うことになるため、受信モードと送
信モードの変換および各モードにおけるパケット生成／
分解に基づく応答準備等上記の制御が極めて高速に実行
出来るとともに、優先順位の高いデータと低いデータを
分けてパンファリング出来るために、メインシステムで
はタスクの要求に応じて複数の受信バッファから任意の
データを取り込むことが出来る。また、複数の受信バッ
ファを受信制御手段に設けるために、メインシステムの
処理動作が低速であってもバッファフルとなってデータ
受信が出来なくなる状態が防がれる。このため、伝送の
効率を向上することが出来、しかもメインシステムは高
速でなくても良い利点がある。

第１４図はこの発明のデータ伝送制御装置の要部概念図
である。

伝送ラインＬ上のデータパケットは受信部２゜で分解さ
れ、データはヘッダ一部で指定されたチャネル毎に受信
バッファＤＳＢＩ−ＤＳＢｎに転送される。各受信バッ
ファＤＳＢは、受信部２゜に含まれる図示しないバッフ
ァからのデータをセーブする受信データセーブバッファ
として機能する。その容量は、最大ｍバイトであって、
１バイト目のデータ転送エリアＢＯから順次環められζ
いく。メインシステムでは、実行しているアプリケーシ
ョンに従って、受信バッファＤＳＢ　１〜１）ＳＢｎま
での任意のバッファからデータを取り出していく。

受信部２０は、データパケットのヘッダ一部で指定され
るチャネルに対応する受信バッファが空いてイナケレハ
、送信端末に対してバッファフルの応答を行う（後述す
る）。指定チャネルに対応する受信バッファが空いてい
れば八〇にパケットを送信して、受信データを指定チャ
ネルに対応する受信バッファに転送する。このように受
信部２０はメインシステムの動作と独立してデータ伝送
の制御を行う。

なお、送信部２１はデータパケット応答パケットを送信
するときに動作する。

以下この発明の実施例を図面を参照して説明する。

第１図はこの発明を実施するローカルネットワークシス
テムのブロック構成図である。同図において、メインシ
ステムである端末装置Ａ−Ｎは、この発明の実施例の伝
送インターフェイスＩ／Ｆを介して同軸ゲーブルから成
るデータ伝送ラインＬに接続され、各端末相互間で任意
に各種データの送受信が行なえるようになっている。第
２図は上記伝送インターフェイスＩ／Ｆのブロック構成
図、第３図はさらにその詳細なブロック構成図である。

伝送インターフェイスＩ、７Ｆは、送信制御回路ＩＯ１
受信制御回路１１、および送受信データ転送制御回路１
２から構成される。送信制御回路１０は、送信データま
たは応答パケットを所定のパケットフォマソトにて伝送
ライン上に送出し、受信制御回路１１は、伝送ラインＬ
がら受信したデータのパケソトフォマントを判定し、そ
の判定結果に基づいて応答パケットを作成する。さらに
」二速の受信バッファＤＳＢＩ〜ＤＳＢｎを含む。また
、送受信データ転送制御回路１２は、受信制御回路１１
．送信制御回路１ｏと端末装置との間で送受信データの
転送を制御する。

第３図において、上記送受信データ転送制御回路１２は
、送信データ転送制御回路１と受信データ転送制御回路
２とで構成される。送信データ転送制御回路１は、各種
データを送信する場合に端末装置側から送られてきたデ
ータを１バイト毎に一時記憶するレジスタａと、同しジ
スクａへの書込みを許可するときにセットするフラグＷ
ＥＮと、端末装置が総ての送信データを転送したときに
セントされるフラグＷＥＤとを有する。また、受信デー
タ転送制御回路２は、各種データを受信する場合にイン
ターフェイス側の受信データを１バイト毎に端末装置に
転送するための取込みレジスタｂと、受信データがある
ことをチャネル毎に端末装置に知らせるためのフラグＲ
ＥＮと、端末装置が総ての受信データを取り込んだこと
をチャネル毎にインターフェイス側に知ら−Ｕるための
フラグＲＥＤとを有する。

上記送信制御回路１０．および受信制御回路１１は、チ
ャネル毎の受信データをセーブする上述の受信バッファ
Ｄ’ＳＢ、送信データをセーブする送信バッファを含む
とともにインターフェイス制御プログラムを記憶するメ
モリ４、送受信段階でのタイマー、インターラブ１−機
能を制御する制御回路６、メモリ４と上記送受信データ
転送制御回路１．２との間でデータをＤＭＡ転送するＤ
ＭＡＣ５、送受信動作を制御し、送受信バッファ用Ｃ２
Ｆおよび送受信用シフトレジスタＤ、Ｅを有するリンク
コントローラ７、送信時に送信データを変調してライン
上へ送出するとともに複数の端末から同時にアクセス要
求があったがどうかを検出する衝突検出回路を含むライ
ン制御回路８、ライン上の信号を受信し、その信号をｆ
ｊＥ調してリンクコントローラ７へ転送するライン制御
回路９、およびインターフェイス全体をメモリ４に記憶
されている制御プログラムに従って制御するサブｃＰＵ
５から構成される。

第４図は上記ライン制御回路８に設けられる衝突検出回
路の回路図である。同図のように、変調後の信号と復調
前段の信号とを、イクスクルーシブＯＲ回路８１に与え
、その出力をフリップフロップ８２のセント信号にして
いる。このようにすることにより、送信データと受信デ
ータとが異なるとき、すなわち衝突時において衝突検出
信号ＣＯが得られる。

第５図は上記ライン制御回路９に設けられるキャリア検
出回路の回路図である。また第６図は同キーヤリア検出
回路のタイミングチャートである。

この実施例では、ライン上にデータの流れがあることを
示すキャリア信号ＣＤＩと一定時間キ中すア信号ＣＩ）
１がないことを示す信号ＣＤ２を得るようにしている。

すなわち、ラインより受けた信号からレシーブクロック
ａを復調回路９ｏによって作成し、バイナリ−カウンタ
９１およびラッチ回路９２へ入力して、信号ＣＤＩとＣ
Ｄ２を得て１、Ｎル。第６図に示すように、レシーブク
ロックが無くなるとバイナリ−カウンタ９１のＣＬ（ク
リアー）端子が解除され、カウントが基本クロックφに
より進んで搬送波のミラーイメージ信号であるキャリア
信号ＣＩ〕１が得られる。さらにカウントが進むと、ク
ロックφの周期によりあらかじめ設定された処理時間ｔ
を加えた信号ＣＤ２が得られる。

各端末は、この信号ＣＤＩと信号ＣＤ２を個々に検出し
、図示しない回路によって、信号ｃ１〕２が「ロー」（
論理０）であるときにだけデータパケットを送出出来、
ＡＣＫパケットまたはＲＡＣＫパケットは信号ＣＤＩが
「ロー」　（論理Ｏ）であるときにだけ送出出来るよう
に制御する。このようにして信号ＣＤＩ、ＣＤ２をチェ
ックしながら送受信制御することにより、データバケツ
１−送出後のＡＣＫ、およびＲＡＣＫパケット送出に関
して他の端末からのデータパケットとの衝突が防止され
る。第７図はライン上の信号と上記信号ＣＤｉ、ＣＤ２
との関係を示している。図において時間ｔはライン上に
キャリア信号がない一定時間を表す。この時間は少なく
ともＡＣＫパケット再送許容時間よりも長く設定されて
いて、ＡＣＫパケットがこの時間を内に送出されなけれ
ば、ラインの占有は解除され、他の端末からの新たなア
クセスが許可される。

第８図はこのローカルネットワークでの基本的な伝送手
順を示す。同図（Ａ）は送信端末と受信端末がともに正
常な状態にある場合の手順である。まず、送信端末から
フラグ、アドレス等のヘッダ一部を備えたデータパケッ
トを相手先へ送信する。このデータパケットが正常に受
信されるとデータパケット受信端末はＡＣＫパケットを
送信する。ＡＣＫバケットを受信したデータパケット送
信端末は、ＡＣＫパケットに対する応答パケット（ＲＡ
ＣＫバケソｌ−）を送信する。データパケット送信に対
して、受信端末がデータパケットを受は入れる準備がな
い場合は同図（Ｂ）のように、受信端末がＮＲＤＹパケ
ットを送信して終了する。また、送信されてきたデータ
パケットのチャネルに対応する受信バッファが塞がって
いる場合は、同図（Ｃ）に示すようにバッファフルのス
テートメントを付けたＮＲＤＹバケットを送信して終了
する。

第９図はパケットフォマソトを示す図である。

このパケットは、データをフラグ（リーディングフラグ
）とフラグ（トレーリングフラグ）で区切るフォマット
で構成される。両方のフラグコードは７Ｅ（ヘキサデシ
マル）である。ディスティネーションアドレスＤＡは受
信局を指定する。ソースアドレスＳＡは送信局を指定す
る。データタイプＴＹＰＥは転送フレームの種類を指定
する。その種類はデータ、ＡＣＫ、ＲＡＣＫ、ＮＲＡＤ
Ｙの４種類である。チャネル番号ＣＨ，ＮＯはパケット
のチャネル種別を指定する。回線ステータスＤＬＳはＮ
ＲＡＤＹパケット送信時でのステートメントを記述する
。そのステートメントには、受信不可と受信バッファフ
ルとがある。バイトカウンタＢ　ＣＬとＢＣＨはデータ
のバイト数を指定する。データフィールドＤＡＴＡは転
送するデータをセットする。このデータフィールドＤ　
Ａ　’ｒ　Ａは、データパケットのみに存在する。ＣＲ
Ｃはエラー検出用コードを与える。

次に第３図に示すインターフェイスの動作を、第１０図
〜第１１図を参照して説明する。

（１）送信動作 第１０図（Ａ）〜（Ｃ）は、データの送信動作を示すフ
ローチャートである。

今、仮に端末装置Ａから端末装置Ｎに対して特定のデー
タを送信するものとする。

まず、ステップｎｌ（以下ステップｎｉを単にｎ＋とい
う）で、端末装置Ａは送信データ転送制御回路１の書込
みレジスタａに対して１バイトのデータを責き込むとと
もに、フラグＷＥＮをセントする。この時、端末装置Ａ
からは送信データ長くバイト数）と、データをどのチャ
ネルで取り扱うかを指定するチャネル情報ＣＨｎとが上
記データとともに送られて所定のエリアにセットされる
これらのデータを受信した転送制御回路１は、送信デー
タのＤＭＡ転送チャネルであるＤ　ＲＱ　３チヤネル（
インターフェイス内でデータ転送に用いるチャネル）を
選択し、Ｄ　Ｍ　Ａ　Ｃ，３に対してＤＭＡ転送を指示
する（ｎ２）。ＤＭＡＣ５はその１旨示を受けると、メ
モリ４の転送先アドレスを設定しくｎ３）、そのアドレ
スにある送信バッファＡにレジスタａのデータを転送す
る（ｎ４）。１バイトの転送が終了すると、フラグＷＥ
Ｎをリセットする（ｎ５）。端末装置Ａは上記フラグＷ
ＥＮを監視していて、リセットされるのを知ると（ｎ２
４）、ｎ２０へ戻って次の１バイトのデータをレジスタ
ａに送る。こうして、端末装置ＡではフラグＷＥＮを監
視し、そのフラグがリセットされる毎に１バイトのデー
タをレジスタａに書き込む一方、インターフェイス側で
は、ＤＭＡＣによって、レジスタａのデータを送信バッ
ファＡに順次ＤＭＡ転送する。総てのデータの転送を終
結すると、端末装置ＡはフラグＷＥＤをセットしに行＜
（ｎ２２）。このフラグＷＥＤがセントされると、制御
回路１は、ｎ７．ｎ８で指定バイト数の確認チェックと
送信コマンドのチェックを行い、正しいときｎ９へ進む
。ＤＭＡＣ５は、ｎ９．ｎ１０でバッファＡからバッフ
ァＢへのデータのＤＭＡ転送を実行する。転送が終了す
れば、送信バッファが空き状態であることを示すために
フラグＷＥＤをリセットする（ｎｉｌ）。端末装置Ａは
、フラグＷＥＤがリセット状態であることを知ると、次
に送信すべきデータがある場合に、上記と同じようにし
て送信データをバッファＡに転送する。

一方、上記のようにして送信バッファＢに送信データが
準備されると、インターフェイスの動きを制御するＣＰ
Ｕ５は送信指示を行い（ｎ　３０）、リンクコントロー
ラ７を送信レディ状態に設定する（ｎ３１）。このとき
リンクコントローラ７は、キャリア検出回路ＣＤで得た
信号ＣＤ２をチェックし、「ロー」であれば直ちにライ
ン制御回路８を介して、パケットの最初のデータである
リーディングフラグＦをライン上に送出する（ｎ３２）
。続いてＣＰＵ５はＤＭＡＣ５にメモリ４のバッファＢ
の先頭アドレスとデータのバイト数を設定しくｎ３３．
ｎ３４）　、バッファＢからリンクコントローラ７への
データ転送を指示する。この間リンクコントローラ７は
、上記のリーディングフラグＦを送出したままであるが
、ｎ３４を終えると同フラグＦの送出を停止する（ｎ３
５）。

次に、データ転送先であるリンクコントローラ７の送信
用バッファＣが空き状態で（ｎ３６）、且つリンクコン
トローラ７よりＤＭＡＣ５に対してバッファＣへのデー
タ転送可信号が送出されると（ｎ３７）　、ｎ３Ｂで１
バイト分のデータがバッファＢからバッファＣへ転送さ
れる。リンクコントローラ７はさらにバッファＣへの転
送データをシフトレジスタＤに転送し、１バイト分、シ
フトＣラスタＤへ転送すると（ｎ４０）、再びｎ３７へ
戻ってＤＭＡ転送を実行するとともに、シフトレジスタ
Ｄのデータをライン制御回路８に送って、変調後ライン
へ送出する（ｎ４１〜ｎ４４）。

後述するように、以上の動作が二つ以上の端末で同時に
行われていた場合は、少なくともデータのうちソースア
ドレスを送出した時に衝突が発生するが、この衝突が衝
突検出回路ＣＯで検出されたときはｎ４４からｎ６０へ
進んで送信を禁止する。今、衝突がないものとすると、
リンクコントローラ７は順次バッファＣからシフトレジ
スタＤへの転送を行い、前述のようにしてバッファＣへ
ＤＭＡ転送されるデータを順次ライン制御回路８へ送る
。この動作（ｎ３７〜ｎ４５）を繰り返して行き、指定
されたデータ長の送出が完了するとＤＭＡＣ５は内蔵す
るバイトカウンタがカウントアンプすることにより、リ
ンクコントローラ７へフレーム送出完了を告げる（ｎ４
．６）。これを受けたリンクコントローラ７は、ＣＲＣ
をｆすけ、Ｉフレームのデータ送出を完了する。そして
、リンクコントローラ７はＣＰＵ５に対し、■フレーム
のデータ送信が完了したことを示すインターラブド信号
を送り（ｎ　４７）　、ＣＰＵ５はリンクコントローラ
７を介して、ライン制御回路８にｌ〜レーリンクフラグ
Ｆの送出を指示する（ｎ４８）。トレーリングフラグＦ
は、ＣＰＵ５が送信完了処理を行い（ｎ４９）、受信準
備処理を行う（ｎ　５０）まで継続して送出し、これら
の処理が完了した時点でフラグ送出を停止するとともに
（ｎ５１）、インターフェイスを受信モードに設定する
（ｎ５２）。

次にｎ４４において、データパケットが衝突した場合の
動作を説明する。

データパケットの衝突は、各端末によるアクセスが平等
である共通ヂャネル方式において、同時に二つ以上の端
末が送信しようとするときに生じる。信号ＣＤ２によっ
てアクセスタイミングが完全に異なる場合の）ｈ突は防
止されるが、相互に離れた端末間では伝播遅延が大きい
ため、他の端末の送信を検出するまで時間がかがる。そ
の結果、衝突が起こりやすくなる。一般に、共通ヂャネ
ル方式を採用したローカルネットワークシステムでは、
上記の問題を解決するために、衝突検出ｆ＆一定時間を
待って再送するようにしている。この処理ヲハックオフ
処理という。ｎ６０以下はこのハックオフ処理を行う手
順である。

衝突が衝突検出回路ＣＯで検出されると、データパケッ
トを送信した端末はすべて送信を停止する（ｎ６０）。

次に他の端末が衝突が発生したことを容易に検出できる
ようにするためラインを「ハイ」に持ち上げる（ｎ６１
）。続いて信号ＣＤ２の立ち下がりを検出しくｎ６２）
、その立ち下がりタイミングでメモリ４に設けである乱
数テーブルＴＢＬから所定のバックオフタイマー値を読
みだしくｎ６３）、制御回路６のタイマーＴにその値を
設定する（ｎ　６４）。続いてこのようにしてセットし
た所定時間が経過すれば（ｎ６５）、ＣＰＵ５は再度信
号ＣＤ２の状態を検出し、そのレベルが「ロー」であっ
てアクセス可能なときであれば、ｎ３０へ戻って上述し
た送信動作を繰り返す。信号ＣＩ）　２のレベルが「ハ
イ」であってライン使用が許可されない状態であれば、
ｎ６７へ進んで信号ＣＤ２が立ち下がるタイミングで再
びバックオフタイマーを起動して（ｎ６４）、タイマー
経過時点が信号ＣＤ２のオフ状態になるときを待つ。

第１２図はＡ、Ｂ、Ｃ端末がほぼ同時（伝播遅延等を原
因に若干の誤差がある）にアクセスしようとして衝突が
生じたときの動作を示す。Ａ、　　Ｂ、Ｃ各端末が図示
するように衝突を検出すると、直ちに送信を停止して、
信号ＣＤ２の立ち下がりタイミングで、それぞれの端末
で乱数テーブルで発生させたバックオフタイマー値Ｂ、
ｔ２．ｔ３をスタートする。時間ｔ１を経過した時点で
へ端末は、信号ＣＤ２の状態を検出する。このときＢ端
末およびＣ端末はタイマー値ｔ２．ｔ３が経過していな
いので送信をすることが出来ない。したがってその他の
端末からのアクセスがない限り、信号ＣＤ２はオフ状態
にあるためＡ端末からの再送が可能になる。この例では
Ａ端末からＢ端末に対してデータパケットを送信するケ
ースを示している。衝突があったため送信出来なかった
他のＢ端末およびＣ端末については、Ａ端末の送信が成
功した後に再送が試みられる。この方法は上記と同様に
行う。すなわち、信号ＣＤ２の立ち下がりタイミングで
タイマー値ｔ２．ｔ３をスタートし、Ｂ端末は時間ｔ２
が経過した時点で信号ＣＤ２の状態をチェックして、オ
フであれば爵送をする。また、Ｃ端末は時間ｔ３が経過
した時点で信号ＣＤ２をチェックし、オフであれば再送
する。

こうしてバックオフ処理をしながら衝突した端末からの
送信の順番を整理していく。

以上のように、この実施例ではバックオフタイマーの起
動時点を信号ＣＤ２の立ち下がりタイミングに設定し、
端末の種類に無関係に同一のタイミングでスタートする
ようにしている。このため、再び衝突が生じる確率を小
さく出来、バンクオフタイマーの精度を向上出来る利点
がある。なお、ｎ６４でセットされるハックオフタイマ
ー値は、新たな衝突が生じない限り次にｎ６４でセント
されるときも同じ値となるようにしている。

以上の動作によってライン」二に送出されるデータバケ
ソｉ・の構成を第１３図に示す。

同図に示すように、パケットの先頭にｍ個のリーディン
グフラグＦが位置し、パケットの終りに１個のトレーリ
ングフラグＦが位置している。前述のようにｍ個のフラ
グはｎ３２〜ｎ３５で送出され、１個のフラグはｎ４８
〜ｎ５１で送出される。このようにパケットの先頭と終
りにフラグを連続させることによって、送信端末は終り
のフラグ連続送出の時間に受信準備をＪることが出来、
受信端末は、連続するリーディングフラグを受信する間
にモードを正常な受信モードにすることが出来る。

受信端末が正常な受信モードに設定される場合は次のよ
うなときである。たとえば、受信端末が二つ以上の送信
端末から同時に受信したとすると、ソースアドレスを受
信したときで衝突を検出する。このとき、受信端末はリ
ーディングフラグを既に受信しており、しかも受信モー
ドはりセットされないからデータ待ち状態にある。しか
し、衝突を起こした二つの送信端末は送信を打ち切って
、次のチャンスを待っている状態にあ゛る。そこでどち
らかの端末或いは他の端末から新たなデータパケットの
送信があれば、データ待ち状態にある受信端末は最初の
リーディングフラグをトレーリングフラグと見なして（
リーディングフラグとトレーリングフラグとはともに「
７Ｅ」の同一コードにある）、そのリーディングフラグ
を受けた時点でパケットのフォマソトが間違っているこ
とを検出しくフォマソト長が短い）、エラー処理を行う
。したがって、このような場合、もしリーディングフラ
グが１個であると、エラー処理を行った後の受信データ
も、リーディングフラグが無いと見なしてエラー処理を
行う可能性がある。

これに対して、データパケットにリーディングフラッグ
を適当な数だけ連続させれば、受信端末は最初のリーデ
ィングフラグを受信したときに、次以降のフラグ受信時
間でエラー処理を行い、正常な受信モードになったとき
にまだ続いているリーディングフラグを次回のパケット
のフラグとして処理することが可能になる。

すなわち、ｍ個のリーディングフラグおよび１個のトレ
ーリングフラグを付けることによって、送信端末と受信
端末とが常にパケットを正常に受信出来る状態にするこ
とが出来る。

（２）受信動作 第１１図（Ａ）〜（Ｃ）は、データの受信動作を示すフ
ローチャートである。

上記のようにしてライン上に送出されたデータパケット
は、端末装置Ｎ側のライン制御回路９で受信され（ｎ７
０）、復調されて（ｎ７１）リンクコントローラ７のシ
フトレジスタＥへ導かれる（ｎ７２）。リンクコントロ
ーラ７は受信したデータの最初の１バイトがフラグかフ
ラグ以外かを判定し、フラグである場合は続いζ次にく
る１バイトのデータをシフトレジスタＥに導く。フラグ
以外である場合は、ディスティネーションアドレスＤＡ
を読み取ってそのアドレスが自己アドレスかどうかを判
定しくｎ７５）、自己アドレスに一致している場合にｎ
７６へ進む。ｎ７６でシフトレジスタＥの受信データを
受信バッファＦに転送し、ＤＭＡＣ５に対して受信デー
タ有りの指示を行う（ｎ７７）６同時にデータをバッフ
ァＧに転送するチャネルとしてＤＲＱＩを選択する。受
信データ有りの指示を受けたＤＭＡＣ５は、上記受信バ
ッファＦの受信データをメモリ４のバッファＧに順次転
送する。バッファＧはチャネル数だけ設けられていて、
受信データはパケットで指定されるチャネル番号に対応
する部分に転送される。

この転送は、レジスタＥに導かれるデータを１ハイドづ
つ行い、データの区切りを示すフラグ（トレーリングフ
ラグ）を検出した段階で受信を完了したと判断して（ｎ
　７９）　、リンクコントローラ７はＣＰＵ５に対して
受信完了指示を行う（ｎ８０）。この指示を受けたＣＰ
Ｕ５は受信モードを禁止するとともに、送信されてきた
データの種別を判定する。データ情報であるときは、受
信時において端末装置がレディ状態にあって受信できる
かどうかを受信データ転送制御回路２内のフラグＲＤＹ
によって判定する（ｎ　８９）。このフラグＲＤＹは、
端末装置によって制御され、端末装置が受信可能の状態
にあるときはセットされている。そして受信可能である
なら、続いて指定チャネル（第９図のＣＨ，Ｎｏで指定
される）の受信バッファＧ（メモリ４内）が空き状態に
あるかどうかを判定される（ｎ　９０）。前述のように
この受信バッファＧはチャネル数用意されていて、各チ
ャネルが空き状態にあるかどうかは、受信データ転送制
御回路２内のフラグＲＢＮによって示されるようにして
いる。すなわち、任意のチャネルの受信バッファが空い
ている場合、そのチャネルに対応するフラグＲＥＮはセ
ットされる。反対にバッファフルの状態にある場合、そ
のチャネルに対応するフラグＲＥＮはリセットされる。

ｎ９０で指定されたチャネルの受信バッファが空き状態
にあると、データパケットを送信してきた端末にＡＣＫ
パケットを送信する（ｎ９１）。第１１図には示してい
ないが、このＡＣＫバケットの組立はＣＰＵ５によって
行う。第９図から明らかなように、ＡＣＫパケットの組
立は極めて簡単であり、ディスティネーションアドレス
ＤＡを除く他のデータは固定コードとなる。ディスティ
ネーションアドレス自体も作成する必要が無く、送られ
てきたデータパケットのソースアドレスＳＡをそのまま
使用すれば良い。ＡＣＫパケット送信後、ＣＰＵ５は受
信データ転送制御回路２内のデータ有りフラグＲＥＮ　
（指定チャネルの）をセットしくｎ９２）、再受信モー
ドにセットされる。

ｎ８９において、端末装置Ｎが受信不可である場合は、
ｎ９３でＮＲＤＹパケットを送信して再受信モードに戻
る。また、ｎ９０で受信バッファフルである場合、すな
わち指定チャネルに対応するフラグＲＥＮがセントされ
ている場合は、ｎ９４でバッファフル（ＮＲＤＹ）パケ
ットを送信して再受信モードに戻る。

一方、端末装置Ａでは、端末装置Ｎで上記のｎ９１にお
いて送信されたＡＣＫパケットが受信されるため、ｎ　
８２−”ｎ　８３−ｎ　９５へと進む。通常の場合デー
タパケット送信後はＡＣＫパケット待ち状態に遷移する
ため、ｎ９５−ｎ９６と進み、ＡＣＫパケット送信端末
つまり端末装置Ｎに対してＲＡＣＫバケットを送信しく
ｎ９６）、送受信制御部を受信モードに設定する（ｎ　
９７）。

なお、ｎ９１でのＡＣＫパケット送信、およびｎ９６で
のＲＡＣＫパケット送信は、いずれも送信タイマーＴＩ
によって時間管理され、ＡＣＫパケット送信が所定の回
数失敗したとき、およびＡＣＫパケットを所定回数送信
してもＲＡＣＫパケットを送信出来ないとき、エラー処
理がなされるようにしている。

上記のようにして端末装置ＡでＲＡＣＫバケットが送信
されると、端末装置Ｎではｎ８２→ｎ８３−”ｎ　８４
−＝ｎ　９８と進む。通常の状態遷移となるときはＲＡ
ＣＫパケットの受信時にはすてにＡＣＫパケットの送信
を終了しているから、ｎ９Ｂ−ｎ９７へと進んで受信モ
ードの設定をする。もし、ＡＣＫパケットを送信してい
ない状態でＲＡＣＫパケットを受信したときには、ＡＣ
Ｋパケットの再送を行って（ｎ　９９）受信モードの設
定をする（ｎ９７）。また、ｎ８５で受信パケットがＮ
ＲＤＹパケットである場合、ｎ’８５→ｎ　１００へと
進む。通常ＮＲＤＹパケットを受信する場合は、データ
パケット送信後であるから、ｎ１００→ｎ１０１へと進
んで、端末装置に相手側がＮＲＤＹ状態（データの受付
が出来ない状態）にあることを知らせて、受信モードを
設定する（ｎ９７）。

応答パケットの送信は、以上のようにｎ８２以下におい
て行われるが、データパケットを正常に受信してＡＣＫ
パケットを送信したときには、送受信データ転送制御回
路を介して、端末装置側との間で受信データの転送処理
が行われる。この手順をｎ１ｌＯ以下に示す。

ｎ１１０において、端末装置Ｎは、図示しないメインＣ
ＰＵが指定するチャネルに対応したフラグＲＥＮのセッ
ト有無をチェックする。そのチャネルに対応するフラグ
ＲＥＮがセットされていれば、受信データリードコマン
ドが受信データ制御回路２に与えられる（ｎ　１１１）
。そして上記フラグＲＥＮをリセットするとともに（ｎ
　１１２）、ＣＰＵ５はメモリ５のバッファＧ（指定チ
ャネル番号の）の先頭アドレスおよび受信データ長（バ
イト数）をＤＭＡＣ５にセントしてＤＭＡ転送の準備を
行う（ｎｌ１３）。さらにＣ，ＰＯ２は、データ転送の
ために使用するチャネル（上記指定チャネルとは異なり
インターフェイス内のデータ転送チャネルを指す）をＤ
ＲＱ２に設定しくｎ１１４）　、ＤＭＡ転送を指示する
（ｎｌ１５）、するとバッファＧからレジスタｂに対し
て１バイト分のデータが転送され（ｎｌ１６）、端末装
置Ｎに対してインターラブド信号が出力される（ｎ１１
７）。端末装置Ｎは、このインターラブド信号を受ける
と、ｎ１３０−”ｎ１３１へと進んでレジスタｂに転送
されたデータの取込みを行う。一方、データ有りフラグ
ＲＥＮがｎ１１２でリセットされているため、ｎ７Ｂで
バッファＦから新たな１バイト分のデータがバッファＧ
に転送されてくる。そして同時にｎ７７でフラグＲＥＮ
を再セットする。したがって、０１１０以下が再び実行
され、０１１６で次の１バイトのデータがレジスタｂに
セットされ、端末装置Ｎがそのデータを０１３１で取り
込む。この動作を繰り返して、バッファＧのデータがレ
ジスタｂを介して総て取り込まれたときにＤＭＡ転送が
完了して、ｎ１１９→ｎ１２０へ進んでＤＭＡＣ５は、
動作を停止する。

端末装置Ｎ側は、受信データのバイト数と実際に取り込
んだデータのバイト数が一致するかどうかをチェックし
、一致すれば取り込んだデータを所望のフオマットに加
工しくｎ１３３）、その加工処理が完了すれば（ｎ１３
４）、受信データ転送制御回路２のフラグＲＥＤをセン
トして（ｎ１３５）取込み完了をインターフェイス側に
知らせる。インターフェイス側のＣＰＵ５は、このフラ
グＲＥＤのセットを検出すると（ｎ１２１）、そのフラ
グＲＦ、Ｄをリセットして（ｎ１２２）次期データの送
受信に備える。

以上のようにして、端末装置Ａから端末装置Ｎに対して
特定のデータの送信が行われる。

【図面の簡単な説明】

第１図はこの発明を実施するローカルネットワークシス
テムのブロック構成図である。 第２図は伝送インターフェイスＩ／Ｆのブロック構成図
、第３図はさらにその詳細なブロック構成図である。 第４図はライン制御回路８に設けられる衝突検出回路の
回路図である。 第５図はライン制御回路９に設けられるキャリア検出回
路の回路図である。また第６図は同キャリア検出回路の
タイミングチャートである。 第７図はライン上の信号と信号ＣＩ）１．ＣＤ２との関
係を示している。 第８図はこのローカルネットワークでの基本的な伝送手
順を示す。 第９図はパケットフォマソトを示す図である。 第１０図（Ａ）〜（Ｃ）はデータの送信動作を示すフロ
ーチャートである。 第１１図（Ａ）〜（Ｃ）はデータの受信動作を示すフロ
ーチャートである。 第１２図はＡ、Ｂ、Ｃ端末がほぼ同時にアクセスしよう
として衝突が生じたときの動作を示す。 第１３図はライン上に送出されるデータパケットの構成
を示している。 第１４図はこの発明のデータ伝送制御装置の要部概念図
である。 （第２図） １０−ｉｓ信制御回路、１１−受信制御回路、１２−送
受信データ転送制御回路、 （第３図） １−送信データ転送制御回路、２−受信データ転送制御
回路、３−ＤＭＡＣ（ダイレフｉ・・メモリアクセス・
コントローラ）、４−メモリ５−４ブＣＰＵ、６−制御
回路、７−リンクコントローラ、８−ライン制御回路（
送信）、９−ライン制御回路（受信）。 出願人　　シャープ株式会社 代理人　　弁理士　小森久夫 第８図 第９図 ２７２− 第１０図　（Ｃ） （イ：＋ｑ−７＋イス＃４１ （４シγ−７エ４ス４」１゜

Claims (1)

【特許請求の範囲】
1. （１）　　送受信データ内容を処理するメインシステム
   とローカルネットワークを構成するデータ伝送ライン間
   に接続される装置であって、データ伝送ラインから受信
   したデータのバケ−／　ｌ・フォマットを判定し、その
   判定結果に基づいて応答パケットを作成する受信制御手
   段と、送信データまたは前記応答パケットを所定のバケ
   ソトフォマットにて伝送ライン上に送出する送信制御手
   段と、前記受信制御手段および送信制御手段と前記メイ
   ンシステムとの間で送受信データの転送を制御する送受
   信データ転送制御手段と、を有するとともに、前記受信
   制御手段はデータパケットのヘッダ一部で指定されるチ
   ャネル番号別に受信データを記憶する複数の受信バッフ
   ァを備えてなる、ローカルネットワークシステムのデー
   タ伝送制御装置。