JPS6125395A - 信号多重化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はアナログ音声信号、デジタルメツセージ信号
及び補助デジタル信号が共通信号経路上を同時通信され
る通信システムに関し、更に詳しくいえば、中央データ
・音声装置のデジタルアクセス回路用のラインカードイ
ンタフェイスとして、あるいはデータ・音声端末機の端
末機インタフェイスとして動作可能であり、かつ、対応
するインタフェイス間のデータ・音声信号の双方向通信
を行なわすべく制御動作可能な信号多重化装置に関する
。

〔従来の技術〕

近年になって電話設備に関するユーザ要求が起呼者と被
呼者間の明確な音声接続という基本的要件をはるかにし
のくようになっζきた。特に、コール・フォワード、会
議通信及び短縮ダイヤル等の特殊なビジネス形態を知る
ビジネス社会においては、こうした形態を低価格で満た
すサービス、装置の提供をせまる高い要求が電話局や装
置供給会社に寄せられている。更に、通常の電話交換局
、又は、構内交換機（１）Ｆ３Ｘ）や自動式構内交換機
（ＰＡＢＸ）といった形での私設交換局などの中央デー
タ・音声通信設備を介せば上記ビジネス形態の獲得が可
能になることも予期されている。従来、上記形態を電話
の機能として付加するには通常ケーブルを追加使用する
必要があった。しかし、ケーブルの初期購入・設置にか
かるコスト高のため経済的に苦しいものであった。多く
の私設電話システムは加入者端末機と電話システムを接
続するのに最小４本のケーブルを要している。こうした
システムのケーブルは平日を通して頻繁に使用されるも
のではなく、特に２本の追加ケーブルをデータ電送等の
他の目的に有効利用できるといった理由から、多くの会
社はこうしたシステム導入に支出することに難色を示し
ている。また、４線式電送は外部施設における従来の２
線式電送とは両立しない。更に、こうした多線式システ
ムはその電力要件のやめ、Ｐ、Ｂ　Ｘ内の加入者端末機
の設置範囲を交換局から最大でも１０００メートル内と
しなければならず、現実的なものではない。したがって
、大きな建物を占める会社や多数のスタッフを分散した
建物に有する会社などでは、すべての場所で上記のビジ
ネス形態（ビジネス通信）を獲得することが非常に困難
なものとなろう。また１０００メートルに限定されるた
め、独力でＰＢＸを導入できないような小企業が同一建
物内の他の小企業と手を組んでＰＢＸを共同購入するこ
とも無理が生じ、小企業はビジネス通信サービスを受け
ることができないという不利が生じる。こうした問題点
から発して音声信号、デジタルメツセージ信号及び補助
デジタル信号を共通信号経路を介して伝送することを可
能にする装置及びシステムの開発が急速に進展してきた
。こうした複数信号を１対のケーブルを利用して伝送す
る従来装置を開示する代表的な特許としてはエベンチク
（Ｌ、　Ｎ。

Ｅｖｅｎｃｈｉｋ）のアメリカ特許第４，１７１，４６
７号（１９７９年１０月１６日発行）と、カープレー（
Ｒ，Ｌ。

Ｃａｒｂｒｅｙ）のアメリカ特許第４，１７８．４８０
号（１９７９年１２月１１日発行）の２つがある。これ
ら両特許は信号多重化に関するもので、電子ボタン電話
（ＥＫＴ）端末機等のデータ・音声通信回路と、ビジネ
ス通信システム（ＢＣ３）等の中央データ・音声通信シ
ステムとのインタフェイスに、１対のケーブルを利用し
た信号多重化回路を開示する。エベンチクやカープレー
特許の開示事項によれば、前記ビジネス形態を有する電
話システムを提供する際に生じる諸問題は実質上解決さ
れる。しかしながら、エベンチクやカープレーによって
は十分に解決されることのない１つの大きな問題が未だ
残されている。これは、一般的に回線上のノイズが伝送
エラーを発生する際、更に一般的には２台のＥＫＴ端末
機が同時伝送を試んだ時の発呼者優先順位を装置が解決
する必要のある際などで、中央データ・音声通信装置が
そうしたユーザ問題を減らすための使い方が比較的十分
にはなされていないことである。こうした際には、通信
装置のある部分が一定の間体止させられるので、長期間
に亘る休止発生の総数から鑑みれば装置能力がそれだけ
減じられることになる。

〔問題点を解決するための手段〕

上記従来技術の有する問題を解決するため、この発明は
中央データ・音声装置のデジタルアクセス回路用のライ
ンカードインタフェイスとして、あるいはデータ・音声
端末機の端末機インタフェイスとして選択的動作可能で
あり、かつ、ラインカードインタフェイスと、２線式電
話回路を介して相互接続された複数の端末機インタフェ
イスのうちのアドレス可能なものとの間の双方向通信を
行わすべく制御可能な信号多重化回路を提供する。この
多重化回路はキャリヤ信号に応答して、回線上にキャリ
ヤ信号が存在する場合に活回線状況を、回線上にキャリ
ヤ信号が不在の場合に非活回線状況を検出する回線サン
プリング手段を有する。送信レジスタ手段がデークメノ
セージ・ビットフィールド入力に応答して、設定非活回
線状況が発生するまでそのビットを記憶する。コントロ
ーラ手段が非情回線状況検出に応答して、レジスタ手段
の直列データビット出力を可能とし、データ出力に接続
された入力を有する変調手段が高帯域キャリヤ信号を変
調して回線上に出力する。その信号入力と回線間に接続
されたアナログ信号受信及び送信経路を有する等化器手
段が、コン）Ｄ−ラ手段への所定データメッセージ・ビ
ットフィールド入力に応答して経路の開閉制御を行う。

〔効　　果〕

この発明による信号多重化回路は中央データ音声通信装
置のデジタルアクセス回路のラインカードインタフェイ
スとしてだけでなく、データ・音声端末機の端末機イン
タフェイスとしても作動可能であるため、大量生蝋によ
り低価格で生産することができる。また、ラインカー１
′インクフエイスとアドレス可能な端末インタフェイス
間の双方向通信が可能となる。更に、アイドル・モード
動作中には動作電流要求が最小となる。更に又、呼出し
優先順位の問題が解決される。更に又、自動利得制御に
より長回線上の音声信号抵抗損失を補償することができ
る。

更に又、呼出し及び音声信号ボリュームをデジタル制御
することができる。更に又、デジタル表示器により電話
機の状況を表示することができる。

〔実施例〕

本発明の信号多重化回路を実施する電話システム（１０
）を第１図のブロック線図について説明する。図からも
判るように、上記回路はデジタルアクセス回路（１３）
に接続されたアナログ音声信号入力（１２）及び出力（
１２’）を有するラインカードインタフェイス（１１）
として選択的操作可能なものである。１１０ボー）　（
１４’）が高速デジタル信号ボートを構成しており、こ
のボートもデジタルアクセス回路（１３）に接続されて
いる。

図示の如く、デジタルアクセス回路（１３）は、中央デ
ータ・音声通信装置（１９）を部分的に形成している。

一般には、こうした装置はローカル構内交換＠（ＰＢｘ
）、自動式交換機（ＰＡＢＸ）ないしはローカル電話中
央局（ＣＯ）からなる。

電話システム（１０）は一対の電話線を利用しており、
チップ（Ｔ）及びリング（Ｒ）導体を有する２線式の電
話回線（１６）として図示される。この回線（１６）は
インタフェイス（１１）を、電子ボタン電話（ＥＫＴ）
端末１（１８）として図示されるデータ・音声装置の端
末機インタフェイス（１７）に接続するのに使用される
。

インタフェイス（１１）及び（１７）の各ダイヤグラム
に関し、図からも判るように両回路は接続が多少違うと
ころと、ステーション七ノド（１８）の追加の有無以外
は全く変わりがない。したがって明らかなように、この
発明の信号多重化回路は小さな配線変更を行うことでイ
ンタフェイス（１１）又はインタフェイス（１７）とし
て動作させることができる。こうした構成により図示の
様なインタフェイス間や、インタフェイス（１１）と複
数のステーションインタフェイス（１７）のうちのアド
レス可能なものとの間の、回線（１６）を介しての双方
向通信が可能となる。インタフェイス（１１）及び（１
７）間の双方向通信はユーザアクションに応じてインタ
フェイス（１７）をインタフェイス（１１）にリポート
させる便利な方法となる。一般例としては電話番号をダ
イヤルする際のようにボタンを押したり、オフ・フック
又はオン・フックとすることである。これに応答してイ
ンタフェイス（１１）は装置（１９）に情報伝達する。

装置（１９）はソフトウェア制御の下でユーザ要求をい
かに実行すべきかを決定する。装置（１９）からの命令
は直列ビットストリームの形でＩ１０ボー　）　（１５
）に通信される。アナログ音声信号はコーデック（２０
）を介して復号化され、アナログ音声信号及びデジタル
メツセージ信号はそれぞれ入力（１２）及びボート（１
４’）を介してインタフェイス（１１）に伝送される。

その後、インタフェイス間のメソセージトランザクショ
ンが起こり、そして起呼者と被呼者間の通信経路が設定
される。

この発明の目的に従い、インタフェイスにおけるローカ
ルインテリジェンスは回＆’ｊｌ（１６）上にかなりの
ノイズがある場合や、装置（１９）がいずれかのセント
（１８）にメソセージを送信しようとする際に他のトラ
ンザクションが進行する場合などに発生する多くの難問
を解決する。こうした状況のもとで、装Ｗ（１９）から
一度送出されたメソセージはインタフェイス（１１）に
より受信される。インタフェイス（１１）はノイズない
しはコンフリクト問題が解決され、適当な被呼側セット
（１８）が接続されるまでそのメソセージを何度も送信
する。こうして装置（１９）はハウスキーピング責務か
ら解放されるので、メツセージトランザクションが完了
するまで他の事項の処理に使用することが可能となる。

同−回線上にあるインタフェイス（１１）とセント（１
８）のインタフェイス（１７）は標準音声周波数チャネ
ルを、上帯域共通信号チャネルと共有する。こうした通
信経路はノースアメリカン・アーハン・アンド・サバ−
パン・電話プラントを代表する無装荷外部プラントルー
プからなる回４９１（１６）のチップ及びリング導体に
より延長される。信号及び電力設備の設計は大抵の場合
４７５０メートルの範囲となるように行われる。約８　
ＫＨ２を中心とする信号ハントにより１秒当たり約４０
のメツセージ交換を交信インタフェイスの間で被変調（
割込み）キャリヤを介して行うことができる。個々のイ
ンタフェイス（１７）に３ビット・アドレスコードが割
り当てられる。すなわち、電話機（１８）や内線電話機
等のアドオンを含めて最大８個の端末装置が許容される
。インタフェイス（］１）は真のアドレスコートは有さ
ないが、以下のメツセージフォーマットで説明する指示
ピントにより識別される。主電話機（１８）のインタフ
ェイス（１７）にはアイドレス゛Ｏ”が与えらえれ、そ
の他のインタフェイス（１７）には順に十進数で７　（
２進数で１１１）までのアドレスが与えられる。インタ
フェイス（１７）がコールを発する際にはそのアドレス
がメツセージ中に含まれる。同様に、そのインタフェイ
ス（１７）のアドレスはインタフェイス（１１）から受
信される何らかのメツセージ内に含まれる。インタフェ
イス（１１）は走査回路（２１）を介して装置（１９）
から受けた命令をインタフェイス（１７）に伝送し、こ
れに応答してインタフェイス（１７）はそのアクション
に基づきインタフェイス（１１）にリポートする。この
実施例においては、３２個までのインタフェイス（１１
）が一つの回路（２１）によってサービスされる。

起呼側及び被呼側インタフェイス間通信は被同期であり
、各インタフェイスの四線（１６）へのアクセスが可能
である。しかしながら、通信システムプロトコルにより
、起呼側インタフェイスが信号を送信している際には他
のすべてのインタフェイスはトランスミッションを受信
するだけで、動作することのないモニターモードに切換
わる必要がある。したがって、被呼側インタフェイスは
回線（１６）上にメソセージビットの有効開始を検出す
ると、アイドルモードがらモニターモード（受信モード
といってもよかろう）に切換わる。したがって、インタ
フェイスはアイドル、受信（モニター）、送信の３モー
トのうちのいずれかのモードになる。アイドルモード時
には回線（１６）が非活動状態であり、信号ハンドのキ
ャリヤ信号は回線上に存在しない。この発明のシステム
プロトコルによれば、回線上のキャリヤの存在は論理レ
ベル“１”を、そして、不在は“０”を表示する。した
がって、送信及び受信の両モードにあっては、起呼側イ
ンタフェイスが対応するデータメソセージパルスストリ
ームとしてピントストリームを送信するうちに、変調キ
ャリヤを出力するため回線が活状態にある。送信または
コール発信に先だら、起呼側インタフェイスはまず回線
の状況を決定する。他にトランスミッションが存在しな
い場合には回線状況は非活動、すなわち論理レベル“０
”であるため起呼側インタフェイスは送信を開始するこ
とができる。呼出し優先順位を設定する上記要件にも拘
わらず、２つのインタフェイスがほぼ同時に送信モード
に入ることもある。こうした際の同時送信は衝突とし゛
ζ言及される。衝突は結果として無効送信を生じるので
、すべてのモニターインタフェイスは無効送（’Ｍ　’
ｃ無視して再送信を待つ。送信優先順位が即時に設定さ
れるため再送イ３は１回のみ生しる。衝突が後続する可
能性を最小限とするため、回線（１６）上のインタフェ
イスの優先順位をインタフェイスのアドレスの昇順方向
に設定する。したがって第１優先順位はアドレスを有さ
ないインタフェイス（１１）に与えられる。第２優先順
位はアドレス°“Ｏ″を有するインタフェイス（１７）
に割当てられる。したがって、最小優先順位はアドレス
“１１１　　’　　（十進法で７）を有するインタフェ
イスに割当てられる。こうした優先順位設定の下で、起
呼インタフェイスはまず回線（１６）が非活動状態にあ
るかをモニターし、次いで第１送信を行う。この時まで
次の検光順位を有するインタフェイスは回線状況をチェ
ックし、活状態を検知すると受信モードに入る。一旦送
信が開始されると、回線上の他の全インタフェイスも同
様に回線状況を検出し、活状態とわかると受信モードに
入って送信を受動的にモニターする。

トランスミッションのアドレスフィールド内で識別され
るインタフェイスは、トランスミ。

ジョン受信に応答して起呼側及び被呼側インタフェイス
間の双方向通信経路を設定する。次いで、装Ｗ（１９）
のメインコンピュータ（図示せず）がインタフェイス（
１１）をポーリングすると、記憶メツセージデータがポ
ート（１４’）を介して出力される。この際コンピュー
タは衝突の解決ノ認識はない。しがしながら、更に重要
なことに、衝突を解決するのに装置の実時間は必要とさ
れない。

トランスミッションにおけるエラーには２つのタイプが
ある。まず上述した衝突であり、そしてパリティ−・エ
ラーである。この発明の設定システムプロトコルによれ
ば、開始ビットを含む論理レベル“ｌ”のビア　ｔ・の
総数が奇数のとき正しいパリティ−が存在する。したが
って、パリティ−が偶数の場合にはメツセージのデグラ
デーションが起ごったものとしてメツセージは無効とさ
れる。衝突エラーの場合と同様に、パリティ−・エラー
が生じると無効メツセージを回復するのに再送信が必要
となる。その後、必要な場合の追試は電話加入者による
開始を要する新しいトランスミッションと同様に処理さ
れる。代表的な呼出し手順を第１図を参照しつつ説明す
る。七ノ１−（１８）がオフ・フックになる際、コント
ローラ（２５）として示される制御回路により回線状況
がまずチェックされる。回線が非活動であれば、オフ・
フック状態を示す符号化データ信号がエンコーダ（２２
）から発せられて送信シフトレジスタ（２３）に加えら
れる。レジスタ＜２３）からのシリアルビット出力はコ
ントローラ（２５）に伝達され、コントローラ（２５）
は変調器（２６）に変調８　ＫＨｚキャリヤ信号を発生
させる。

発生信号はバイパスフィルタ（２７）を経てラインカッ
プラ（２８）のドライブ入力に送られる。カップラ（２
８）の出力は回線（１６）に接続されている。

インタフェイス（１７）はデータメソセージ送信中回線
状況をモニタ下し続ける。こうしたモニターは指示、ア
ドレス、トランザクションコード及び送信データメソセ
ージのリピートフィールドにおけるすべての論理レベル
“０″のピントに関する回線サンプリングにより行われ
る。サンプリングはバイパスフィルタ（３１）を介して
復調器（２９）に接続された人カゲート　（２４）を経
て行われ、キャリヤ信号の存在がチェックされる。

インタフェイス（１７）が唯一送信している場合には、
各チェックでの回線状況はゼロであろう。

完全データメツセージはエラーピントをリピート“Ｉ、
”、衝突“Ｈ“にセントした状態で伝送される。後者は
無衝突を表示する。次いで、インタフェイス（１７）は
被呼側インタフェイス（１１）が有効メソセージを受信
したかどうかの確認を待つ。データメソセージが変調キ
ャリヤ信号の形で回路　（１６）に加えられると、この
信号はハイブリッド網（３０）を介してインタフ−イス
（１１）に送信される。インタフェイス（１１）に伝送
された信号は次いでゲート（２４’）及びバイパスフィ
ルタ（３１’）を経て受信復調器（２９’）に送られる
。復調器（２９”）はデータメンセージビットストリー
ムを検出したのち、それを受信レジスタ（３２’）に加
える。レジスタ（３２’）からのシリアルデータビット
出力はコントローラ（２５’）　として示される制御回
路に接続され、そごでデータメツセージの有効性がテス
トされる。有効とみなされると、そこから変調器（２６
°）へと制御信号が出力される。変調器（２６’）から
はを効メツセージの受信に対応する確認信号が回線（］
６）を経て起呼側インタフェイス（１７）へと送られる
。この確認信号を肯定応答信号、（又はＰＡＣＫ信号）
とここに言及する。このＰＡＣＫ信号はラインカップラ
（２８）の信号入力部からゲート（２４）、バイパスフ
ィルタ（３１）を経て復調器（２９）へと送られる。検
出ＰＡＣＫ信号は次いで受信レジスタ（３２）に入力さ
れ、そこからコントローラ（２５）へと送られる。コン
トローラはインタフェイス（１７）を全機能が動作可能
なアクティブ・モードにセットする。このように、イン
タフェイス（１７）は正しいパリティ−及びマツチング
アドレスを備えた衝突のないメツセージを受信すると完
全にアクティブな状態となる。作動シーケンスのこの時
点において、電流シンク（３５）として示される定電流
制御回路は制御可能な送信及び受信等花器（３６）及び
（３７）と、これらに対応するゲート（３８）及び（３
９）と共に使用可能となる。

第１Ｂ図において、七ノＩ−（１８）の送話器（４０）
がインタフェイス（１７）内の制御可能な送信音声アナ
ログ信号経路に接続されている。この経路は等花器（３
６）、ローパスフィルタ（４１）、ゲート（３８）そし
てカップラ（２８）のドライブ入力へとつながる直列組
合わせから構成される。七ノド（１８）の対応する受話
器（４２）はインタフェイス（１７）内の受信音声アナ
ログ信号経路に接続されている。この経路はゲート（３
９）、等花器（３７）、ローパスフィルタ（４３）そし
てフィルタ（４３）の入力に接続された受信出力を有す
るラインカップラ（２８）の直列組合わせからなる。電
流シンク（３５）をターンオンするとインタフェイス（
］７）の動作電流器（４４）に定電流か入力される。電
流シンク（３５）に関連するライン電圧検出器（４５）
は回線（１６）の長さに反比例する直流制御電圧を生成
する。この制御電圧がＡ／Ｄ（アナログ／デジタル）変
圧器（４６）に加えられる。Ａ／Ｄ変換器（４６）はコ
ントローラ（２５）を介して等花器（３６）。

（３７）の各利得制御を行う。同時にゲート（３８）及
び（３９）がコントローラ（２５）によって有効化され
、七ノド（１８）と回線（１６）間のアナログ信号経路
が完成される。

インタフェイス（１１）のハスインタフェイス（２０’
）に相当するバスインタフェイス（２０）は、クロック
（５０）により５１２［ＩＺでステップされる高速デー
タポートとして選択使用が可能である。

インタフェイス（１７）について述べた呼出しモードに
おいてはしかしながら、データ信号がユーザ制御周辺装
置により発せられることもあろう。

液晶ディスプレイ　（ＬＣＤ）（５３）は、レジスタ（
３２）によりドライブされるデータデコータ（１１３）
の出力と接続する入力を有し、キーバッド（５２）に選
択された機能又はインタフェイス（１７）の機能状況の
カウンター読取表示機構となる。インタフェイス（１１
）の回路はインタフェイス（１７）のそれと類似してお
り、回路配線が多少異なる程度である。ハスインタフェ
イス（２０’）　　も同様にクロック（５０’）により
ステップされるが、高速ポー）　（１４’）を動作させ
るため２．５６ＭＨ２でステップされる。インタフェイ
ス（１７）内のハスインタフェイス（２０）はオプショ
ン高速データポートを提供すべく使用可能である一方、
対応する／Ｎスインタフェイス（２０“）は装置（１９
）との連続通信のための高速データポート（１４’）を
提供する。

インタフェイス（１７）内に用いられる回路のいくらか
はインタフェイス（１１）内では冗長なためそのよ−う
に表示しである。例えば、Ａ／Ｄ変換器（４６’）はそ
の入力を接地して表示されており、コントローラ（２５
″）の対応部との共使用が禁止される。したがって、イ
ンタフェイス（１１）がそれぞれＯｄＢの定利得を有す
る送信等花器（３６”）及び受信等化器＜３１’＞を有
することは明白であろう。かくして、ローパスフィルタ
（４１′）を介し−（デー１−　（３８’）入力に接続
された等花器（３６’）からの出力は利得制御なしでハ
イブリッド網（３０）に加えられる。同様に、回線（１
６）からローパスフィルタ（４３’）への音声アナログ
信号入力は等花器（３７’）により定利得で増幅される
。ハスインタフェイス（２０’）へのデータメツセージ
信号入力は送信シフトレジスタ（２３’）を経て、コン
トローラ（２５’）へとテストのため出力される。信号
は次いで変調器（２６’）に送りこまれる。

変調Ｂ（２６’）は３　Ｋ）ＩＺのキャリヤ信号を生成
し、この信号はそこからバイパスフィルタ（２７’　）
　　を経てバイブイツトｌ　（３０）の入力に加えられ
る。

ハイブリッド網（３０）を経て千ノブ及びリング導体に
印加されたバッテリー（３３）の電圧を得る電流シンク
（３５）により動作するインタフェイス（１７）と異な
り、インタフェイス（１１）は一般的な動作′２ｉｔ流
源（５５）により動作する。

メツセージ・フォーマント 上記の伝送メツセージを第５図において１６データビソ
トからなるメソセージとして示す。

各とノドは１ミリ秒（ｆｆｌｓンの持続時間長を有する
。このメソセージは以下のものからなる。即ち、　Ｓ−
スタートビット Ｄ−メツセージ方向ピント 八２．ＡＩ、４０−３ヒ゛ノド・アドレスフィールド Ｄ７，０６．Ｄ５．Ｄ４．Ｄ３．Ｄ２．ＤＩ、Ｄｏ　−
８ビ・７１・・トランザクションコード Ｒ−リピート・エラー検出ビット Ｃ−コリジヨン（衝突）ビット Ｐ−パリティ−ビット。

スタートビット（Ｓ）は論理レベル”１　”であり、８
　ＫＨｚキャリヤが不在ないしは論理レベル″ｏ”であ
れば回線はアイドル状況にある。セント（１８）から発
せられるトランザクションに対しては方向ピント（Ｄ）
は論理レベル“０”を、インタフェイス（１１）から発
せられるトランザクションにたいしてはａ１″をもつ。

この方向ビット（Ｄ）により、インタフェイス（１１）
のメツセージアドレスフィールドと被呼側インタフェイ
ス（１７）のアドレスがマンチする衝突が常時検出され
る。回線ノイズ及び衝突の影響はビット（Ｒ）。

（Ｃ）及び（Ｐ）によって減少される。

この通常は“Ｌ”レベルのビット（Ｒ）はコントローラ
（２５）の内部フラグに関連して動作し、エラーのない
受信メソセージを受は入れるべきかどうかを判別する。

インタフェイスは誤パリティ−を有するメソセージを受
信するとフラグをセントする。正パリティ−であればフ
ラグはりセントされる。パリティ−エラーを有するメソ
セージの直後に再送、信が発せられるように再受信のタ
イミングが設定される。フラグ及びビット（＋？）の動
作を要約すると次のようになる。

（ａ）　　フラグとビット（Ｒ）が共にセットされる一
メソセージ受諾（再送信想定）。

（ｂ）　フラグがセットされ、ビット（１？）かりセン
トされるーメソセージ受諾（新メソセージ想定）。

（ｄ）　フラグがり七ノドされ、ビット（Ｒ）がセット
されるーメソセージ無視（再送信上ノドによる正メツセ
ージに対するパック（ＰＡＣＫ）検出ミスと想定）。

（ｄ）フラグとビット（Ｒ）が共にリセントされる一メ
ツセージ受諾（新メツセージ想定）衝突メソセージ及び
衝突再送信の各受信に対してはフラグ及びピノ１〜（Ｒ
）はいずれもセットされない。

この発明の送信プロトコルにおいては、２つのインタフ
ェイスが送信状態にあって、一方のインタフェイスが′
１”をそして他方のインタフェイスが“０”を送信して
いるときには、回線をモニター中のインタフェイスは゛
Ｈ″レベルを検出するであろう。こうした特性を利用す
ると、送信中のインタフェイスが回線（１６）上の他の
インタフェイスを検出することが可能となる。インタフ
ェイスは０”を送信する度に回線をモニターし、回線が
正レベルを有するか確認する。実際と予測回線間に差異
がある場合には衝突が発生したものとみなされる。回線
がサンプルされた後、モデムディレィ以上の待期時間後
、かつ、次のビット送信］ｊ；１に０”ビットが送信さ
れる。衝突のチェックは方向、アドレス、トランザクシ
ョン及びリピートフィールドにおける全゛′０″ビット
に関して行われる。ＩＪ突が検出されると、常時はＩ］
″・レベルにあるビット（Ｃ）が“Ｌルヘルとされる。

パ［、”レベルのビア）（Ｃ）を有するメツセージは無
視され、バンク（肯定応答）は送信されない。パリティ
−・エラーがあるとフラグがセットされる。

起呼側インタフェイスが衝突検知すると、現トランスミ
ッションを完了した後に１−５”レベルのヒツト（Ｒ）
を有するメツセージの再送信を開始する。起呼側インタ
フエイステｌ−レスに比例した゛待期時間後に、再送信
に関連する衝突は発生する。各セットインタフェイス（
１７）は独自のアドレスを有するため、再送信の際に衝
突が再発生することはない。上述の如く、インタフェイ
ス（１１）は衝突回復試行の際に第１優先順位が与えら
れる。このため１回のみの再送信により衝突は解消され
る。ビット（Ｃ）は２つの理由によって通常“Ｈ”レベ
ルとされている。すなわち、（ａ）スタートビット検出
をトリガするグリッチが有効メソセージとして認識され
ない、そして（ｂ）もしビット（Ｃ）が衝突中に”Ｈ”
レベルであれば衝突トランスミッションからの整相効果
によりビットの転化を招き得るからである。

ビット転化の決定はパリティ−ビット（Ｐ）により行わ
れる。このビット（Ｐ）はスタートビットも含めたメソ
セージ内の”ｌ”の総数が奇数であるか計算される。被
呼側インタフェイスはビット（Ｐ）をチェックし、回線
値と計算パリティ−値を比較する。マツチして、がっ、
ビット（Ｃ）が“Ｈ”レベルのときにはメツセージは有
効とみなされ、パック（Ｐ　Ａ　ＣＫ）信号により肯定
応答が伝送される。

パック信号受信も衝突検出もしない起呼側インタフェイ
スはパリティ−・エラーを想定し、ビット（Ｒ）をセッ
トしたメツセージを送信する。

起呼側インタフェイスは他のインタフェイスが何らかの
新しいトランスミッションを発信できる以前に再送信を
開始する。再送信の試みは１回だけなされる。

久歪）ｌ久考呈 各ビットの持続時間長の基準は１ミリ秒であり、ビット
（Ｓ）は有効となるには５００マイクロ秒（μＳ）を超
す必要がある。したがって、被呼側インタフェイスは有
効ピッ１−（Ｓ）を検出すると受信モードに入る。メツ
セージ内のその他のビットは各ビットの後半部において
サンプルされる。起呼側インタフェイスは回線（１６）
上のバンク信号を１７から１８ミリ秒の間捜し、送信シ
ーケンスに入る。パンク信号は有効と考慮されるには５
００マイクロ秒間存在する必要がある。第５図は送信シ
ーケンスを説明するもので、図示の如く、ノン−コリジ
ヨン（非衝突）エラーのため再送信の決定が下されると
、２２ミリ秒で再送信シーケンスが始まり送信シーケン
スに入る。

衝突による再送信は、インタフェイス（１７）について
は２２ミリ秒にセントアドレス（３ミリ秒）を加えた時
間経過してから開始されメンセージ送信に入る。インタ
フェイス（１１）については２２ミリ秒で開始される。

新データの送信はカウント２３ミリ秒で可能となる。ず
べ°この場合において、インタフェイス（１１）及び（
１７）の受信部は送信カウント２】で使用可能となる。

インタフェイスが再送信又は新たな送信を開始する前に
有効スタートビットが検出されると、送信モードが入力
され、送信メツセージがレジスタ（２３）にストアーさ
れる。記憶メツセージは後に送信される。データビット
の受信シーケンスを第６図に示す。第６図に示されるよ
うに、受信モードにおいては、起呼側インタフェイスへ
の肯定応答は受信カウント１５で開始される。

パック信号は１８ミリ秒で回線（１６）から除去され。

受信シーケンスに入る。新受信動作がカウント２１で可
能となる。新データの伝送は２３ミリ秒で始まり、受信
シーケンスに入る。送信信号と同様、新データの伝送は
再送信優先順位を与えるため遅延される。また図から判
るように、受信力うントは有効ビット検出時間を基準と
しており、したがって第５図の送信カウントに関して約
５００マイクロ秒遅延されている。

トランザクション・コード この発明において考慮されるオペレーションの最適実施
態様によれば、入力及び出力メツセージ空間を占有する
トランザクション・コードのカテゴリーが２つ存在する
。表へ及び表Ｂに示す種々のトランザクション・コーｔ
゛の定義はこれら２カテゴリーについてのもので、イン
タフェイス（１１）及び（１７）間のトランザクション
を網羅している。インタフェイス（１１）とＩｆｆ（１
９）間に使用されるトランザクション・コー１の別の２
カテゴリーを表Ｃに示す。

ＳＳ　　　　　　　　　　　　　’−ムく 嶌　　　　　？　ロ０００ロ０ロローロロー、−１０ｅ
）　−−１ｅ）ロー−；　ロロＯＯＣ１ＯＣｌ　、−１
０、−１−一一〇〇〇〇　、−１＋１−一ヘ　ロ０００
０ロ０−ロロロロＣ＋　−一一一一一−ｍ　−一　の　
。口。口、−１２０−１＋＋　−ｍ　＋＋　−ｍ　＋＋
　２ｍ　？　ｍ　＋＋　＋１　＋ｍｎ　、、　　ＣＭ５
０００ｅ）ｅ）、−＋０ｅ＋０００５０ｅ）ｅｌｅ）＋
−４００叩　ローロー×−ｏＯローロ０−ローローｅ）
００−≠　００−一〇−−ＩＸ：Ｘ×ＸＸＸＸＸＸＸＸ
ＸＸＸ、、　　ｅ）ｅ）００ｅ１０ｏ０ｅｌｅ）００１
０００ロロｏＣ１０ｅｌべ　峠 纒　　　　　ΔＯ ｈ顎 ｌｌｌ 江　　　　　！！−曙　　へへ Ｎ　　　　　　　　　　　　　　＋トＣ＼　−）　　　
　　　　　　　　　　　わ　　ｂ　ト１　　　　　　　
　　　　　　　−α　　　・　・便　　　　　　　　　
　　　　　　ＬＱＩ：　　　　八　へ民α　　＋　セ ス　　　　　　　　　　　　　　１　。

Ｒ膏暮　　蝋彫 １）　　　　　　　　　　　場Ｑ　　＊嵌短Ｑ　　鏝寝 察　　　　　％　　ＬＱ　　−ロ 冒　　−〇　　ロロ Σ　ＩＬγ　−一 ：Ｌ　雪　ロ匡　−一 支　ｏｏ　０口 ℃　ロ０　０ｅｌ 寛　ロロ　ｏ。

次にこの発明における種々の回路要素及びそれらの機能
について第２図乃至第４図のブロック線図に基づき詳細
に説明する。以下、本願に開示そして請求される信号多
重化装置を実施する上での最適実施態様を、当業者であ
れば良く理解できる程度に詳細に説明する。

第２図において第１図のブロック線図で開示されるこの
発明の一般的概要を更に詳しく、特に種々の入力及び出
力端子やインタフェイス（１１）及び（１７）間の種々
の配線法などを明確にした形で説明する。更に、ライン
カップラ（２８）、ライン電圧検出器（４５）、定電流
シンク（３５）及びハイブリッド網（３０）についての
詳細な回路説明も行う。第２図において第１図に示され
る回路要素と同一のものには同一参照番号を付す。イン
タフェイス（１１）及び（１７）は同一の外部端末結線
を有するＣＭＯ３集積回路として製作されている。イン
タフェイスの諸回路が同一であっても、種々の端子接続
及び接続装置の違いによりインタフェイス（１１）及び
＜１７）は区別可能な構成要素となっている。まずイン
タフェイス（１７）についてみると、ラインカップラ（
２８）がラインドライバ（５６）で示される電圧／電流
交換器を有する。この変換器は信号電圧出力端子（５７
）に接続された第１入力と、アース端子（６３）に接続
された第２入力を有する。ドライバ（５６）の出力は音
声帯結合変圧器（５８）の−次巻線に接続されている。

変圧器（５８）の二次巻線はライン成端抵抗（５９）に
よりブリッジされ゛（おり、コンデンサ（６０）及び一
対の直列抵抗（６１）及び（６１’）を介して回線（１
６）のチップ及びリング導体に接続されている。ドライ
バ（５６）の機能は送信器（４０）から発せられる音声
アナログ信号に比例した電流信号を、回線（１６）上に
印加することである。この実施例においては１ミリアン
ペア（ｍＡ）出カニｌボルトの入力の比率である。ここ
で、唯一個の抵抗（５９）が同一回線（１６）を共有す
るすべてのインタフェイス（１７）に使用されているこ
とに留意されたい。このように、回線はその間に接続さ
れたインタフェイスの数に関係なく正しく終端される。

また、各ドライバ（５６）の出力インピーダンスが回線
のロート降下を起こさないだけの高さををするため信号
レベルが影響を受けることがない。回線（１６）上の多
重化信号を受信する際、多重化信号は抵抗（６１）　、
　（６１’）及びコンデンサ（６０）を介して加えられ
、変圧器（５８）を経て端子（６２）及び（６３）へと
伝送される。インタフェイス（１７）についての動作電
流は通常装置（１９）内に配置されたハソテリー（３３
）から導かれる。このためインタフェイス（１７）につ
いての動作電圧が長距離回線（１６）による抵抗損失の
結果減少させられる。多重化伝送及び音声信号も同様な
損失をこうむる。インタフェイス（１７）内の回路の安
定動作を保証するため、電流シンク（３５）が安定動作
電流源となっている。分極ダイオード（６４）により電
流シンク（３５）に印加される電圧に正しい極性が確保
される。チップ及びリング導体間にダイオード（６４）
及び抵抗（６１）と直列接続されたツェナダイオ−）’
　（６５）は、直列接続された抵抗（６６）及び（６０
）からなる分圧器間に現れる直流電圧の最大許容両電圧
を設定する。分圧器に生じる直流電圧はツェナダイオー
ド（６８）と電流シンク（３５）の直列接続に印加され
る。この電流フック（３５）は定電流ジェネレータとし
て図中記号表示されているが、エミッタ（７０）をダイ
オード（６８）に、そしてコレクタ（７１）をダイオー
ド（６４）及び（６５）の分岐点にそれぞれ接続したＮ
ＰＮ型トランジスタ（６９）から構成することもできる
。

トランジスタ（６９）のベース（７２）は周知の方法で
数個の抵抗やダイオード（図示せず）に接続されると共
に、トランジスタ（６９）のく−スドライブを与えるラ
イン電流制御端子（７３）に接続されている。トランジ
スタ（６９）のエミッタは電力供給端子（７４）に接続
されており、帰地端子（７５）に関して公称＋１０ボル
トのドレン電圧供給源として機能する。ダイオード（６
８）は実質上一定トレン電圧を維持し、端子、（７４）
及び（７５）間に接続されたコンデンサ（７６）がフィ
ルタ機能を果たす。

電流シンク（３５）を渡って接続された抵抗（７７）に
よって、電流シンク（３５）を通過する電流に関係なく
最小電流流れが確保される。また、入力端子（７８）は
、チップ及びリング導体間の電圧に比例した電圧を与え
る抵抗（６６）及び（６７）の接続部に接続されている
。この電圧は変換器（４６）に印加され、以下に詳細に
述べる音声信号経路等花器（３６）及び（３７）を制御
するのに用いられる。ライン信号は周知構造のハイブリ
ッド変圧器を介してインタフェイス（］１）の端子（６
２’）及び（６３°）に伝送される。端子（５７“）及
び（６３”）間に現れるライン駆動信号はラインドライ
バ（８１）によって増幅された後、図示の変圧器（８０
）を経てチップ及びリング導体間に加えられる。ハソテ
リー（３３）は回線（１６）間に、図示の如く変圧器（
８０）の１巻線の各片側に直列接続された一対の限流抵
抗（８２）及び（８３）を介して接続されている。変圧
器（８０）におけるコア飽和は、接地端子（７５’）と
動作電圧源間にある変圧器（８０）の平衡巻線（８５）
と直列接続されて図示される平衡電流回路（８４）によ
って回避される。回路（８４）は周知のタイプのもので
、平衡巻線（８５）に平衡電流を導電して変圧器（８０
）のコアにおける直流フラックスを減少させる。代表的
な平衡電流回路がハリス（Ｈ。

１、１ｌａｒｒｉｓ）のアメリカ特許第４．２３２．２
９３号（１９８０年１１月４日）に開示説明されている
。

制御機能及びデジタル信号経路を第４図のブロック線図
に基づき概略説明する。図においてキーバッド（５２）
のスイッチング・マトリックス（８６）が示されている
。表Ｂに実例される種々の出力メソセージがこのスイッ
チング・マトリックス（８６）を介してエンコーダ（２
２）により生成される。図において３２の交差点が示さ
れている。

３つの交差点がセントアドレス用に用いられ、各交差点
間に単極単投開閉スイッチ（ＳＰＳＴスイッチ）（図示
せず）を接続することによっ゛（周知の方法で符号化が
行われる。１つの交差点がフックスイッチ（１５７）用
に、また１２の交差点がダイヤルパッドキーに用いられ
、残りの１６の交差点は必要時に割当てられる別のキー
に使用される。この点について、表への入カノノセージ
が装置（１９）のコンピュータにおけるソフ］制御の下
にあることが理解されよう。このように、インタフェイ
ス（１７）は同様なソフトウェア制御により実行され得
る特設ビジネス機構の処理が可能となる。１６個のキー
のうち２個のキーが、以下に詳述するインタフェイス（
１７）内のボリウム制御に使用されよう。マトリックス
（８６）内の各交差点は、エンコーダ（２２）を部分構
成する走査回路により５００マイクロ秒に１回走査され
る。

このことはマトリックス（８６）の３２の交差点が１６
ミリ秒に１回走査されることを意味する。２つの連続走
査がデプレションを示す場合にはエン−１−タ（２２）
によりキー・デプレションがデバウンスされる。キー・
リリースはフックスイッチの接触以外ではデハウンスさ
れない。メソセージはキー・デプレションに基づき一度
だけ送信され、オフ・フックメツセージはフックスイッ
チ交差点のデプレションがデバウンスされ４１Ｗに一度
送信される。キーパノド・エンコーダはまた２キー・ロ
ールオーバー機構を実行する。

多重デプレション及びナル走査は共に有効走査デリミタ
と考えられえる。各有効キー・デプレションの間に少な
くとも１つの有効デリミタが探知されなければならない
。アドレスまたポリウム上／下交差点にはメソセージは
送信されず、したがって表Ｂには示されていない。端末
機（１８）の１つがオフ・フックになると、表Ｂに示さ
れる符号化されたメソセージがエンコーダ（２２）から
キーデータバス（８７）上をレジスタ（２３）へと並列
出力される。レジスタ（２３）からの出力リード（８８
）がＡＮＤゲート（８９）の一方の入力に接続されてい
る。ゲート（８９）の他方の入力には方形波ジェネレー
タ（９０）からの８ＫＨｚ４８号が入力される。

かくして、レジスタ（２３）内で形成されるシリアル・
キーデータビットの対応ストリームが端子（９１）に、
変調キャリア出力を発生する。同時に、フックスイッチ
の状況がリード（９２）上をボリウム制御レジスタ（９
３）及び１６ビノト・シリアルシフトレジスタ（９４）
へと伝送される。音声信号及び呼出し信号（又はアラー
ト信号）における端末機（１８）を適正に機能させるの
に必要な信号レベルは、レジスタ（９３）によって制御
可能にセットされる。第４図に示されるように、レジス
タ（９３）はそれぞれ３ビツト長の３つの別個のレジス
タ（９３ａ）　、　（９３ｂ）　、　（９３ｃ）から構
成されており、逐次２進コートの差は４デシヘル（ｄＢ
）のレベル変化を表示する。パワーアンプに基づき音声
ボリウム・レジスタ（９３ａ）及び（９３ｂ）が各々最
小設定値にセットされ、アラートボリウム・レジスタ（
９３ｃ）が中央値、すなわち°１１１”を最大ボリウム
とする“１００”にセットされる。レジスタ（９３ｂ）
の内容は次いでキーパ、ド（５２）の昇降ポリウム制御
キーを使って修正される。これはスピーカ（１００）の
音量調節を行う音声ボリウム制御回路（９５）を制御す
る。“アラート・オン”２″ソセージ受信後、アラート
ボリウム・レジスタ（９３ｃ）はボリウム制御回路（９
６）を介してスビーカレベルヲ制御する。゛ターンオン
トーン”じＴｕｒｎ　ｏｎ　ＴＯＮＥ　”　）、“′タ
ーンオンバズ”じＴｕｒｎ　ｏｎ　ＢＵＺＺ　”　）、
“ターンオンリング°　　。

じＴｕｒｎ　ｏｎ　Ｒｉｎｄ″）から構成されている。

アラートボリウム・レジスタは昇降ボリウム制御キーの
デプレションにより修正され、各デブレソヨンによりア
クティ７゛・ロケーシッンカ月セツティングだけ上昇側
にまたは下縫側に変更される。制御回路（９５）及び（
９６）への信号ハス入力としてはアラ−］・ボリウム制
御ハス（９７）と音声ボリウム制御ハス（９８）があり
、各制御ハスはレジスタ（９４）からの並列３ビット・
出力ハスとして第４図中に示されている。スピーカ（１
００）（第２図）が使用されていない場合には、ボリウ
ム制御キーを押しても何の効果もない。ボリウム制御回
路が機能するのはスピーカ（１００）が使用されている
時に限られ、この回路はスピーカ（１００）がアラート
・トーンを知らせるのに使用されているのか、あるいは
音声通信に使用されているかに依有する。これに従い、
これら２状況に応した２つのボリウムセツティングかあ
る。したがってスピーカ（１００）の使用により、どの
ボリウム制御が増分または減分されるかが決定される。

セツティングをレジスタ（９３ａ）内に永久記憶させる
必要がある場合には２つキーを押す。

通常、ポリウム増加キーないしはポリウム減少キーを押
すことによって、端末機（１８）の使用中にレジスタ（
９３ｂ）を制御する。しかしながら、このポリウムセツ
ティングは一時記憶されるだけでオンフックになると取
消される。一方、レジスタ（９３ａ）内に記憶されたポ
リウム制御セツティングは、必要に応じて増加側又は減
少側レベルへのユーザセットが可能であるにせよ、オン
フックになっても取消されることなく保持される。第３
図に示すアナログ信号経路の等化又は利得制御は、アラ
ート及びポリウムレベルについてのそれと同様な方法で
行われる。かくして、Ａ／Ｄ変換器（４６）は各端子（
７３）及び（７日）から出力される電圧を入力として受
信する。ここにおいて、端子（７３）は電流シンク（３
５）に制御電圧を出力し、端子（７８）は回線（１６）
のチップ及びリング導体間電圧に比例する直流電圧を受
信することに留意されたい。後者の直流電圧は変換器（
４６）によって符号化され、変換器（４６）の出力はレ
ジスタ（９４）に加えられる。レジスタ（９４）はこれ
に応答して、送信及び受信等花器（３６）及び（３７）
をそれぞれ部分構成する自動利得制御回路（１０２）及
び（１０３）　（第３図参照）に接続される３ビット・
自動利得制御（ＡＧＣ）バス（１０１）に出力を発する
。

レジスタ（９４）からの対応する６ビソト・制御デーＩ
・出力が制御ゲートバス（１，０４）を介して、第３図
に概略表示される制御可能なゲート（２４）。

（３８）　、　（３９）及び（１０５）〜（１０９）に
送出される。第３図に主目的は信号経路を図説すること
であり、したがってバス（１０４）から上記ゲートに至
る制御リードは図示していない。友人にビット（ＭＯ）
−（Ｍ５）のパターンアレイと、それらにより動作され
る各ゲートを示す。これまで説明したように、・インタ
フェイス（１７）がアイドル・モードからアクティブ・
モードに切換えられのはインタフェイス（１７）が有効
メソセージを受信するときか、あるいはキーが押し下げ
られるときに限られる。この結果としてインタフェイス
（１７）が定電流を引き出す。なぜならその時にだけ端
子（７３）に電流シンク（３５）を作動させるための出
力電圧が現れるからである。したがって、インタフェイ
ス（１１）においては対応する電流シンクが使用されて
おらず、また対応する端子（７３’）及び（７Ｂ’）が
接地されているため（図２、ａ参照）、利得及びゲート
制御機構はインタフェイス（１７）にだけもっばら与え
られるものであることが理解されよう。音声帯域信号及
びシダナリング帯域信号が回ｇ（１６）上を周波数分割
多重方式で伝送されることに鑑みれば、インタフェイス
（２０）を端末機（１８）の高速データポートとして端
末機（１８）と同時使用した場合には非常に有効な手段
となる。こうずれば、インタフェイス（２０）のボー　
ト（１４）を信号チャネルとして遠隔測定、警Ｉ！信号
及び構内通信切換（インターコム・スイッチング）等の
特殊サービスに使用することが可能となろう。

インタフェイス（１１）及び（１７）のオペレーション
の中枢となるのはコントローラ（２５）である。

このコントローラ（２５）は入力信号データのテスト機
能を有すると共に、パンク（ＰＡＣＫ）信号を生成及び
送出して有効信号メソセージの受信を知らせる機能も有
するプログラマブル論理アレイである。この機能を可能
にするため、レジスタ（２３）へのメソセージ入力のア
ドレス部とコントローラ（２５）とが３ビット・アドレ
スバス（１１０）により接続されている。一方、コント
ローラ（２５）から出力されるデータバス（１１１）は
パック信号をレジスタ（２３）に伝送する。パック信号
は、そのパンク信号に対応する直列ビットストリームに
より変調されたキャリヤ信号としてレジスタ（２３）か
ら端子（９１）へと出力される。変調されたキャリヤ信
号は復調器（２９）により受信される。復調器（２９）
は直列ビットストリームを検出し、コントローラ（２５
）からのクロック・パルスの制御の下にビットストリー
ムをレジスタ（３２）に送出する。レジスタ（３２）か
ら出力される並列ビットメツセージ信号はデータバス（
１１２）を経て、ディスプレイ（５３）を駆動するデー
タデコーダ（１１３）へと伝送される。デコーダ（１１
３）の出力は並列５ビット・データバス（１１４）を介
してレジスタ（９４）のもう１つの入力に伝送される。

レジスタ（９４）の１つの出力はテストレジスタ（１１
５）の１つの入力と直列化されて接続されている。レジ
スタ（１１５）からの出力により次の事項がモニターで
きる。すなわち、（ａ）端子（７８）における電圧の関
数としての自動利得制御出力、（ｂ）　　“ボリウム増
加”（“νｏｌｕ＋ｍｅυｐ”）及び６ボリウム減少責
“ｖｏｌｕｍｅ　Ｄｏｗｎ　”）キーのデプレションの
関数としての音声及びアラートボリウム制御、（ｃ）ア
ナログセクション制御ゲートの現状、（ｄ）エコー・モ
ードの存在などである。インタフェイス（１７）内のデ
ータ処理回路のテストがテストレジスタ（１１７）によ
り引き続いて実行される。第４図がら判るように、復、
Ｊｉ　器（２９）及ヒレジスタ（２３）からの出力がレ
ジスタ（１１７）への入力を構成している。インタフェ
イス（２０）からリード（１１９）を介してテスト要求
命令を受信するテストコントローラ（１１８）の制御の
下で、レジスタ（１１５）又は（１１７）が選択的に使
用可能となる。テストレジスタ（１１７）の出力（１１
７”）は、データがレジスタ（２３）からの送信データ
であるのか、あるいは復調ｇＢ（２９）からレジスタ（
３２）に送出される変調データであるのがといったデー
タをモニターするため選択される。

レジスタ（３２）に記憶されたメツセージデータはクロ
ックパルスに同期して逐次的に出力され、バス（１２０
）を経てインタフェイス（２０）に伝送される。クロッ
クパルスはリード（１２“１）を介してインタフェイス
（２０）からレジスタ（３２）に加えられる。第１図及
び第４図から判るように、インタフェイス（１１）はボ
ート（１４’）を介して走査回路（２１）に連絡されて
おり、リ−１；（１２５）　Ｊ二を搬送される信号によ
りインタフェイス（１１）にデータメツセージの存在が
指示される。リード（１２７’）はクロック（５０″）
からの２．５６？ｌＨｚクロック信号（動作周期５０％
）をインタフェイス（１１）に搬送する。ボー）　（１
４’）のリードは各インタフェイス（１１）に特有のも
ので、アクセス回路（１３）を介してインタフェイス（
２０’）　と装！（１９）の間を双方向に受信及び送信
データを搬送する。装置（１９）とインタフェイス（１
１）との間のデータ・トランザクションの間には、装置
（１９）がらの制御信号によってコーデック（２ｏ）が
使用禁止される。

各データ・トランザクションは１０ビツト送信部と１０
ビツト受信部とからなる。各部のビットシーケンスを第
７図に、有効トランザクションを表Ｃに示す。

脂　と　δ邑δδ画酒色６〜〜 試　合色擲尭諮烏地自〜〜 ｉ　旨　ｘｘｘｘ９Ｆ？うＸ８ 旨　　ｘ　ｘ　ｘ　ｘ　ｘ　ｘ　ｘ　ｘ　ｘ　ｘ仁　　
ＸＷ　ｋ　Ｍ　８　Ｍ　ｋ　Ｍ　Ｍう望　　、ツー！、
８８８８８ ＼　髄　。。。。。。Ｃｌ０−〜 １　　Σ　　８．−２−８８８１−。

中 歌　　ψ　　ｏΩｏｏｏＯｏｏｏＯ 梃、屑　で これらから、インタフェイス（１１）がポール（ＰＯＬ
Ｌ）・トランザクションで装置（１９）により走査され
るときにはビット（ＳＶＩ）及び（ＳＶＯ）で応答する
ことが理解されよう。ビット（ＳｖＯ）が°Ｈ”レベル
になると、アクセス回路（１３）は１オープン・イン″
（ＯＰＥＮ−ＩＮ）、“イン″（ＩＮ）、“クローズ・
イン″（ＣＬＯ３Ｅ−ＩＮ）のトランザクションをその
順に使ってデータを要求する。走査間隔は約４ミリ秒で
ある。同様に、ビット（ＳＶＩ）が“Ｌ”レベルになる
と、アクセス回路（１３）は“オープンアウト″（ＯＰ
ＥＮ−ＯＵＴ）、１アウト”（０υＴ）、“クローズ・
アウト”　（ＣＬＯ５Ｅ−０υＴ）のトランザクション
をその順に使ってデータを送信する。トランザクション
は少なくとも１回のチャネルタイムにより常に分離され
る。“クローズ・アウト”の前に１つ以上の６アウト”
トランザクションを受信すると、メソセージ・ニブル（
ｎｉｂｂｌｅ）は最後の“アウト”トランザクションで
転送された４ビツトを重ね書きする。１つ区は２つの“
イン”トランザクションが受信されると、インタフェイ
ス（１１）はメソセージ・ニブル１で応答する。上述の
如く、個々のインタフェイス（１７）メツセージは４つ
のデータ・トランザクションを使って転送され得る。３
つのトランザクションが端末機（１８）アドレス、メソ
セージ・ニブル１、メンセージニブル２を受信／送信す
るのに使用される。４つめのトランザクションはピント
（ＳＶＯ）　、　（ＳＶＩ）をポーリングして交換を開
始させる。しかしながら、インタフェイス（１１）高速
側はメソセージ・ビット（Ｒ７）をセットした、あるい
はモード・ビットが″Ｌ″レベルのトランザクションを
無視する。

インタフェイス（１７）においても、インタフェイス（
１１）におけるポート（１４’）のオペレーションと同
一の方法でポート（１４）をデータ入力及び出力ポート
として使用することができるが、この際以下に列挙する
例外、が存在する。すなわち、（ａ）アドレスピント（
Ａ２）、（＾１）　、　（ＡＯ）は１オープン・アウト
”トランザクションの間無視されるが、それでもそのト
ランザクションは起こらなければならない、（ｂ）アド
レスビットは“オープン・イン”トランザクションの間
無視されねばならないが、それでもそのトランザクショ
ンは起こらなければらならい。（ｃ）ビット（ＳＶＯ）
はコントローラ（２５）からライン（１２９）出力が”
Ｌ″になるとＨ″になり、ライン（１２９）が“Ｈ”と
なった後１ミリ秒で“Ｌ”になる。（ｄ）キーバッドが
メソセージを開始するとビット（Ｓｍが”Ｈ”レベルに
セットされる。（ｅ）　ライン（１２９）が“Ｌ”レベ
ルの間は受信データがハス（＋２８）上に出力される。

ポート（１４）読出しトランザクション（“オープン・
イン”等）は受信レジスタ（３２）に新メソセージが重
ね書きされることのないよう、ライン（１２９）がＨ″
となる２ミリ秒以内に行わなければならない。（ｇ）゛
ループアラウンド・モード入力″（“ＥＮＴＥＲしＯＯ
Ｉ’　ＡＲＯｔｌＮ［ｌ　ＭＯ叶″）メソセージにより
インタフェイス（１７）はテスト・モードに入る。イン
タフェイス（１７）にはループ・モードはない。上記メ
ツセージを受信すると、インタフェイス（１１）は次の
６オープン・アウト”、“アウト”及び゛クローズ・ア
ウト”トランザクションをハイブリッド網（３０）を介
してループした後、“オープン・イン”、“イン”及び
“クローズ・イン”トランザクションを使ってシステム
に戻る。このメソセージに対してはループ側におけるバ
。

り伝送又は検出は要求されない。そうでなければ、メツ
セージが通常通りに処理されるであろう。ループアラウ
ンドが完了すると、インタフェイス（１１）はループア
ラウンド・モードから出て通常のオペレーションを再開
する。

ライン（１２９）及びハス（１２８）についての上述の
説明は第４図に示す外部データバスに関する。

表Ａ及び表Ｂに示される如く正しいアドレス、パリティ
−及びコリジヨンビットを有するアンザクジョンコード
・メツセージはバス（１２８）上に逐次シフトアウト今
れる。シフトはパリティ−がチェックされた後、すなわ
ちスタートビットの開始後１８ミリ秒で始まる。回線（
１，２９）はチータストローブを行う。回線（１２９）
はハス（１２８）が非動作中“Ｌ”レベルとなる。デー
タは８　ＫＨｚレートでシフトアウトされる。外部回路
によるデータのクロッキングを行わせるため、ストロー
ブ８　ＫＨｚクロック（図示せず）をレジスタ（３２）
からリード（１３０）を介して出力する。かくして回線
（１２８）上のデータ出力で英数字ディスプレイ等の周
辺装置を動作させることが可能となる。

インタフェイス（１１）及び（１７）における送信及び
受信アナログ信号経路を第３図に示す。第３図に第１図
及び第２図を併せてみれば判るように、等化及びゲート
制御を備えた受信音声経路が入力端子（６２）と、出力
端子（１３５）及び（１３６ン間に延設されている。音
声帯域信号と変調キャリヤがローパスフィルタ（４３）
によって経路入力で分離される。ローパスフィルタ（４
３）を通過する音声帯域信号は次いで２経路のうらのい
ずれかに進入する。第１音声アナログ経路は制御回路（
１０３）を有し、ゲート（３９）と等化器（３７）の増
幅器（１３７）の直列結合を経て出力端子（１３６）は
とつながる。いずれのインタフェイスが使用されている
かに応して出力端子からの接続が決定されよう。第２ａ
図に示されるように、端子（１３６）はハンドフリー回
路（１３９）のスピーカ増幅器（１３８）に直結されて
いる。増幅器（１３８）の出力によりハンドフリー・ス
ピーカ（１４０）が駆動される。第２音声アナログ信号
経路は増幅器（１４１）を有する。増幅器（１４１）の
出力信号は増幅器（１５９）からの側音音声信号と総和
され、ゲート（１０５）及び出力増幅器（１４２）を経
て出力端子（１３５）へと送出される。この端子（１３
５）からの接続は、インタフェイスが機能するモードに
より決定される。例えば第２ａ図においては、端子（１
３５）は端末機（１８）の受話器（４２）に直結されて
いる。

また第２ａ図においてインタフェイス（１１）はコーデ
ック（２０）に端子接続されている。そして、出力端子
（１３６“）がコンデンサ（１４３）を介してコーデッ
ク（２０）の入力に接続されている。利得制御回路（１
０３）の出力からゲート（１０９）、ボリウノ、制御回
路（９５）及び駆動増幅器＜１４５）を経て、端子（１
４７）に接続される出力を有する増幅器（１４６）の入
力にと至る別の音声アナログ経路が形成されている。第
２ａ図に示される如くこの出力はインタフェイス（１１
）には利用されておらず、インタフェイス（１７）にお
いてスピーカ（１００）を駆動する増幅器（２４８）の
入力を駆動するのに利用されている。入力端子（１４９
）はこの発明の回路における帰還点を構成しており、増
幅器（１４６）の帰還回路に接続されている。端子＜６
２）に現れる変調キャリヤ信号はデー）　（２４）、バ
イパスフィルタ（３１）及び増幅器（１５０）を経て、
復調器（２９）の入力に伝送される。復調器（２９）か
らの復調出力信号はデジタルメソセージ情報を構成する
が、このことについては第４図に基づき既に説明した。

回ｖＡ（１６）上に“１゛が送出されるときにはゲート
（２４）が使用禁止され、出力端子（５７）と入力端子
（６２）間のフィードハックが阻止される。

“０”が送出されるときにはデー）　（２４）が使用可
能とされ、上述の如く衝突についての回線モニターが可
能となる。インタフェイス（１７）がローカルトーン呼
出しくＬＯＣＡＬ　ＴＯＮＥ　ＲＩＮＧＩＮＧ）状況に
ある場合、ローカルトーン・ジェネレータ（１５１）か
ら増幅器（１５２）を介してスピーカ（１００）に至る
経路が使用可能となる。ケート（１０７）は°′トーン
をターンオンせよ”（”　ｔｕｒｎ　ｏｎ　ＴＯＮＥ″
）メツセージにより使用可能とされ、“トーンをターン
オフせよ”じｔｕｒｎ　ｏｆｆ　ＴＯＮＥ”）メツセー
ジにより使用禁止される。これらのメツセージを符号化
したものは表Ａに示されている。インタフェイス（１７
）がバズ（ＢＵＺＺ）状況にある場合、ローカルバズ　
ジェネレータ（１５３）から発する経路が使用可能とな
る。この経路−おける信号レベルは増幅器（１５２）に
より制御される。ゲート（１０６）は“バズをターンオ
ンせよ′じｔｕｒｎｏｎ　ＢｔｌＺＺ″）メ・７セージ
により使用可能とされ、“バズをターンオフせよ”　（
”　ｔｕｒｎ　　ｏｆｆ　ＢＵＺＺ”）メツセージによ
り使用禁止される。増幅器（１５２）により駆動される
増幅、器（１５４）は、フノクスイ７チ被制御回路（１
５５）により制御可能とされている。この回路（１５５
）は端末機（１８）がオフ・フックの際使用可能とされ
、第３図に示すトーン及びバズ経路にｌＯデシベルの減
衰を導入する。

“スピーカへのチップ／リングをターンオンせよ″（”
　Ｔｕｒｎ　ｏｎ　Ｔｉｐ／Ｒｉｎｇ　ｔｏ　５ｐｅａ
ｋｅｒ″）メツセージを受信するとゲート（１０９）を
使用可能とすることにより、ボリウム制御回路（９５）
への音声アナログ信号経路を完成させる。デー）　（１
０９）は端末機（１８）がオフ・フックとなるか、ある
いは６スビーカ／リングをターンオンせよ”メツセージ
受信により使用禁止される。トーン呼出しくＴＯＮＥ　
ＲＩＮＧＩＮＧ）モードにおいては、ゲート（１０８）
が使用可能とされ利得制御回路（１０３）からボリウム
制御回路（９６）へと呼出しトーンが送られる。″リン
グをターンオンせよ”メソセージを受信するとトーン呼
出しモードに入り、“リングをターンオフせよ”メツセ
ージを受信するまでそのモードを持続する。端末機（１
８）の送話器（４０）と受話器（４２）がデー）（３Ｂ
）、　（３９）及び（１０５）により使用可能とされる
と、端末機（１８）はハンドセット（ｌ（ＡＮＩＩＳＥ
Ｔ）モードとなる。これらのゲートは端末機（１８）が
オフ・フックの場合に“ハンドセットをターンオンせよ
”じＴｕｒｎｏｎ　１ｌａｎｄｓｅｔ″）メソセージに
より使用可能とされる。端末ＩＩ（１８）がオン・フ、
りの場合にはそのメソセージは無視され、コントローラ
（２５）内には記憶されない（第４図参照）。ゲート（
３８）　。

（３９）及び（１０５）は端末機（１８）がオン・フッ
クとなるか、あるいは“ハンドセントをターンオフせよ
”（Ｔｕｒｎ　ｏｆｆ　Ｈａｎｄｓｅｔ″）メツセージ
受信により使用禁止される。スピーカ（１００）が使用
可能とされる全状況において、端末機がオフ・フックに
なればスピーカは使用禁６止される。端末機（１８）が
オン・フックに戻ってもスピーカ（１００）は使用可能
状態に復帰することができず、メツセージ制御の下では
じめて使用可能状態に復帰できる。

音声アナログ信号の送信経路は入力端子（１５６）から
出力端子（５７）に至る。第２図に示される如く、イン
タフェイス（１７）においてはフンクスイノチ（１５７
）のブレーク接点が入力端子（１５６）に接続されてお
り、したがって端末機（１８）がオフ・フックになると
送話器（４０）が端子（１５６）に接続されることにな
る。しかしながら、インタフェイス（１１）においては
コーデック（２０）からの出力がコンデンサ（１５８）
を介して入力端子（１５６°）に接続されており、した
がって装置（１９）からの復号音声アナログ信号がイン
タフェイス（１１）に入力される。いずれにしても音声
アナログ信号は一方では側音増幅器（１５９）に入力さ
れ、そこからゲート（１０５）、増幅器（１４２）を経
て端子（１３５）へと送られる。インタフェイス（１１
）の場合にはこの端子（１３５）は利用されていないが
、インタフェイス（１７）においては側音を供給するた
めこの端子からの出力が受話器（４２）に接続されてい
る。アナログ信号は等化器（３６）の利得制御回路（１
０２）に入力され、そこからローパスフィルタ（４１）
、ゲート（３８）、バッファー増幅器（１６０）を経て
出力端子（５７）へと送られる。端子（９１）に現れる
変調キャリヤ信号は増幅器（１６１）の入力に加えられ
、そこで減衰される。増幅器（１６１）の出力はバイパ
スフィルタ（２７）に加えられ、そこから増幅器（１６
０）を経て出力端子（５７）へと送られる。

！−竹 いずれかの端末機（１８）のキーバンド（５２）から発
せられる、あるいは信号多重化回路のインタフェイスハ
スに入力されるデータメツセージはシフトレジスタ（２
３）に入力された後、高帯域キャリヤ信号に変調される
。しかし、一度に１つのインタフェイス（１１）だけが
送信モー１゛に入ることができる。送信優先順位はコン
トローラ（２５）によりインタフェイス（１１）、・（
１７）に害り当てられ、インタフェイスは非油回線（１
６）上に（すなわちキャリヤ信号が不在の場合）送信を
行う。

送信が開始されると、その他のインタフェイス（１１）
、（１７）はすべてモニターモードに入り送信メソセー
ジに動作することはない。回線ノイズまたは２以上のイ
ンタフェイス（１１）、（１７）間の衝突トランスミ、
・ジョンにより住ず伝送エラーは、インタフェイス間の
メソセージ・トランザクションにより解決される。起呼
側インタフエイス（１１）、（１７）の個有のアドレス
に基づく再送信優先順位は、最小アドレスを有するもの
から優先することで衝突問題を解決する。制御可能な送
信及び受信等他罪（３６′）、（３７’）はラインカー
ドインタフェイス（１１）におけるアナログ信号経路を
決定し、常に動作モードにある。インタフェイス（１７
）における等他罪（３６）　、　（３７）は通常休止状
態にあり、起呼側及び被呼側インタフェイス（１１）　
、　（１７）間の正しいアドレスマツチが生じ、被呼側
インタフェイスが有効メツセージの受信を知らせる回線
信号で応答した後にはじめて作動状態に入る。コーデッ
ク（２０）がその後使用可能とされ、端末機（１８）と
中央データ・音声通信機構（１９）間の双方向通信が回
ｖＡ（１６）上を周波数多重分割されて伝送される音声
及び信号によって設定される。

以上の説明からして、ここで示した実施態様をこの発明
の真の精神及び特許請求の範囲にもとることなく、特殊
な専門的要件を満たすために変更することができること
は当業者によって了承されよう。したがって、この実施
態様はこの発明を限定するものでなく、特許請求の範囲
に示されるこの発明を例示するものであると考慮される
べきである。

【図面の簡単な説明】

第１Ａ図と第１Ｂ図は２線式電話回線を介して電子ボタ
ン電話機の端末機インタフェイスに接続された中央デー
タ・音声通信機構のデジタルアクセス回路のラインカー
ドインタフェイスを示すブロック線図、第２Ａ図と第２
Ｂ図は回線結合回路の概略図、第３図はこの発明の信号
多重化回路における制御可能なアナログ信号経路を示す
ブロック線図、第４図はこの発明の信号多重化回路にお
ける制御可能なデジタル信号経路を示すブロック線図、
第５図はデータメソセージパルスの送信シーケンスを示
す線図、第６図はデータメツセージパルスの受信シーケ
ンスを示す線図、第７図は第４図に示される高速データ
バスインタフェイスのタイミング線図である。 １１・・・・・・ラインカードインタフェイス、１３・
・・・・・デジタルアクセス回路、１６・・・・・・２
線式電話回線、１７・・・・・・端末機インタフェイス
、１８・・・・・・電子ボタン電話機、１９・・・・・
・中央データ・音声通信機構、２３・・・・・・送信シ
フトレジスタ、２５・・・・・・コントローラ、２６・
・・・・・変調器、３６．３７・・・・・・等他罪。 −５５［ ３Ｉか６　　　　　　　第４１１！１ １・＼ セ旦 槽ス ザへ キ＼

Claims (1)

1. 【特許請求の範囲】 （１）中央データ・音声通信装置（１９）のアクセス回
   路（１３）のラインカード・インタフェイス（１１）と
   して、あるいはデータ・音声端末機（１８）の端末機イ
   ンタフェイス（１７）として選択的動作が可能であると
   共に、前記ラインカード・インタフェイス（１１）と、
   ２線式電話回線を介して相互接続された複数の端末機イ
   ンタフェイス（１７）のうちアドレス可能ないずれかと
   の間の双方向通信のための制御動作か可能な信号多重化
   回路であって、キャリヤ信号に応答し、このキャリヤ信
   号が回線（１６）上に存在する場合に活回線状況を、不
   在の場合に非活回線状況を検出する回線サンプリング手
   段（２４）、（３１）と、データメッセージ・ビットフ
   ィールド入力に応答し、所定非活回線状況が発生するま
   で該ビットを記憶する送信レジスタ手段（２３）と、検
   出された非活回線状況に応答し、レジスタ手段（２３）
   の直列データビット出力を使用可能とするコントローラ
   手段（２５）と、前記データ出力に接続された入力を有
   し、高帯域キャリヤ信号を変調して回線（１６）上に送
   出する変調器手段と、回線（１６）と信号入力間に接続
   されたアナログ信号受信及び送信経路を有し、コントロ
   ーラ手段（２５）に入力されるデータメッセージ・ビッ
   トフィールドのうちいずれか所定のものに応答して、前
   記経路を制御可能に使用禁止又は使用可能とする等化器
   手段（３６）、（３７）とからなることを特徴とする信
   号多重化回路。 （２）特許請求の範囲第（１）項記載の信号多重化回路
   であって、回線サンプリング手段（２４）、（３１）が
   信号により搬送されるデータメッセージ・ビットフィー
   ルドを検出すべく、回線（１６）に接続可能な入力を備
   えた復調器手段（２４）、（３１）を有することを特徴
   とする。 （３）特許請求の範囲第（２）項に記載の信号多重化回
   路であって、回線サンプリング手段（２４）、（３１）
   が検出されたビットフィールドを結合してそのビットを
   記憶する受信レジスタ手段 （３２）を有することを特徴とする。 （４）特許請求の範囲第（３）項に記載の信号多重化回
   路であって、受信レジスタ手段（３２）の第１出力に接
   続されたデータ入力と、デジタルアクセス回路（１３）
   に接続可能な双方向データポット（１４）と、送信レジ
   スタ手段（２３）の第１データ入力に接続されたデータ
   出力とを有するバスインタフェイス（２０）を設けたこ
   とを特徴とする。 （５）特許請求の範囲第（４）項に記載の信号多重化回
   路であって、デジタルアクセス回路（１３）のコーデッ
   ク（２０）部をインタフェイス（１１）及び（１７）間
   の双方向通信中使用禁止する手段を設けたことを特徴と
   する。 （６）特許請求の範囲第（５）項に記載の信号多重化回
   路であって、送信レジスタ手段（２３）の第２データ入
   力に接続されたデータバス（８７）出力と、スイッチン
   グ・マトリクス（８６）に接続可能な複数の入力とを有
   するエンコーダ手段 （２２）と、周期的にマトリックス（８６）の交差点を
   走査し、交差点閉路に応答し所定のデータメッセージ・
   ビットストリームを生成してデータバス（８７）上に送
   出する手段（２２）とを設けたことを特徴とする。 （７）特許請求の範囲第（６）項に記載の信号多重化回
   路であって、受信レジスタ手段（３２）の第２出力に接
   続されたデータ入力と、視覚表示装置（５３）を駆動す
   べく構成された出力とを有するデコーダ手段（１１３）
   を設けたことを特徴とする。 （８）特許請求の範囲第（７）項に記載の信号多重化回
   路であって、アナログ信号受信及び送信経路がそれぞれ
   、端末音声信号と変調高帯域キャリヤ信号間の混線を減
   少させるためのローパスフィルタ（４１）、（４３）を
   備えていることを特徴とする。 （９）特許請求の範囲第（８）項に記載の信号多重化回
   路であって復調器手段（２９）の入力が第１ハイパスフ
   ィルタ（３１）を介して回線（１６）に接続され、復調
   器手段（２９）のキャリヤ信号出力が第２ハイパスフィ
   ルタ（２７）を介して回線（１６）に接続されているこ
   とを特徴とする。 （１０）特許請求の範囲第（９）項に記載の信号多重化
   回路であって、アナログ信号受信及び送信経路が信号多
   重化回路と回線（１６）の中間に、これらの回路と回線
   （１６）を分離し、回路からのアナログ電圧信号出力を
   所定の回線駆動電流に変換する回線結合手段を設けたこ
   とを特徴とする。 （１１）特許請求の範囲第（１０）項に記載の信号多重
   化回路であって、回線結合手段（２８）が、回線（１６
   ）に接続可能な第１巻線と、アナログ信号受信経路に直
   結された第２巻線とを有する信号結合変圧器（５８）と
   、アナログ信号送信経路に接続された入力と第２巻線に
   接続された出力を有する第１ラインドライバ増幅器（５
   ６）と、回線上の端末機動作電圧を検出する手段（４５
   ）と、検出動作電圧に応答して、信号多重化回路の定動
   作電流源（４４）を設定する手段（３５）とから構成さ
   れることを特徴とする。 （１２）特許請求の範囲第（１１）項に記載の信号多重
   化回路であって、視覚表示装置のデータ出力に動作可能
   に接続され、そのデータ状況を視覚的に表示する視覚表
   示手段（５３）を設けたことを特徴とする。 （１３）特許請求の範囲第（１０）項に記載の信号多重
   化回路であって、回線結合手段（３０）が、回線に接続
   可能であると共に、回線電源として機能するバッテリー
   間に接続可能な分割中央タップを有する第１絶縁巻線と
   、中央タップを有し、中央タップされた巻線の第１半部
   をアナログ信号受信経路に直結すると共に、第２半部を
   アナログ信号送信経路に接続された入力を有する第２ラ
   インドライバ増幅器（８１）の出力に接続した第２絶縁
   巻線と、第３巻線に平衡電流を通電して変圧器のコアに
   おける直流フラックスを減じるため動作電流源に接続さ
   れた平衡電流回路（８４）に直列接続された第３絶縁巻
   線（８５）と、からなるハイブリッド変圧器（８０）を
   具備することを特徴とする。 （１４）特許請求の範囲第（１２）項に記載の信号多重
   化回路であって、アナログ信号送信経路の入力に接続さ
   れた送話器（４０）と、アナログ信号受信経路の出力に
   接続された受話器（４２）と、回線に接続された複数の
   端末機のそれぞれを独自に表示する３ビット・２進アド
   レスを設定する３つの開口交差点を備えたスイッチング
   マトリックス（８６）を有するキーパッド（５２）と、
   スイッチングマトリックス（８６）に接続される複数の
   入力を有するエンコーダ手段（２２）と、を具備する電
   子電話機（１８）を設け、視覚表示手段（５３）を電話
   機（１８）の液晶表示器から構成したことを特徴とする
   。 （１５）特許請求の範囲第（１４）項に記載の信号多重
   化回路であって、等化器手段（３６）の送信経路が、送
   話器（４０）に接続された入力と、コントローラ手段（
   ２５）に接続され、該手段からの第１制御信号に応答し
   て送信経路の信号利得を制御する制御入力と、ローパス
   フィルタ（４１）の入力に接続された出力とを有する送
   信利得制御回路（１０２）と、第１ラインドライバ増幅
   器（５６）の入力に接続された出力を有するバッファー
   増幅器（１６０）と、ローパスフィルタ（４１）の出力
   とバッファー増幅器（１６０）の入力間に接続され、コ
   ントローラ手段（２５）からのゲート使用可能多い使用
   禁止制御信号に応答して前記入出力間の制御可能な信号
   接続を設定する送信制御ゲート（３８）と、を具備する
   ことを特徴とする。 （１６）特許請求の範囲第（１５）項に記載の信号多重
   化回路であって、等化器手段（３７）の送信経路が、受
   信経路のローパスフィルタ（４３）を介して信号結合変
   圧器（５８）の第２分離巻線に接続された入力と、コン
   トローラ手段（２５）に接続され、第１制御信号に応答
   して受信経路の信号利得を制御する制御入力を有する受
   信利得制御手段（１０３）と、受話器（４２）に接続さ
   れた出力を有する出力増幅器（１４２）と、受信利得制
   御回路（１０３）の出力と出力増幅器（１４２）の入力
   間に接続され、コントローラ手段（２５）からのゲート
   使用可能及び使用禁止制御信号に応答して前記入出力間
   の制御可能な信号接続を設定する受信制御ゲート（３９
   ）と、を具備することを特徴としている。