JPH056381B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、比較的狭い地域に分散したキヤツ
シユレジスタ等のコンピユータ機器を相互接続す
るローカルネツトワークシステムにおいて、デー
タのバツフアリング、パケツトの組立／分解、ネ
ツトワークアクセスの制御等を行うデータ伝送制
御装置に関する。

一般にローカルネツトワークシステムにおいて
は、データの伝送制御を次の手順によつて行う。

まず伝送ラインに接続された各末端がデータパ
ケツトの先頭に記述されている目的末端アドレス
を読み、自己のアドレスと一致すれば引き続くデ
ータを読み込む。CRCチエツクの結果、誤りが
なければACKパケツトを送信末端に送る。誤り
があつた場合は受信データを捨てる。送信末端
は、タイマで送信機の時間を計測し、一定時間内
にACKがない場合は再送する。また、さらに厳
密な伝送制御をおこなう場合には、ACKパケツ
トを受信したときに送信末端に対してRACKパ
ケツトを送信する。

以上のデータ伝送制御において、従来はこの制
御の実行を各端末に用意されているアプリケーシ
ヨンプログラムによつて行い、端末のメインシス
テムと伝送ラインとを接続するコントローラは、
単にパケツトの組立やデータのレベル変換（電圧
レベルと論理レベルの変換）を行うだけであつ
た。しかしながら、アプリケーシヨンプログラム
が必要な分だけメインシステムの負荷が増大する
ため、タスク処理を行う際の効率が低下するとと
もに、階層的に上位にあるアプリケーシヨンプロ
グラムでデータの再送やパケツトの生成を行うた
めに、エラー回復処理や衝突防止を効率的に且つ
迅速に行うことが出来ず、十分な信頼性と高速性
を得ることが出来なかつた。

この発明の目的は、メインシステム等のホスト
側の負荷を軽減し、しかも応答が速やかに行われ
且つパケツトの伝送制御が効率的に行われるとと
もに、パケツトの衝突を簡単に防止することの出
来る、ローカルネツトワークシステムのデータ伝
送制御装置を提供することにある。

この発明は、要約すれば、 送受信データ内容を処理するメインシステムと
ローカルネツトワークを構成するデータ伝送ライ
ン間に接続される装置であつて、データ伝送ライ
ンから受信したデータのパケツトフオマツトを判
定し、その判定結果に基づいて応答パケツトを作
成する受信制御手段と、送信データを所定のパケ
ツトフオマツトにて伝送ライン上に送出するとと
もに、前記応答パケツトをデータパケツト受信後
所定時間内に所定のパケツトフオマツトにて伝送
ライン上に送出する送信制御手段とを備え、前記
受信制御手段および送信制御手段と前記メインシ
ステムとの間で送受信データの転送を制御する送
受信データ転送制御手段と、前記応答パケツトの
立ち下がりから前記データ伝送ライン上にキヤリ
ア信号を発生させない時間として前記データパケ
ツト受信後応答パケツトを送信するまでの前記所
定時間よりも長い一定時間を設定し、さらに、こ
の設定時間経過後にバツクオフタイマを起動し、
経過するまでの時間内は新たなデータパケツト送
信を禁止する衝突防止手段とを備えてなることを
特徴とするローカルネツトワークシステムのデー
タ伝送制御装置である。

この発明によれば、伝送路の伝播遅延時間より
も各末端におけるパケツト受信後応答パケツトを
送信するまでに要する処理時間の方が長いことに
着目し、応答パケツトの立ち下がりからデータ伝
送ライン上にキヤリア信号を発生させない時間と
してデータパケツト受信後応答パケツトを送信す
るまでの所定時間よりも長い一定時間を設定し、
さらに、この設定時間経過後にバツクオフタイマ
を起動し、経過するまでの時間内は新たなデータ
パケツト送信を禁止する衝突防止手段を備えた構
成となつており、これにより、応答パケツトの他
のデータパケツトとの衝突の確率を著しく低下さ
せることができる。

以下この発明の実施例を図面を参照して説明す
る。

第１図はこの発明を実施するローカルネツトワ
ークシステムのブロツク構成図である。同図にお
いて、メインシステムである末端装置Ａ〜Ｎは、
この発明の実施例の伝送インターフエイスＩ／Ｆ
を介して同軸ケーブルから成るデータ伝送ライン
Ｌに接続され、各末端相互間で任意に各種データ
の送受信が行なえるようになつている。第２図は
上記伝送インターフエイスＩ／Ｆのブロツク構成
図、第３図はさらにその詳細なブロツク構成図で
ある。

伝送インターフエイスＩ／Ｆは、送信制御回路
１０、受信制御回路１１、および送受信データ転
送制御回路１２から構成される。送信制御回路１
０は、送信データまたは応答パケツトを所定のパ
ケツトフオマツトにて伝送ライン上に送出し、受
信制御回路１１は、伝送ラインＬから受信したデ
ータのパケツトフオマツトを判定し、その判定結
果に基づいて応答パケツトを作成する。また、送
受信データ転送制御回路１２は、受信制御回路１
１、送信制御回路１０と端末装置との間で送受信
データの転送を制御する。

第３図において、上記送受信データ転送制御回
路１２は、送信データ転送制御回路１と受信デー
タ転送制御回路２とで構成される。送信データ転
送制御回路１は、各種データを送信する場合に端
装置側から送られてきたデータを１バイト毎に一
時記憶するレジスタａと、同レジスタａへの書込
みを許可するときにセツトするフラグWENと、
端末装置が総ての送信データを転送したときにセ
ツトされるフラグWEDとを有する。また、受信
データ転送制御回路２は、各種データ受信する場
合にインターフエイス側の受信データをを１バイ
ト毎に端末装置に転送するための取込みレジスタ
ｂと、受信データがあることをチヤネル毎に端末
装置に知らせるためのフラグRENと、端末装置
が総ての受信データを取り込んだことをチヤネル
毎にインターフエイス側に知らせるためのフラグ
REDと、および端末装置が受信準備完了状態に
あることをインターフエイス側に知らせるフラグ
RDYとを有する。

上記送信制御回路１０、および受信制御回路１
１は、チヤネル毎の送受信データおよびインター
フエイス制御プログラムを記憶するメモリ４、送
受信段階でのタイマ、、インターラプト機能を制
御する制御回路６、メモリ４と上記送受信データ
転送制御回路１，２との間でデータをDMA転送
するDMAC３、送受信動作を制御し、送受信バ
ツフア用Ｃ，Ｆおよび送受信用シフトレジスタ
Ｄ，Ｅを有するリンクコントローラ７、送信時に
送信データを変調してライン上へ送出するととも
に複数の端末から同時にアクセス要求があつたか
どうかを検出する衝突検出回路を含むライン制御
回路８、ライン上の信号を受信し、その信号を復
調してリンクコントローラ７へ転送するライン制
御回路９、およびインターフエイス全体をメモリ
４に記憶されている制御プログラムに従つて制御
するサブCPU５から構成される。

第４図は上記ライン制御回路８に設けられる衝
突検出回路の回路図である。同図のように、変調
後の信号と復調前段の信号とを、イクスクルーシ
ブOR回路８１に与え、その出力をフリツプフロ
ツプ８２のセツト信号にしている。このようにす
ることにより、送信データと受信データとが異な
るとき、すなわち衝突時において衝突検出信号
COが得られる。

第５図は上記ライン制御回路９に設けられるキ
ヤリア検出回路の回路図である。また第６図は同
キヤリア検出回路のタイミングチヤートである。
この実施例では、ライン上にデータの流れがある
ことを示すキヤリア信号CD１と一定時間キヤリ
ア信号CD１がなことを示す信号CD２を得るよう
にしている。このキヤリア検出回路は、本発明の
構成要素である衝突防止手段の一部に相当し、後
述のように信号CD２によつてデータパケツトの
衝突が防止される。図において、ラインより受け
た信号からレシーブクロツクａを復調回路９０に
よつて作成し、バイナリーカウンタ９１およびラ
ツチ回路９２へ入力して、信号CD１とCD２を得
ている。第６図に示すように、レシーブクロツク
が無くなるとバイナリーカウンタ９１のCL（クリ
アー）端子が解除され、カウントが基本クロツク
φにより進んで搬送波のミラーイメージ信号であ
るキヤリア信号CD１が得られる。さらにカウン
トが進すと、クロツクφの周期によりあらかじめ
設定された処理時間ｔを加えた信号CD２が得ら
れる。

各端末は、この信号CD１と信号CD２を個々に
検出し、図示しない回路によつて、信号CD２が
「ロー」（論理０）であるときにだけデータパケツ
トを送出出来、ACKパケツトまたはRACKパケ
ツトは信号CD１が「ロー」（論理０）であるとき
にだけ送出出来るように制御する。このようにし
て信号CD１，CD２をチエツクしながら送受信制
御することにより、データパケツト送出後の
ACK、およびRACKパケツト送出に関して他の
端末からのデータパケツトとの衝突が防止され
る。第７図はライン上の信号と上記信号CD１，
CD２との関係を示している。図において時間ｔ
はラインキヤリア信号がない一定時間を表す。こ
の時間は少なくとも応答パケツト再送許容時間よ
りも長く設定されていて、応答パケツトがこの時
間ｔ内に送出されなければ、ラインの占有は解除
され、他の端末からの新たなアクセスが許可され
る。

第８図はこのローカルネツトワークでの基本的
な伝送手順を示す。同図Ａは送信端末と受信端末
がともに正常な状態にある場合の手順である。ま
ず、送信端末からフラグ、アドレス等のヘツダー
部を備えたデータパケツトを相手先へ送信する。
このデータパケツトが正常に受信されるとデータ
パケツト受信端末はACKパケツトを送信する。
ACKパケツトを受信したデータパケツト送信端
末は、ACKパケツトに対する応答パケツト
（RACKパケツト）を送信する。データパケツト
送信に対して、受信端末がデータパケツトを受け
入れる準備がない場合は同図Ｂのように、受信端
末がNRDYパケツトを送信して終了する。また、
送信されてきたデータパケツトのチヤネルに対応
する受信バツフアが塞がつている場合は、同図Ｃ
に示すようにバツフアフルのステートメントを付
けたNRDYパケツトを送信して終了する。

第９図はパケツトフオマツトを示す図である。
このパケツトは、データをフラグ（リーデイング
フラグ）とフラグ（トレーリングフラグ）で区切
るフオマツトで構成される。両方のフラグコード
は７Ｅ（ヘキサデシマル）である。デイステイネ
ーシヨンアドレスDAは受信局を指定する。ソー
スアドレスSAは送信局を指定する。データタイ
プTYPEは転送フレームの種類を指定する。その
種類はデータ、ACK、RACK、NRADYの４種
類である。チヤネル番号CH.NOはパケツトのチ
ヤネル種別を指定する。回線ステータスDLSは
NRADYパケツト送信時でのステートメントを
記述する。そのステートメントには、受信不可と
受信バツフアフルとがある。バイトカウンタ
BCLとBCHはデータのバイト数を指定する。デ
ータフイールドDATAは転送するデータをセツ
トする。このデータフイールドDATAは、デー
タパケツトのみに存在する。CRCはエラー検出
用コードを与える。

次に第３図に示すインターフエイスの動作を、
第１０図〜第１１図を参照して説明する。

(1) 送信動作 第１０図Ａ〜Ｃは、データの送信動作を示すフ
ローチヤートである。

今、仮に端末装置Ａから端末装置Ｎに対して特
定のデータを送信するものとする。

まず、ステツプn1（以下ステツプniを単にniと
いう）で、端末装置Ａは送信データ転送制御回路
１の書込みレジスタａに対して１バイトのデータ
を書き込むとともに、フラグWENをセツトす
る。この時、端末装置Ａからは送信データ長（バ
イト数）と、データをどのチヤネルで取り扱うか
を指定するチヤネル情報CHnとが上記データと
ともに送られて所定のエリアにセツトされる。

これらのデータを受信した転送制御回路１は、
送信データのDMA転送チヤネルであるDRQ３チ
ヤネル（インターフエイス内でデータ転送に用い
るチヤネル）を選択し、DMAC３に対してDMA
転送を指示する（n2）。DMAC３はその指示を受
けると、メモリ４の転送先アドレスを設定し
（n3）、そのアドレスにある送信バツフアＡにレ
ジスタａのデータを転送する（n4）。１バイトの
転送が終了すると、フラグWENをリセツトする
（n5）。端末装置Ａは上記フラグWENを監視して
いて、リセツトされるのを知ると（n21）、n20へ
戻つて次の１バイトのデータをレジスタａに送
る。こうして、端末装置ＡではフラグWENを監
視し、そのフラグがリセツトされる毎に１バイト
のデータをレジスタａに書き込む一方、インター
フエイス側では、DMACによつて、レジスタａ
のデータを送信バツフアＡに順次DMA転送す
る。総てのデータの転送を終結すると、端末装置
ＡはフラグWEDをセツトしに行く（n22）。この
フラグWEDがセツトされると、制御回路１は、
n7、n8で指定バイト数の確認チエツクと送信コ
マンドのチエツクを行い、正しいときn9へ進む。
DMAC３は、n9、n10でバツフアＡからバツフア
ＢへのデータのDMA転送を実行する。転送が終
了すれば、送信バツフアが空き状態であることを
示すためにフラグWEDをリセツトする（n11）。
端末装置Ａは、フラグWEDがリセツト状態であ
ることを知ると、次に送信すべきデータがある場
合に、上記と同じようにして送信データをバツフ
アＡに転送する。

一方、上記のようにして送信バツフアＢに送信
データが準備されると、インターフエイスの動き
を制御するCPU５は送信指示を行い（n30）、リ
ンクコントローラ７を送信レデイ状態に設定する
（n31）。このときリンクコントローラ７は、キヤ
リア検出回路CDで得た信号CD２をチエツクし、
「ロー」であれば直ちにライン制御回路８を介し
て、パケツトの最初のデータであるリーデイング
フラグＦをライン上に送出する（n32）。続いて
CPU５はDMAC３にメモリ４のバツフアＢの先
頭アドレスとデータのバイト数を設定し（n33、
n34）、バツフアＢからリンクコントローラ７へ
のデータ転送を指示する。この間リンクコントロ
ーラ７は、上記のリーデイングフラグＦを送出し
たままであるが、n34を終えると同フラグＦの送
出を停止する（n35）。次に、データ転送先であ
るリンクコントローラ７の送信用バツフアＣが空
き状態で（n36）、且つリンクコントローラ７よ
りDMAC３に対してバツフアＣへのデータ転送
可信号が送出されると（n37）、n33で１バイト分
のデータがバツフアＢからバツフアＣへ転送され
る。リンクコントローラ７はさらにバツフアＣへ
の転送データをシフトレジスタＤに転送し、１バ
イト分、シフトレジスタＤへ転送すると（n40）、
再びn37へ戻つてDMA転送を実行するとともに、
シフトレジスタＤのデータをライン制御回路８に
送つて、変調後ラインへ送出する（n41〜n44）。
後述するように、以上の動作が二つ以上の端末で
同時に行われていた場合は、少なくともデータの
うちソースアドレスを送出した時に衝突が発生す
るが、この衝突が衝突検出回路COで検出された
ときはn44からn60へ進んで送信を禁止する。今、
衝突がないものとすると、リンクコントローラ７
は順次バツフアＣからシフトレジスタＤへの転送
を行い、前述のようにしてバツフアＣへDMA転
送されるデータを順次ライン制御回路８へ送る。
この動作（n37〜n45）を繰り返して行き、指定
されたデータ長の送出が完了するとDMAC３は
内蔵するバイトカウンタがカウントアツプするこ
とにより、リンクコントローラ７へフレーム送出
完了を告げる（n46）。これを受けたリンクコン
トローラ７は、CRCを付け、１フレームのデー
タ送出を完了する。そして、リンクコントローラ
７はCPU５に対し、１フレームのデータ送信が
完了したことを示すインターラプト信号を送り
（n47）、CPU５はリンクコントローラ７を介し
て、ライン制御回路８にトレーリングフラグＦの
送出を指示する（n48）。トレーリングフラグＦ
は、CPU５が送信完了処理を行い（n49）、受信
準備処理を行う（n50）まで継続して送出し、こ
れらの処理が完了した時点でフラグ送出を停止す
るとともに（n51）、インターフエイスを受信モ
ードに設定する（n52）。

次にn44において、データパケツトが衝突した
場合の動作を説明する。

データパケツトの衝突は、各端末によるアクセ
スが平等である共通チヤネル方式において、同時
に二つ以上の端末が送信しようとするときに生じ
る。信号CD２によつてアクセスタイミングが完
全に異なる場合の衝突は防止されるが、相互に離
れた端末間では伝播遅延が大きいため、他の端末
の送信を検出するまで時間がかかる。その結果、
衝突が起こりやすくなる。一般に、共通チヤネル
方式を採用したローカルネツトワークシステムで
は、上記の問題を解決するために、衝突検出後一
定時間を待つて再送するようにしている。この処
理をバツクオフ処理という。n60以下はこのバツ
クオフ処理を行う手順である。

衝突が衝突検出回路COで検出れると、データ
パケツトを送信した端末はすべて送信を停止する
（n60）。次に他の端末が衝突が発生したことを容
易に検出できるようにするためラインを「ハイ」
に持ち上げる（n61）。続いて信号CD２の立ち下
がりを検出し（n62）、その立ち下がりタイミン
グでメモリ４に設けてある乱数テーブルTBLか
ら所定のバツクオフタイマー値を読みだし
（n63）、制御回路６のタイマーＴにその値を設定
する（n64）。続いてこのようにしてセツトした
所定時間が経過すれば（n65）、CPU５は再度信
号CD２の状態を検出し、そのレベルが「ロー」
であつてアクセス可能なときであれば、n30へ戻
つて上述した送信動作を繰り返す。信号CD２の
レベルが「ハイ」であつてライン使用が許可され
ない状態であれば、n67へ進んで信号CD２が立ち
下がるタイミングで再びバツクオフタイマーを起
動して（n64）、タイマー経過時点が信号CD２の
オフ状態になるときを待つ。

第１２図はＡ、Ｂ、Ｃ端末がほぼ同時（伝播遅
延等を原因に若干の誤差がある）にアクセスしよ
うとして衝突が生じたときの動作を示す。Ａ、
Ｂ、Ｃ各端末が図示するように衝突を検出する
と、直ちに送信を停止して、信号CD２の立ち下
がりタイミングで、それぞれの端末で乱数テーブ
ルで発生させたバツクオフタイマー値ｔ１，ｔ
２，ｔ３をスタートする。時間ｔ１を経過したた
時点でＡ端末は、信号CD２の状態を検出する。
このときＢ端末およびＣ端末はタイマ値ｔ２，ｔ
３が経過していないので送信をすることが出来な
い。したがつてその他の端末からのアクセスがな
い限り、信号CD２はオフ状態にあるためＡ端末
からの再送が可能になる。この例ではＡ端末から
Ｂ端末に対してデータパケツトを送信するケース
を示している。衝突があつたため送信出来なかつ
た他のＢ端末およびＣ端末については、Ａ端末の
送信が成功した後に再送が試みられる。ころ方法
は上記と同様に行う。すなわち、信号CD２の立
ち下がりタイミングでタイマー値ｔ２，ｔ３をス
タートし、Ｂ端末は時間ｔ２が経過した時点で信
号CD２の状態をチエツクして、オフであれば再
送をする。また、Ｃ端末は時間ｔ３が経過した時
点で信号CD２をチエツクし、オフであれば再送
する。こうしてバツクオフ処理をしながら衝突し
た端末からの送信の順番を整理していく。

以上のように、この実施例ではバツクオフタイ
マーの起動時点を信号CD２の立ち下がりタイミ
ングに設定し、端末の種類に無関係に同一のタイ
ミングでスタートするようにしている。このた
め、再び衝突が生じる確率を小さく出来、バツク
オフタイマーの精度を向上出来る利点がある。な
お、n64でセツトされるバツクオフタイマー値
は、新たな衝突が生じない限り次にn64でセツト
されるときも同じ値となるようにしている。

以上の動作によつてライン上に送出されるデー
タパケツトの構成を第１３図に示す。

同図に示すように、パケツトの先頭にｍ個のリ
ーデイングフラグＦが位置し、パケツトの終りに
ｊ個のトレーリングフラグＦが位置している。前
述のようにｍ個のフラグはn32〜n35で送出され、
ｊ個のフラグはn48〜n51で送出される。このよ
うにパケツトの先頭と終りにフラグを連続させる
ことによつて、送信端末は終りのフラグ連続送出
の時間に受信準備をすることが出来、受信端末
は、連続するリーデイングフラグを受信する間に
モードを正常な受信モードにすることが出来る。

受信端末が正常な受信モードに設定される場合
は次のようなときである。たとえば、受信端末が
二つ以上の送信端末から同時に受信したとする
と、ソースアドレスを受信したときで衝突を検出
する。このとき、受信端末はリーデイングフラグ
を既に受信しており、しかも受信モードはリセツ
トされないからデータ待ち状態にある。しかし、
衝突を起こした二つの送信端末は送信を打ち切つ
て、次のチヤンスを待つている状態にある。そこ
でどちらかの端末或いは他の端末から新たなデー
タパケツトの送信があれば、データ待ち状態にあ
る受信端末は最初のリーデイングフラグをトレー
リングフラグと見なして（リーデイングフラグと
トレーリングフラグとはともに「7E」の同一コ
ードにある）、そのリーデイングフラグを受けた
時点でパケツトのフオマツトが間違つていること
を検出し（フオマツト長が短い）、エラー処理を
行う。したがつて、このような場合、もしリーデ
イングフラグが１個であると、エラー処理を行つ
た後の受信データも、リーデイングフラグが無い
と見なしてエラー処理を行う可能性がある。

これに対して、データパケツトにリーデイング
フラグを適当な数だけ連続させれば、受信端末は
最初のリーデイングフラグを受信したときに、次
以降のフラグ受信時間でエラー処理を行い、正常
な受信モードになつたときにまだ続いているリー
デイングフラグを次回のパケツトのフラグとして
処理することが可能になる。

すなわち、ｍ個のリーデイングフラグおよｊ個
のトレーリングフラグを付けることによつて、送
信端末と受信端末とが常にパケツトを正常に受信
出力来る状態にすることが出来る。

(2) 受信動作 第１１図Ａ〜Ｃは、データの受信動作を示すフ
ローチヤートである。

上記のようにしてライン上に送出されたデータ
パケツトは、端末装置Ｎ側のライン制御回路９で
受信され（n70）、復調されて（n71）リンクコン
トローラ７のシフトレジスタＥへ導かれる
（n27）。リンクコントローラ７を受信したデータ
の最初の１バイトがフラグかフラグ以外かを判定
し、フラグである場合は続いて次にくる１バイト
のデータをシフトレジスタＥに導く。フラグ以外
である場合は、デイステイネーシヨンアドレス
DAを読み取つてそのアドレスが自己アドレスか
どうかを判定し（n75）、自己アドレスに一致し
ている場合にn76へ進む。n76でシフトレジスタ
Ｅの受信データを受信バツフアＦに転送し、
DMAC３に対して受信データ有りの指示を行う
（n77）。同時にデータをバツフアＧに転送するチ
ヤネルとしてDRQ１を選択する。受信データ有
りの指示を受けたDMAC３は、上記受信バツフ
アＦの受信データをメモリ４のバツフアＧに順次
転送する。バツフアＧはチヤネル数だけ設けられ
ていて、受信データはパケツトで指定されるチヤ
ネル番号に対応する部分に転送される。この転送
は、レジスタＥに導かれるデータを１バイトづつ
行い、データの区切りを示すフラツグ（トレーリ
ングフラグ）を検出した段階で受信を完了したと
判断して（n79）、リンクコントローラ７はCPU
５に対して受信完了指示を行う（n80）。この指
示を受けたCPU５は受信モードを禁止するとと
もに、送信されてきたデータの種別を判定する。
データ情報であるときは、受信時において端末装
置がレデイ状態にあつて受信できるかどうかを受
信データ転送制御回路２内のフラグRDYによつ
て判定する（n89）。このフラグRDYは、端末装
置につて制御され、端末装置が受信可能の状態に
あるときはセツトされている。そして受信可能で
あるなら、続いて指定チヤネル（第９図のCH.
Noで指定される）の受信バツフアＧ（メモリ４
内）が空き状態にあるかどうかを判定される
（n90）。前述のようにこの受信バツフアＧはチヤ
ネル数用意されていて、各チヤネルが空き状態に
あるかどうかは、受信データ転送制御回路２内の
フラグRENによつて示されるようにしている。
すなわち、任意のチヤネルの受信バツフアが空い
ている場合、そのチヤネルに対応するフラグ
RENはセツトされる。反対にバツフアフルの状
態にある場合、そのチヤネルに対応するフラグ
RENはリセツトされる。n90で指定されたチヤネ
ルの受信バツフアが空き状態にあると、データパ
ケツトを送信してきた端末にACKパケツトを送
信する（n91）。第１２図には示していないが、
このACKパケツトの組立はCPU５によつて行う。
第９図から明らかなように、ACKパケツトの組
立は極めて簡単であり、デイステイネーシヨンア
ドレスDAを除く他のデータは固定コードとな
る。デイステイネーシヨンアドレス自体も作成す
る必要が無く、送られてきたデータパケツトのソ
ースアドレスSAをそのまま使用すれば良い。
ACKパケツト送信後、CPU５は受信データ転送
制御回路２内のデータ有りフラグREN（指定チヤ
ネルの）をセツトし（n92）、再受信モードにセ
ツトされる。

n89において、端末装置Ｎが受信不可である場
合は、n93でNRDYパケツトを送信して再受信モ
ードに戻る。また、n90で受信バツフアフルであ
る場合、すなわち指定チヤネルに対応するフラグ
RENがセツトされている場合は、n94でバツフア
フル（NRDY）パケツトを送信して再受信モー
ドに戻る。

一方、端末装置Ａでは、端末装置Ｎで上記の
n91において送信されたACKパケツトが受信され
るため、n82→n83→n95へと進む。通常の場合デ
ータパケツト送信後はACKパケツト待ち状態に
遷移するため、n95→n96と進み、ACKパケツト
送信端末つまり端末装置Ｎに対してRACKパケ
ツトを送信し（n96）、送受信制御を再受信モー
ドに設定する（n97）。

なお、n91でのACKパケツト送信、およびn96
でのRACKパケツト送信は、いずれも送信タイ
マーＴ１によつて時間管理され、ACKパケツト
送信が所定の回数失敗したとき、およびACKパ
ケツトを所定回数送信してもRACKパケツトを
送信出来ないとき、エラー処理がなされるように
している。

上記のようにして端末装置ＡでRACKパケツ
トが送信されると、端末装置Ｎではn82→n83→
n84→n98と進む。通常の状態遷移となるときは
RACKパケツトの受信時にはすでにACKパケツ
トの送信を終了しているから、n98→n97へと進
んで再受信モードの設定をする。もし、ACKパ
ケツトを送信していない状態でRACKパケツト
を受信したときには、ACKパケツトの再送を行
つて（n99）再受信モードの設定をする（n97）。
また、n85で受信パケツトがNRDYパケツトであ
る場合、n85→n100へと進む。通常NRDYパケツ
トを受信する場合は、データパケツト送信後であ
るから、n100→n101へと進んで、端末装置に相
手側がNRDY状態（データの受付が出来ない状
態）にあることを知らせて、再受信モードを設定
する（n97）。

応答パケツトの送信は、以上のようにn82以下
において行われるが、データパケツトを正常に受
信してACKパケツトを送信したときには、送受
信データ転送制御回路を介して、端末装置側との
間で受信データの転送処理が行れる。この手順を
n110以下に示す。

n110において、端末装置Ｎは、図示しないメ
インCPUが指定するチヤネルに対応したフラグ
RENのセツト有無をチエツクする。そのチヤネ
ルに対応するフラグRENがセツトされていれば、
受信データリードコマンドが受信データ制御回路
２に与えられる（n111）。そして上記フラグREN
をリセツトするとともに（n112）、CPU５はメモ
リ５のバツフアＧ（指定チヤネル番号の）の先頭
アドレスおよび受信データ長（バイト数）を
DMAC３にセツトしてDMA転送の準備を行う
（n113）。さらにCPU５は、データ転送のために
使用するチヤネル（上記指定チヤネルとは異なり
インターフエイス内のデータ転送チヤネルを指
す）をDRQ２に設定し（n114）、DMA転送を指
示する（n115）。するとバツフアＧからレジスタ
ｂに対して１バイト分のデータが転送され
（n116）、端末装置Ｎに対してインターラプト信
号が出力される（n117）。端末装置Ｎは、このイ
ンターラプト信号を受けると、n130→n131へと
進んでレジスタｂに転送されたデータの取込みを
行う。一方データ有りフラグRENがn112でリセ
ツトされているため、n78でバツフアＦから新た
な１バイト分のデータがバツフアＧに転送されて
くる。そして同時にn77でフラグRENを再セツト
する。したがつて、n110以下が再び実行され、
n116で次の１バイトのデータがレジスタｂにセ
ツトされ、端末装置Ｎがそのデータをn131で取
り込む。この動作を繰り返して、バツフアＧのデ
ータがレジスタｂに介して総て取り込まれたとき
にDMA転送が完了して、n119→n120へ進んで
DMAC３は、動作を停止する。

端末装置Ｎ側は、受信データのバイト数と実際
に取り込んだデータのバイト数が一致するかどう
かをチエツクし、一致すれば取り込んだデータを
所望のフオマツトに加工し（n133）、その加工処
理が完了すれば（n134）、受信データ転送制御回
路２のフラグREDをセツトして（n135）取込み
完了をインターフエイス側に知らせる。インター
フエイス側のCPU５は、このフラグREDのセツ
トを検出すると（n121）、そのフラグREDをリセ
ツトして（n122）次期データの送受信に備える。

以上のようにして、端末装置Ａから端末装置Ｎ
に対して特定のデータの送信が行われる。

【図面の簡単な説明】

第１図はこの発明を実施するローカルネツトワ
ークシステムのブロツク構成図である。第２図は
伝送インターフエイスＩ／Ｆのブロツク構成図、
第３図はさらにその詳細なブロツク構成図であ
る。第４図はライン制御回路８に設けられる衝突
検出回路の回路図である。第５図はライン制御回
路９に設けられるキヤリア検出回路（衝突防止回
路）の回路図である。また第６図は同キヤリア検
出回路のタイミングチヤートである。第７図はラ
イン上の信号と信号CD１，CD２との関係を示し
ている。第８図はこのローカルネツトワークでの
基本的な伝送手順を示す。第９図はパケツトフオ
マツトを示す図である。第１０図Ａ〜Ｃはデータ
の送信動作を示すフローチヤートである。第１１
図Ａ〜Ｃはデータの受信動作を示すフローチヤー
トである。第１２図はＡ、Ｂ、Ｃ端末がほぼ同時
にアクセスしようとして衝突が生じたときの動作
を示す。第１３図はライン上に送出されるデータ
パケツトの構成を示している。 （第２図）、１０……送信制御回路、１１……
受信制御回路、１２……送受信データ転送制御回
路、 （第３図）、１……送信データ転送制御回路、
２……受信データ転送制御回路、３……DMAC
（ダイレクト・メモリアクセス・コントローラ）、
４……メモリ、５……サブCPU、、６……制御回
路、７……リンクコントローラ、８……ライン制
御回路（送信）、９……ライン制御回路（受信）。

Claims (1)

1. 【特許請求の範囲】 １ 送受信データ内容を処理するメインシステム
   とローカルネツトワークを構成するデータ伝送ラ
   イン間に接続される装置であつて、 データ伝送ラインから受信したデータのパケツ
   トフオマツトを判定し、その判定結果に基づいて
   応答パケツトを作成する受信制御手段と、 送信データを所定のパケツトフオマツトにて伝
   送ライン上に送出するとともに、前記応答パケツ
   トをデータパケツト受信後所定時間内に所定のパ
   ケツトフオマツトにて伝送ライン上に送出する送
   信制御手段と、 前記受信制御手段および送信制御手段と前記メ
   インシステムとの間で送受信データの転送を制御
   する送受信データ転送制御手段と、 前記応答パケツトの立ち下がりから前記データ
   伝送ライン上にキアリア信号を発生させない時間
   として前記データパケツト受信後応答パケツトを
   送信するまでの前記所定時間よりも長い一定時間
   を設定し、さらに、この設定時間経過後にバツク
   オフタイマを起動し、経過するまでの時間内は新
   たなデータパケツト送信を禁止する衝突防止手段
   と、 を備えてなることを特徴とするローカルネツトワ
   ークシステムのデータ伝送制御装置。