JP3198333B2 - 直列データ母線によりデータを転送する装置および方法 - Google Patents
直列データ母線によりデータを転送する装置および方法Info
- Publication number
- JP3198333B2 JP3198333B2 JP24415390A JP24415390A JP3198333B2 JP 3198333 B2 JP3198333 B2 JP 3198333B2 JP 24415390 A JP24415390 A JP 24415390A JP 24415390 A JP24415390 A JP 24415390A JP 3198333 B2 JP3198333 B2 JP 3198333B2
- Authority
- JP
- Japan
- Prior art keywords
- data bus
- serial data
- low
- data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40013—Details regarding a bus controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ通信装置の間でデータを転送する装
置および方法に関する。更に詳細には、本発明は、デー
タ通信システムの直列データ母線に沿うデータ転送に関
する。
置および方法に関する。更に詳細には、本発明は、デー
タ通信システムの直列データ母線に沿うデータ転送に関
する。
コンピユータ業界では、直列データ母線により複数の
装置の間でデータを転送することは極めて普通のことで
ある。従来の一つのデータ転送方法では、データ母線か
らの信号を高および低のカウンタを使用して復調してい
る。高カウンタおよび関連の復号論理はデータ母線信号
が高いときカウントを行い、低カウンタおよび関連復号
論理はデータ母線信号が低いときカウントを行う。復調
直列データは２進値を生じ、これがレジスタに格納され
装置により適切に使用される。
装置の間でデータを転送することは極めて普通のことで
ある。従来の一つのデータ転送方法では、データ母線か
らの信号を高および低のカウンタを使用して復調してい
る。高カウンタおよび関連の復号論理はデータ母線信号
が高いときカウントを行い、低カウンタおよび関連復号
論理はデータ母線信号が低いときカウントを行う。復調
直列データは２進値を生じ、これがレジスタに格納され
装置により適切に使用される。
装置からの出力は、レジスタ内の２進値を移動し、こ
れら２進値を高カウンタおよび低カウンタおよび関連復
号論理の第２の組合せにより変調することにより、変調
される。得られる信号は直列データ母線に出力される。
れら２進値を高カウンタおよび低カウンタおよび関連復
号論理の第２の組合せにより変調することにより、変調
される。得られる信号は直列データ母線に出力される。
前記２組のカウンタを使用すれば、そのサポートにデ
イジタル論理およびトランジスタが必要である。
イジタル論理およびトランジスタが必要である。
本発明の一つの目的は、データ通信システムの直列デ
ータ母線に設置された装置の間でデータを転送する、カ
ウンタの数が可能な限り少い、装置および方法を提供す
ることである。
ータ母線に設置された装置の間でデータを転送する、カ
ウンタの数が可能な限り少い、装置および方法を提供す
ることである。
本発明の他の目的は、データ通信システムの直列デー
タ母線に設置された装置の間でデータを転送する、カー
ソル制御装置を含む多様なデータ通信装置と共に使用す
ることができる、装置および方法を提供することであ
る。
タ母線に設置された装置の間でデータを転送する、カー
ソル制御装置を含む多様なデータ通信装置と共に使用す
ることができる、装置および方法を提供することであ
る。
本発明の他の目的は、データ通信システムの直列デー
タ母線に設置された装置の間でデータを転送する、比較
的経済的で、確実、且つ機械的に簡単なデータ転送手段
となる、装置および方法を提供することである。
タ母線に設置された装置の間でデータを転送する、比較
的経済的で、確実、且つ機械的に簡単なデータ転送手段
となる、装置および方法を提供することである。
本発明のこれらのおよび他の目的は、データ通信シス
テムの直列データ母線に設置された装置の間でデータを
転送する装置および方法により達成される。第１のカウ
ンテイング・フラグ手段が設けられ、これは直列データ
母線上の装置と関連している。第１のカウンテイング・
フラグ手段は直列データ母線に結合してデータ母線の高
信号レベルの瞬時期間を決定する。やはり直列データ母
線上の前記装置と関連する第２のカウンテイング・フラ
グ手段はデータ母線に結合してデータ母線の低信号レベ
ルの瞬時期間を決定する。
テムの直列データ母線に設置された装置の間でデータを
転送する装置および方法により達成される。第１のカウ
ンテイング・フラグ手段が設けられ、これは直列データ
母線上の装置と関連している。第１のカウンテイング・
フラグ手段は直列データ母線に結合してデータ母線の高
信号レベルの瞬時期間を決定する。やはり直列データ母
線上の前記装置と関連する第２のカウンテイング・フラ
グ手段はデータ母線に結合してデータ母線の低信号レベ
ルの瞬時期間を決定する。
第１および第２のカウンテイング・フラグ手段に結合
して高信号レベルおよび低信号レベルを２進データに復
調し、このデータを使用して装置の関連機能を行う復調
論理手段が設けられている。送信手段は、第１および第
２のカウンテイング・フラグ手段および復調論理に結合
して、その関連機能を行いながら装置から受取つた２進
データを変調する。得られた変調データはかくして直列
データ母線に入力される。
して高信号レベルおよび低信号レベルを２進データに復
調し、このデータを使用して装置の関連機能を行う復調
論理手段が設けられている。送信手段は、第１および第
２のカウンテイング・フラグ手段および復調論理に結合
して、その関連機能を行いながら装置から受取つた２進
データを変調する。得られた変調データはかくして直列
データ母線に入力される。
第１図は、総体的に14と記したデータ通信システムの
直列データ母線12に設置された、総体的に10,10′，…
…10nと記した、複数のデータ通信装置を示す。このよ
うなデータ通信装置は、送受信器チツプのようなコンピ
ユータの一部、またはカーソル制御装置（たとえば、マ
ウスまたはトラツクボール）、キーボード、プリンタ、
またはスキヤナのような周辺装置を備えることができ
る。図示のとおり、装置10〜10nは直列に相互接続され
て共通のデータ母線12により互いにデータ転送を行う。
直列データ母線12に設置された、総体的に10,10′，…
…10nと記した、複数のデータ通信装置を示す。このよ
うなデータ通信装置は、送受信器チツプのようなコンピ
ユータの一部、またはカーソル制御装置（たとえば、マ
ウスまたはトラツクボール）、キーボード、プリンタ、
またはスキヤナのような周辺装置を備えることができ
る。図示のとおり、装置10〜10nは直列に相互接続され
て共通のデータ母線12により互いにデータ転送を行う。
各種装置が、好適実施例では、受動結合変圧器および
抵抗性および容量性の回路を備えており且つ当業界では
データ処理装置および他の装置の各々をケーブル12に結
合するものとして知られている接続モジユール16によ
り、ケーブル12に結合されている。
抵抗性および容量性の回路を備えており且つ当業界では
データ処理装置および他の装置の各々をケーブル12に結
合するものとして知られている接続モジユール16によ
り、ケーブル12に結合されている。
後に説明するように、好適実施例では装置10〜10nの
間で同期直列通信およびデータ転送が可能である。好適
実施例の構成およびプロトコルでは、従来のシステムで
は普通のハンドシエークの複雑さがほとんど無くなり、
ケーブル12に沿う高速直列通信が可能になる。
間で同期直列通信およびデータ転送が可能である。好適
実施例の構成およびプロトコルでは、従来のシステムで
は普通のハンドシエークの複雑さがほとんど無くなり、
ケーブル12に沿う高速直列通信が可能になる。
好適実施例では、データは各ビツトセルの低時間対高
時間の比としてコード化される。ビツトセルの境界は母
線上の立下り縁で規定される。「０」は低時間が高時間
より大きいビツトセルとしてコード化される。それ故、
「１」は低時間が高時間より少いビツトセルとして規定
される。
時間の比としてコード化される。ビツトセルの境界は母
線上の立下り縁で規定される。「０」は低時間が高時間
より大きいビツトセルとしてコード化される。それ故、
「１」は低時間が高時間より少いビツトセルとして規定
される。
命令信号の各ビツトセルおよび低速データ伝送の期間
は約100μｓ±30％である。高速データ伝送の場合、ビ
ツトセルは25μｓ±16％である。データ処理のフオーマ
ツトは、受信でも送信でも、開始ビツトにデータの最大
256ビツトが続き、停止ビツトで終る。他の通信媒体を
使用するときは、他の指示方法を利用できることが認め
られるであろう。
は約100μｓ±30％である。高速データ伝送の場合、ビ
ツトセルは25μｓ±16％である。データ処理のフオーマ
ツトは、受信でも送信でも、開始ビツトにデータの最大
256ビツトが続き、停止ビツトで終る。他の通信媒体を
使用するときは、他の指示方法を利用できることが認め
られるであろう。
第２図は、ホストコンピユータと、直列データ母線に
設置された、カーソル制御装置のような、特定の装置と
の間で処理を行う典型的なプロトコルを示す。この図に
示すように、命令の開始を指示するには、ホストコンピ
ユータから直列データ母線に注意パルスを送出する。注
意パルスはホストコンピユータから「Ｔ−attn」の期間
だけ母線低の信号を伝達することにより発生される。好
適実施例では、Ｔ−attnは560〜1040マイクロ秒であ
る。注意パルスの後に同期化パルスTsyncが続き、初期
母線タイミングを発生する。同期化パルスの追従縁は命
令の最初のビツトに対するタイミングの基準として使用
される。命令の次に停止ビツトが続く。停止ビツトの
後、母線はその通常の高い状態Tltに戻る。
設置された、カーソル制御装置のような、特定の装置と
の間で処理を行う典型的なプロトコルを示す。この図に
示すように、命令の開始を指示するには、ホストコンピ
ユータから直列データ母線に注意パルスを送出する。注
意パルスはホストコンピユータから「Ｔ−attn」の期間
だけ母線低の信号を伝達することにより発生される。好
適実施例では、Ｔ−attnは560〜1040マイクロ秒であ
る。注意パルスの後に同期化パルスTsyncが続き、初期
母線タイミングを発生する。同期化パルスの追従縁は命
令の最初のビツトに対するタイミングの基準として使用
される。命令の次に停止ビツトが続く。停止ビツトの
後、母線はその通常の高い状態Tltに戻る。
命令は好適実施例では８ビツトの値である。命令は所
要周辺装置のアドレス（たとえば、マウスに対して001
1）を指定する４ビツトの装置アドレスフイールドを備
えている。次の２ビツトは命令を形成し、最後の２ビツ
トはアドレスされた周辺装置の内部にある特定のレジス
タR0〜R3を指定することができる登録ずみアドレスを形
成する。好適実施例では、命令のビツトコードは次のと
おりである。 命令 コード フラツシユ 0001 聴取 10R1R0 通話 11R1R0 SendReset 0000 通話命令はアドレスされた装置に、もしその装置がデ
ータを所持していれば、そのデータをホストコンピユー
タに供給するよう命令する。聴取命令はアドレスされた
装置にホストコンピユータからのデータを受入れ、これ
をそのレジスタの一つに置くよう命令する。フラツシユ
命令は個々の装置により規定される各装置に影響を及ぼ
す。この命令はレジスタをクリアするかまたはキーボー
ド上のすべてのキーをリセツトして再び送出することが
できるようにするというような機能に使用することがで
きる。SendReset命令はABDに接続されているすべての装
置のハードウエアを強制的にリセツトさせる。
要周辺装置のアドレス（たとえば、マウスに対して001
1）を指定する４ビツトの装置アドレスフイールドを備
えている。次の２ビツトは命令を形成し、最後の２ビツ
トはアドレスされた周辺装置の内部にある特定のレジス
タR0〜R3を指定することができる登録ずみアドレスを形
成する。好適実施例では、命令のビツトコードは次のと
おりである。 命令 コード フラツシユ 0001 聴取 10R1R0 通話 11R1R0 SendReset 0000 通話命令はアドレスされた装置に、もしその装置がデ
ータを所持していれば、そのデータをホストコンピユー
タに供給するよう命令する。聴取命令はアドレスされた
装置にホストコンピユータからのデータを受入れ、これ
をそのレジスタの一つに置くよう命令する。フラツシユ
命令は個々の装置により規定される各装置に影響を及ぼ
す。この命令はレジスタをクリアするかまたはキーボー
ド上のすべてのキーをリセツトして再び送出することが
できるようにするというような機能に使用することがで
きる。SendReset命令はABDに接続されているすべての装
置のハードウエアを強制的にリセツトさせる。
周辺装置が通話するようアドレスされると、「タイム
アウト」期間という一定の期間内に応答しなければなら
ない。タイムアウト「Tlt」は約140ないし260マイクロ
秒（２ビツトセル）である。選択された装置は、タイム
アウトしていなければ、母線上で活動的になつてそのデ
ータ処理（たとえば２ないし８データバイト）を行い、
次に停止ビツトを直列データ母線に与える。
アウト」期間という一定の期間内に応答しなければなら
ない。タイムアウト「Tlt」は約140ないし260マイクロ
秒（２ビツトセル）である。選択された装置は、タイム
アウトしていなければ、母線上で活動的になつてそのデ
ータ処理（たとえば２ないし８データバイト）を行い、
次に停止ビツトを直列データ母線に与える。
ホストCPUからの命令バイト（８ビツト）により、装
置は、命令バイトに対して存在したと丁度同じ聴取命令
が存在すればデータを復調し、命令バイトからの通話命
令が存在すればデータを変調する。命令ビツトは直列デ
ータ母線に含まれている変調を示すかまたは装置特有デ
ータのデータ母線への変調を示す。
置は、命令バイトに対して存在したと丁度同じ聴取命令
が存在すればデータを復調し、命令バイトからの通話命
令が存在すればデータを変調する。命令ビツトは直列デ
ータ母線に含まれている変調を示すかまたは装置特有デ
ータのデータ母線への変調を示す。
今度は第３図を参照すると、本発明の装置の機能ブロ
ツク図が示されている。高カウンテイング・フラグ手段
18および低カウンテイング・フラグ手段20が直列データ
母線12に結合され、データ母線の高信号レベルおよび低
信号レベルの瞬時期間を決定する。高カウンタおよび低
カウンタは外部発振器によりロツクされるのが望まし
い。フラグ手段は好適にはフラグ状態を格納する複数の
フリツプ・フロツプ装置を備えており、このようなフラ
グはいずれかのカウンタが所定のカウンタになつたとき
活動的になる。復調論理手段22はカウンテイング・フラ
グ手段と結合され、高信号レベルおよび低信号レベルを
２進データに復調する。復調論理22は複数のフリツプ・
フロツプ装置および論理ゲートを備えるのが望ましい。
この２進データは装置の関連機能を行うのに使用され
る。（たとえば、カーソル制御装置では、関連機能とは
カーソルを表示画面上の所要位置まで動かすことであ
り、または、たとえば、キーボードの関連機能とは数字
または文字などを表示することである。） 復調論理手段22の出力は、装置の関連機能を行うチツ
プ論理24の残りに入力される。
ツク図が示されている。高カウンテイング・フラグ手段
18および低カウンテイング・フラグ手段20が直列データ
母線12に結合され、データ母線の高信号レベルおよび低
信号レベルの瞬時期間を決定する。高カウンタおよび低
カウンタは外部発振器によりロツクされるのが望まし
い。フラグ手段は好適にはフラグ状態を格納する複数の
フリツプ・フロツプ装置を備えており、このようなフラ
グはいずれかのカウンタが所定のカウンタになつたとき
活動的になる。復調論理手段22はカウンテイング・フラ
グ手段と結合され、高信号レベルおよび低信号レベルを
２進データに復調する。復調論理22は複数のフリツプ・
フロツプ装置および論理ゲートを備えるのが望ましい。
この２進データは装置の関連機能を行うのに使用され
る。（たとえば、カーソル制御装置では、関連機能とは
カーソルを表示画面上の所要位置まで動かすことであ
り、または、たとえば、キーボードの関連機能とは数字
または文字などを表示することである。） 復調論理手段22の出力は、装置の関連機能を行うチツ
プ論理24の残りに入力される。
直列データ母線送信器手段26は、高および低のカウン
ティング・フラグ手段に直接的に結合されるとともに、
復調論理手段22にチップ論理24を介して間接的に結合さ
れて、その関連機能を行いながら装置から受取つた２進
データを変調する。得られた変調データを直列データ母
線12に入力する。
ティング・フラグ手段に直接的に結合されるとともに、
復調論理手段22にチップ論理24を介して間接的に結合さ
れて、その関連機能を行いながら装置から受取つた２進
データを変調する。得られた変調データを直列データ母
線12に入力する。
好適実施例の原理の特定の使用実施例を第４図に示
す。この図はマウス設計用アプリケーシヨン特有集積回
路（ASIC）のブロツク図である。破線30の右に数字28で
示したASICの「マウス」サブチツプはコード化に使用さ
れるその部分である。このチツプは動作に必要な所要パ
ルスを形成する。
す。この図はマウス設計用アプリケーシヨン特有集積回
路（ASIC）のブロツク図である。破線30の右に数字28で
示したASICの「マウス」サブチツプはコード化に使用さ
れるその部分である。このチツプは動作に必要な所要パ
ルスを形成する。
「ADB」として区別したコアセル32はASICとCPUとの間
の通信を規定するのに使用されるASICの部分を示す。AD
Bはアツプル・デスクトツプ・バスの略号である。破線3
6の左の部分34をクロツクと言う。「マウス」サブチツ
プの詳細な説明は、1989年６月８日出願の「コンピユー
タ制御表示装置の不必要なカーソル移動を極少にする装
置および方法（Apparatus and Method for Minimizing
Undesired Cursor Movement in a Computer Controlled
Display System）」と題する07/363,586（米国特許第
5,027,109号）に記されている。これら出題の主題事項
を参照によりここに取入れてある。
の通信を規定するのに使用されるASICの部分を示す。AD
Bはアツプル・デスクトツプ・バスの略号である。破線3
6の左の部分34をクロツクと言う。「マウス」サブチツ
プの詳細な説明は、1989年６月８日出願の「コンピユー
タ制御表示装置の不必要なカーソル移動を極少にする装
置および方法（Apparatus and Method for Minimizing
Undesired Cursor Movement in a Computer Controlled
Display System）」と題する07/363,586（米国特許第
5,027,109号）に記されている。これら出題の主題事項
を参照によりここに取入れてある。
今度は第５図を参照すると、ADBサブチツプ32の低レ
ベルの図が示されている。ADBサブチツプ32はマウスサ
ブチツプ32とのインターフエースであるDEVICEINT38を
備えている。ADBTRANS40は、その関連機能を行いながら
装置から受取つた２進データを変調し、得られた変調デ
ータを直列データ母線に入力する送信手段となる。ADBR
EC42の部分はカウンテイング・フラグ手段を備えてい
る。
ベルの図が示されている。ADBサブチツプ32はマウスサ
ブチツプ32とのインターフエースであるDEVICEINT38を
備えている。ADBTRANS40は、その関連機能を行いながら
装置から受取つた２進データを変調し、得られた変調デ
ータを直列データ母線に入力する送信手段となる。ADBR
EC42の部分はカウンテイング・フラグ手段を備えてい
る。
第６図はADBREC42を示す。ADBREC42は高カウンタ44
（ADBHIGH）、低カウンタ46（ADBLOW）、高カウンタと
関連するフラグ、すなわちHIGHFLAGS48、および低カウ
ンタと関連するフラグ、すなわちLOWELAGS50を備えてい
る。
（ADBHIGH）、低カウンタ46（ADBLOW）、高カウンタと
関連するフラグ、すなわちHIGHFLAGS48、および低カウ
ンタと関連するフラグ、すなわちLOWELAGS50を備えてい
る。
第７図は高カウンタ（ADBHIGH44）の論理図を示す。
このADBHIGHはバイナリリツプルカウンタであり、図の
Ｑ出力をカウントアツプするために、フリツプ・フロツ
プのＱ出力を反転する。外部クロツクからの入力信号52
（OSCCLK）はRCA1620−ANDゲートに加えられる。データ
母線入力（ADBIN）は一連の1540インバータに加えら
れ、次いで1620ANDゲートの入力に加えられる。その出
力（HIGHCLK）はRCA2190−Ｄフリツプ・フロツプのＣ入
力に加えられる。Ｄフリツプ・フロツプのＱ入力はシユ
ミツトトリガに結合され、その出力はカウンテイングの
ため一連のRCA2190−Ｄフリツプ・フロツプに結合され
る。1540インバータを通るOSCLK、およびADBINは1720−
ORゲートに加えられ、1720−ORゲートからの出力は1520
インバータの入力に伝えられる。1520インバータの出力
（HIGHRES）は2190−Ｄフリツプ・フロツプのリセツト
出力であるＲに結合される。各2190−Ｄフリツプ・フロ
ツプのＤ入力およびＱ出力は同じ1520インバータに結合
されるが、Ｑ出力は他の1520インバータに結合される。
このADBHIGHはバイナリリツプルカウンタであり、図の
Ｑ出力をカウントアツプするために、フリツプ・フロツ
プのＱ出力を反転する。外部クロツクからの入力信号52
（OSCCLK）はRCA1620−ANDゲートに加えられる。データ
母線入力（ADBIN）は一連の1540インバータに加えら
れ、次いで1620ANDゲートの入力に加えられる。その出
力（HIGHCLK）はRCA2190−Ｄフリツプ・フロツプのＣ入
力に加えられる。Ｄフリツプ・フロツプのＱ入力はシユ
ミツトトリガに結合され、その出力はカウンテイングの
ため一連のRCA2190−Ｄフリツプ・フロツプに結合され
る。1540インバータを通るOSCLK、およびADBINは1720−
ORゲートに加えられ、1720−ORゲートからの出力は1520
インバータの入力に伝えられる。1520インバータの出力
（HIGHRES）は2190−Ｄフリツプ・フロツプのリセツト
出力であるＲに結合される。各2190−Ｄフリツプ・フロ
ツプのＤ入力およびＱ出力は同じ1520インバータに結合
されるが、Ｑ出力は他の1520インバータに結合される。
今度は低カウンタADBLOW46の論理図である第８図を参
照すると、ADBLOW46が実質上ADBHIGH44と同じであるこ
とがわかる。しかし、ADBINの逆のADBIN_が入力され
る。なお、ADBLOWはバイナリリツプルカウンタであり、
図のＱ出力をカウントアツプするためにフリツプ・フロ
ツプのＱ出力は反転される。
照すると、ADBLOW46が実質上ADBHIGH44と同じであるこ
とがわかる。しかし、ADBINの逆のADBIN_が入力され
る。なお、ADBLOWはバイナリリツプルカウンタであり、
図のＱ出力をカウントアツプするためにフリツプ・フロ
ツプのＱ出力は反転される。
今度は第９図を参照すると、復調論理手段22が示され
ている。同期化フラグ（SYNCF）が高に設定されていれ
ば命令行は5FL（25μｓ）、10FH（50μｓ）、10FL（50
μｓ）、5FH（25μｓ）、17FL（85μｓ）、および17FH
（85μｓ）を使用してこのブロツク内部で復調される。
論理レベル「１」は5FLおよび10FHが共に設定されてい
れば復調される。これは1/3低および2/3高の等価ビツト
セル時間を検出する。論理レベル「０」は10FLおよび5
FHが共に設定されていれば復調される。これは2/3低お
よび1/3高の等価ビツトセル時間を検出する。STARTFHが
高に設定されていればデータ母線上のデータは同期化フ
ラグが5FL、10FH、5FH、10FL、17FH、および17FLを使用
して高に設定されている場合に命令行が復調されたと同
じ仕方で復調される。聴取−通話線LTはSYNCFおよびSTA
RTFHと共に、受信ビツト復号ブロツク22に何時復調する
かを知らせるのに使用される。出力LISTENDATAおよびLI
STENCLKはチツプの残りと結合して復調データを２進形
にする。ビツトエラー出力は、17FLおよび17FHの時間に
到達することにより決まる無効ビツトにより高に設定さ
れていれば、装置にデータ復調をすべて中止させ、その
後装置はデータ母線上の次の有効注意信号を探す。
ている。同期化フラグ（SYNCF）が高に設定されていれ
ば命令行は5FL（25μｓ）、10FH（50μｓ）、10FL（50
μｓ）、5FH（25μｓ）、17FL（85μｓ）、および17FH
（85μｓ）を使用してこのブロツク内部で復調される。
論理レベル「１」は5FLおよび10FHが共に設定されてい
れば復調される。これは1/3低および2/3高の等価ビツト
セル時間を検出する。論理レベル「０」は10FLおよび5
FHが共に設定されていれば復調される。これは2/3低お
よび1/3高の等価ビツトセル時間を検出する。STARTFHが
高に設定されていればデータ母線上のデータは同期化フ
ラグが5FL、10FH、5FH、10FL、17FH、および17FLを使用
して高に設定されている場合に命令行が復調されたと同
じ仕方で復調される。聴取−通話線LTはSYNCFおよびSTA
RTFHと共に、受信ビツト復号ブロツク22に何時復調する
かを知らせるのに使用される。出力LISTENDATAおよびLI
STENCLKはチツプの残りと結合して復調データを２進形
にする。ビツトエラー出力は、17FLおよび17FHの時間に
到達することにより決まる無効ビツトにより高に設定さ
れていれば、装置にデータ復調をすべて中止させ、その
後装置はデータ母線上の次の有効注意信号を探す。
注記したように、復調論理手段22への入力には第６図
に示したフラグからの17FH、17FL、5FH、10FL、10FH、
および5FLがある。他の入力は、第６図に示すように、
低カウンタからのLOWCKT1である。チツプのマウス特有
部分からのLT_も入力である。SYNCおよびSTARTFHもカウ
ンタからの入力である。
に示したフラグからの17FH、17FL、5FH、10FL、10FH、
および5FLがある。他の入力は、第６図に示すように、
低カウンタからのLOWCKT1である。チツプのマウス特有
部分からのLT_も入力である。SYNCおよびSTARTFHもカウ
ンタからの入力である。
第10図はADBサブチツプ32の送信器手段部分（たとえ
ば、ADBTRANS40）を示す。聴取−通話線である入力LT_
はチツプの装置特有部分28から来る。LT_は停止ビツト
開始ビツト間時間である入力TLTF_と関連して使用され
る。LT_入力およびTLTF入力は送信器手段40が変調手段
を使用してデータ母線に通話すべきか否かを決定する。
LT_が通話状態に設定されており、且つカウンタ・フラ
グブロツクから来るTLTF_が高に設定されていれば、ADB
TRANS40は変調を開始する。
ば、ADBTRANS40）を示す。聴取−通話線である入力LT_
はチツプの装置特有部分28から来る。LT_は停止ビツト
開始ビツト間時間である入力TLTF_と関連して使用され
る。LT_入力およびTLTF入力は送信器手段40が変調手段
を使用してデータ母線に通話すべきか否かを決定する。
LT_が通話状態に設定されており、且つカウンタ・フラ
グブロツクから来るTLTF_が高に設定されていれば、ADB
TRANS40は変調を開始する。
カウンタ・フラグブロツクからのフラグであるSTARTF
Hは第10図に示す出力ADBOUTを通して開始ビツトをデー
タ母線上に変調させる。開始ビツトが変調され終るとチ
ツプの装置特有部分からのデータがデータ母線上に変調
される。このデータはカウンタ・フラグブロツクから来
る7FL（35μｓ）、13FH、（65μｓ）、7FL（35μｓ）、
13FL（65μｓ）、および40FH（200μｓ）の論理レベル
によつて決まる。その他、チツプの装置インターフエー
ス部からのTALKDATA入力線は論理「１」および「０」を
表わすビツトセル時間を変調するのに役立つ。TALKDATA
線の論理レベルにより、論論「０」または「１」が
「０」または「１」のビツトセル内に変調される。論理
「０」は13FLおよび7FHの入力線を使用して変調され、
論理「１」は7FLおよび13FHを使用して変調される。
Hは第10図に示す出力ADBOUTを通して開始ビツトをデー
タ母線上に変調させる。開始ビツトが変調され終るとチ
ツプの装置特有部分からのデータがデータ母線上に変調
される。このデータはカウンタ・フラグブロツクから来
る7FL（35μｓ）、13FH、（65μｓ）、7FL（35μｓ）、
13FL（65μｓ）、および40FH（200μｓ）の論理レベル
によつて決まる。その他、チツプの装置インターフエー
ス部からのTALKDATA入力線は論理「１」および「０」を
表わすビツトセル時間を変調するのに役立つ。TALKDATA
線の論理レベルにより、論論「０」または「１」が
「０」または「１」のビツトセル内に変調される。論理
「０」は13FLおよび7FHの入力線を使用して変調され、
論理「１」は7FLおよび13FHを使用して変調される。
第10図への他の入力は送信器手段40の調整の補助に使
用される。
用される。
出力TALKCLKはTALKDATA入力を調整するのに使用され
る。DATASTOP出力線は、典型的なデータ母線処理を示す
第２図に示すように、新しい注意パルスおよび同期化パ
ルスを探すADBサブチツプを準備する送信手段処理が終
つたことを示すのに使用される。
る。DATASTOP出力線は、典型的なデータ母線処理を示す
第２図に示すように、新しい注意パルスおよび同期化パ
ルスを探すADBサブチツプを準備する送信手段処理が終
つたことを示すのに使用される。
これまで述べた明細書で、本発明についてその特定の
模範的実施例を参照して説明した。しかし、「特許請求
の範囲」に示した本発明の一層広い精神および範囲から
逸脱することなく、これに各種修正および変更を行うこ
とができることは明らかであろう。明細書および図面
は、したがつて、限定的にではなく例示と見なすべきで
ある。
模範的実施例を参照して説明した。しかし、「特許請求
の範囲」に示した本発明の一層広い精神および範囲から
逸脱することなく、これに各種修正および変更を行うこ
とができることは明らかであろう。明細書および図面
は、したがつて、限定的にではなく例示と見なすべきで
ある。
送信手段をカウンテイング機構および復調論理に連結
することにより、カウンテイング装置の数が前に参照し
た従来の通信システムと比較して少くなる。カウンテイ
ング装置の数を可能な限り少くすることにより比較的経
費がかからない、一層確実なシステムが得られる。この
減少は、直列母線では、復調および変調が決して同時に
は発生しないという事実により可能である。一方は受信
しているか、または受信または送信を待つている。
することにより、カウンテイング装置の数が前に参照し
た従来の通信システムと比較して少くなる。カウンテイ
ング装置の数を可能な限り少くすることにより比較的経
費がかからない、一層確実なシステムが得られる。この
減少は、直列母線では、復調および変調が決して同時に
は発生しないという事実により可能である。一方は受信
しているか、または受信または送信を待つている。
ここに開示した原理は、たとえば、CPUおよび／また
はカーソル制御装置、キーボード、プリンタ、およびス
キヤナのような周辺装置に利用することができる。
はカーソル制御装置、キーボード、プリンタ、およびス
キヤナのような周辺装置に利用することができる。
第１図はデータ通信ネツトワークを示す。 第２図は命令プロトコルを図解するタイミング図であ
る。 第３図は本発明の好適実施例のデータ転送機構を示す機
能ブロツク図である。 第４図はカーソル制御装置により好適実施例を実施する
のに使用することができるアプリケーシヨン特有集積回
路（ASIC）のブロツク図である。 第５図は第３図のASICのデータ母線サブチツプの低レベ
ル図である。 第６図は、データ母線サブチツプの一部の低レベル図で
あり、カウンタおよびフラグを示す。 第７図はASICの高カウンタの論理図である。 第８図はASICの低カウンタの論理図である。 第９図はASICの復調論理を示す。 第10図は、高および低のカウンテイング信号、チツプか
らの関連信号、および復調論理からの信号を受ける送信
器手段のブロツク図である。 10,10′……10n……データ通信装置、12……データ母
線、14……データ通信システム。
る。 第３図は本発明の好適実施例のデータ転送機構を示す機
能ブロツク図である。 第４図はカーソル制御装置により好適実施例を実施する
のに使用することができるアプリケーシヨン特有集積回
路（ASIC）のブロツク図である。 第５図は第３図のASICのデータ母線サブチツプの低レベ
ル図である。 第６図は、データ母線サブチツプの一部の低レベル図で
あり、カウンタおよびフラグを示す。 第７図はASICの高カウンタの論理図である。 第８図はASICの低カウンタの論理図である。 第９図はASICの復調論理を示す。 第10図は、高および低のカウンテイング信号、チツプか
らの関連信号、および復調論理からの信号を受ける送信
器手段のブロツク図である。 10,10′……10n……データ通信装置、12……データ母
線、14……データ通信システム。
フロントページの続き (72)発明者 マイケル・ポール・カルソ アメリカ合衆国 01776 マサチユーセ ツツ州・サドベリイ・ホロー オーク ドライブ・26 (56)参考文献 特開 昭63−190457（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 13/38 - 13/42
Claims (3)
- 【請求項１】データ通信システムの直列データ母線に設
置された装置の間でデータを転送する装置であって、 （ａ）前記直列データ母線上の第１の装置に関連する手
段であり、前記直列データ母線に結合されていて、前記
直列データ母線上での高信号レベルをとらえる第１の複
数のフリップフロップを用いて、前記データ母線上の信
号が高信号レベルである瞬時期間を決定する第１のカウ
ンティング・フラグ手段、 （ｂ）前記直列データ母線上の第１の装置に関連する手
段であり、前記直列データ母線に結合されていて、前記
直列データ母線上での低信号レベルをとらえる第２の複
数のフリップフロップを用いて、前記データ母線上の信
号が低信号レベルである瞬時期間を決定する第２のカウ
ンティング・フラグ手段、 （ｃ）前記第１および第２のカウンティング・フラグ手
段に結合して前記高信号レベルおよび低信号レベルを２
進データに復調し、この２進データを使用して前記第１
の装置の関連機能を行う復調論理手段、および （ｄ）前記第１および第２のカウンティング・フラグ手
段および前記復調論理手段に結合して、前記第１の装置
の一部から受け取った２進データを、その関連機能を行
いながら変調し、得られた変調信号を前記直列データ母
線に入力する送信手段 を備えている装置。 - 【請求項２】請求項１記載の装置において、前記送信手
段は、前記第１および第２のカウンティング・フラグ手
段に直接的に結合されるとともに、前記第１の装置の前
記一部を介して間接的に前記復調論理手段に結合されて
いて、前記第１の装置から受け取った２進データを、そ
の関連機能を行いながら変調し、得られた変調信号を前
記直列データ母線に入力する、ことを特徴とする装置。 - 【請求項３】請求項２記載の装置において、 前記第１のカウンティング・フラグ手段は、外部発振器
によってクロックされていて、前記直列データ母線から
信号を受ける高カウンタと、前記高カウンタが所定のカ
ウントになるとデータの変調および復調のために設定さ
れる複数の高フラグを有する高フラグ手段を備え、 前記第２のカウンティング・フラグ手段は、外部発振器
によってクロックされていて、前記直列データ母線から
信号を受ける低カウンタと、前記低カウンタが所定のカ
ウントになるとデータの変調および復調のために設定さ
れる複数の低フラグを有する低フラグ手段を備えている ことを特徴とする装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US407,570 | 1989-09-15 | ||
| US07/407,570 US5128677A (en) | 1989-09-15 | 1989-09-15 | Apparatus and method for transferring data along a serial data bus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03164961A JPH03164961A (ja) | 1991-07-16 |
| JP3198333B2 true JP3198333B2 (ja) | 2001-08-13 |
Family
ID=23612634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24415390A Expired - Lifetime JP3198333B2 (ja) | 1989-09-15 | 1990-09-17 | 直列データ母線によりデータを転送する装置および方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5128677A (ja) |
| JP (1) | JP3198333B2 (ja) |
| FR (1) | FR2652179B1 (ja) |
| GB (1) | GB2236460B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101842864B1 (ko) * | 2016-06-21 | 2018-03-28 | 현대성우메탈 주식회사 | 대칭형 레이어 구조를 포함하는 복합재 림 및 이를 포함하는 차량용 로드휠 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2935307B2 (ja) * | 1992-02-20 | 1999-08-16 | 株式会社日立製作所 | ディスプレイ |
| JP3334211B2 (ja) * | 1993-02-10 | 2002-10-15 | 株式会社日立製作所 | ディスプレイ |
| GB2300544A (en) * | 1995-04-10 | 1996-11-06 | 3Com Limited | Bridge/repeater device for LANs |
| US5866956A (en) * | 1995-06-06 | 1999-02-02 | Dekko Engineering, Inc. | Apparatus for and method of monitoring and controlling a power system |
| US7577782B2 (en) | 1996-02-02 | 2009-08-18 | Sony Corporation | Application programming interface for data transfer and bus management over a bus structure |
| US6631435B1 (en) * | 1996-02-02 | 2003-10-07 | Sony Corporation | Application programming interface for data transfer and bus management over a bus structure |
| US6570666B1 (en) * | 1997-01-27 | 2003-05-27 | Seiko Epson Corporation | Printer detecting data precisely in response to change in data transmission speed |
| US7492393B2 (en) * | 1999-02-12 | 2009-02-17 | Sony Corporation | Method of and apparatus for generating a precise frame rate in digital video transmission from a computer system to a digital video device |
| US11387864B2 (en) * | 2019-06-05 | 2022-07-12 | Farid Dowla | Pulse based wideband signaling |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3965468A (en) * | 1975-01-17 | 1976-06-22 | Hewlett-Packard Company | Logic pulser |
| GB1565203A (en) * | 1975-07-25 | 1980-04-16 | Pico Electronics Ltd | Remote control systems |
| US4128832A (en) * | 1976-01-08 | 1978-12-05 | Ncr Corporation | Combined encoder/decoder |
| GB1519779A (en) * | 1976-03-02 | 1978-08-02 | Butler A W | Apparatus for control of equipment via a single transmissions path |
| US4014002A (en) * | 1976-04-05 | 1977-03-22 | The United States Of America As Represented By The Secretary Of The Navy | Data acquisition and transfer system |
| US4146743A (en) * | 1976-08-09 | 1979-03-27 | Hewlett-Packard Company | Adaptive sampling decoder-encoder apparatus and method |
| GB1575037A (en) * | 1977-02-09 | 1980-09-17 | Philips Electronic Associated | Data transmission |
| US4228422A (en) * | 1978-11-30 | 1980-10-14 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | System for displaying at a remote station data generated at a central station and for powering the remote station from the central station |
| NL191374C (nl) * | 1980-04-23 | 1995-06-16 | Philips Nv | Communicatiesysteem met een communicatiebus. |
| DE3140431C2 (de) * | 1980-10-13 | 1986-09-25 | Hitachi, Ltd., Tokio/Tokyo | Demodulatorschaltung zum Demodulieren eines modulierten Digitalsignals |
| US4700358A (en) * | 1985-11-18 | 1987-10-13 | Hayes Microcomputer Products, Inc. | Synchronous/asynchronous modem |
| US5027109A (en) * | 1989-06-08 | 1991-06-25 | Donovan Paul M | Apparatus and method for minimizing undesired cursor movement in a computer controlled display system |
-
1989
- 1989-09-15 US US07/407,570 patent/US5128677A/en not_active Expired - Lifetime
-
1990
- 1990-08-21 GB GB9018348A patent/GB2236460B/en not_active Expired - Lifetime
- 1990-09-13 FR FR9011323A patent/FR2652179B1/fr not_active Expired - Lifetime
- 1990-09-17 JP JP24415390A patent/JP3198333B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101842864B1 (ko) * | 2016-06-21 | 2018-03-28 | 현대성우메탈 주식회사 | 대칭형 레이어 구조를 포함하는 복합재 림 및 이를 포함하는 차량용 로드휠 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5128677A (en) | 1992-07-07 |
| JPH03164961A (ja) | 1991-07-16 |
| FR2652179A1 (fr) | 1991-03-22 |
| FR2652179B1 (fr) | 1995-05-05 |
| GB9018348D0 (en) | 1990-10-03 |
| GB2236460A (en) | 1991-04-03 |
| GB2236460B (en) | 1993-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4225919A (en) | Advanced data link controller | |
| US4368512A (en) | Advanced data link controller having a plurality of multi-bit status registers | |
| US4346440A (en) | Advanced data link controller | |
| US7328399B2 (en) | Synchronous serial data communication bus | |
| US5581669A (en) | System and method for peripheral data transfer | |
| US5504929A (en) | Method and apparatus for encoding byte sequence for self-clocked high speed data transfer from a parallel port | |
| US4358825A (en) | Control circuitry for data transfer in an advanced data link controller | |
| CA1065061A (en) | Cpu-1/0 bus interface for a data processing system | |
| JP3198333B2 (ja) | 直列データ母線によりデータを転送する装置および方法 | |
| KR20030033040A (ko) | 인터페이스 디바이스 및 이를 포함하는 디바이스 및 통신방법 | |
| US5461701A (en) | System and method for peripheral data transfer | |
| JPH0795767B2 (ja) | データ通信の最適化された方法と、その方法を使用するシステム | |
| US5228129A (en) | Synchronous communication interface for reducing the effect of data processor latency | |
| US5175750A (en) | Application specific integrated circuit for a serial data bus | |
| JPS5942507B2 (ja) | 通信方式 | |
| US4542517A (en) | Digital serial interface with encode logic for transmission | |
| US5485583A (en) | System for controlling data transfer by setting and decrementing a counter based on the number of error correction bits and transfer bit rate respectively | |
| US4558409A (en) | Digital apparatus for synchronizing a stream of data bits to an internal clock | |
| JPH0591146A (ja) | シリアルデータ転送装置 | |
| US4651329A (en) | Digital decode logic for converting successive binary zero pulses having opposite polarity to a stream of data pulses | |
| JP3116920B2 (ja) | 受信シンボル誤り検出回路及び誤り検出方法 | |
| JP3296905B2 (ja) | パターン検出回路及びファクシミリ装置 | |
| JPH0973373A (ja) | パラレルインターフェース | |
| JP3423376B2 (ja) | 情報処理装置及びその制御方法 | |
| JPH0661050B2 (ja) | 装置内ユニット制御方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080615 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090615 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090615 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 9 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 10 |