JP3116920B2 - 受信シンボル誤り検出回路及び誤り検出方法 - Google Patents
受信シンボル誤り検出回路及び誤り検出方法Info
- Publication number
- JP3116920B2 JP3116920B2 JP10242748A JP24274898A JP3116920B2 JP 3116920 B2 JP3116920 B2 JP 3116920B2 JP 10242748 A JP10242748 A JP 10242748A JP 24274898 A JP24274898 A JP 24274898A JP 3116920 B2 JP3116920 B2 JP 3116920B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- signal
- control code
- data
- received data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、データ受信装置に
関し、特に、受信符号データから誤りを検出する誤り検
出回路の検出制御システムに関する。
関し、特に、受信符号データから誤りを検出する誤り検
出回路の検出制御システムに関する。
【０００２】
【従来の技術】従来、伝送中に発生する誤りを検出する
２値信号のデータ伝送方式として、ｍＢｎＢブロック化
符号（ｍ、ｎは２以上の整数であり、ｍはｎよりも小さ
い）を用いて誤りを検出する方式が用いられている。例
えば特開平３−２９７２３６号公報には、原信号と、原
信号の排他的論理和をとった誤り検出符号を組み合わせ
ることにより、５Ｂ４Ｂ復号回路に入力された受信ビッ
ト列の誤り検出能力を向上させる方式が提案されてい
る。
２値信号のデータ伝送方式として、ｍＢｎＢブロック化
符号（ｍ、ｎは２以上の整数であり、ｍはｎよりも小さ
い）を用いて誤りを検出する方式が用いられている。例
えば特開平３−２９７２３６号公報には、原信号と、原
信号の排他的論理和をとった誤り検出符号を組み合わせ
ることにより、５Ｂ４Ｂ復号回路に入力された受信ビッ
ト列の誤り検出能力を向上させる方式が提案されてい
る。
【０００３】
【発明が解決しようとする課題】しかしながら、伝送誤
りの検出能力を向上させても、伝送誤りが頻発する場合
等において、誤り検出時の対応処理負荷が高くなる。こ
の結果、誤り検出時に常に誤り対応処理を行なう場合、
誤り対応処理を行なう装置には特段に高い処理性能が要
求されることになる。
りの検出能力を向上させても、伝送誤りが頻発する場合
等において、誤り検出時の対応処理負荷が高くなる。こ
の結果、誤り検出時に常に誤り対応処理を行なう場合、
誤り対応処理を行なう装置には特段に高い処理性能が要
求されることになる。
【０００４】この場合、一時的に誤り検出信号を無視す
るような対処が可能とされれば、上記のような伝送誤り
検出時の対応処理の負荷が軽減されることになる。
るような対処が可能とされれば、上記のような伝送誤り
検出時の対応処理の負荷が軽減されることになる。
【０００５】したがって本発明は、上記技術的課題の認
識に基づき創案されたものであって、その目的は、伝送
誤り検出時の対応処理の負荷軽減と簡易化を可能とする
誤り検出回路を提供することにある。
識に基づき創案されたものであって、その目的は、伝送
誤り検出時の対応処理の負荷軽減と簡易化を可能とする
誤り検出回路を提供することにある。
【０００６】
【課題を解決するための手段】前記目的を達成する本発
明のデータ受信装置において、誤り検出回路は、受信し
たデータがデコード不能なビット列である場合、常に、
シンボルエラー通知を行うのではなく、その後に受信し
たデータに予め定められた所定の制御コードが現れたと
きに、エラー通知を誤り対応処理に対して行うことによ
り、誤り対応処理の簡易化と負荷軽減を図るようにした
ものである。
明のデータ受信装置において、誤り検出回路は、受信し
たデータがデコード不能なビット列である場合、常に、
シンボルエラー通知を行うのではなく、その後に受信し
たデータに予め定められた所定の制御コードが現れたと
きに、エラー通知を誤り対応処理に対して行うことによ
り、誤り対応処理の簡易化と負荷軽減を図るようにした
ものである。
【０００７】
【発明の実施の形態】本発明の実施の形態について説明
する。本発明は、好ましい実施の形態として、１つの情
報データがｎビットでシリアル伝送される受信データを
ｎビットパラレル信号に変換する直列／並列変換手段
（図１の１）と、前記ｎビットパラレル信号をｍビット
（但しｎはｍよりも大の整数）に復号する復号手段（図
１の２）と、前記直列／並列変換手段から出力されるｎ
ビットパラレル信号が予め定められた所定の制御コード
であるか否か検出する制御コード手段（図２の３０）を
備え、復号手段（図１の２）から前記受信データが復号
不能である旨の信号（図１の１４）が出力された際に、
該信号を受けて、前記受信データの後に受信したデータ
中に前記予め定められた所定の制御コードが検出された
場合に、受信誤りが発生した旨の信号（図１の１７）を
出力する誤り検出手段（図１の５）と、誤り検出手段
（図１の５）から出力される受信誤りが発生した旨の信
号を受けて誤り対策処理を行なう誤り対策処理手段（図
１の６）とを備える。
する。本発明は、好ましい実施の形態として、１つの情
報データがｎビットでシリアル伝送される受信データを
ｎビットパラレル信号に変換する直列／並列変換手段
（図１の１）と、前記ｎビットパラレル信号をｍビット
（但しｎはｍよりも大の整数）に復号する復号手段（図
１の２）と、前記直列／並列変換手段から出力されるｎ
ビットパラレル信号が予め定められた所定の制御コード
であるか否か検出する制御コード手段（図２の３０）を
備え、復号手段（図１の２）から前記受信データが復号
不能である旨の信号（図１の１４）が出力された際に、
該信号を受けて、前記受信データの後に受信したデータ
中に前記予め定められた所定の制御コードが検出された
場合に、受信誤りが発生した旨の信号（図１の１７）を
出力する誤り検出手段（図１の５）と、誤り検出手段
（図１の５）から出力される受信誤りが発生した旨の信
号を受けて誤り対策処理を行なう誤り対策処理手段（図
１の６）とを備える。
【０００８】また本発明は、好ましい実施の形態とし
て、誤り検出回路が、前記復号手段からの前記受信デー
タが復号不能である旨の信号を保持する第１のラッチ手
段（図２の３１）と、制御コード検出手段（図２の２
０）からの制御コード検出信号と第１のラッチ手段（図
２の３２）の出力とを受けて受信誤りが発生した旨の信
号を生成する第１の論理演算手段（図２の３３）と、前
記第１の論理演算手段からの前記受信誤りが発生した旨
の信号を保持出力する第２のラッチ手段（図２の３２）
と、前記誤り対策処理手段（図１の６）から通知される
対策処理完了の旨の信号（図２の１８）と、制御コード
検出手段（図２の２０）からの制御コード検出信号とを
受けて前記第１、第２のラッチ手段（図２の３１、３
２）をリセットする信号を生成する第２の論理演算手段
（図２の３４）と、を備える。
て、誤り検出回路が、前記復号手段からの前記受信デー
タが復号不能である旨の信号を保持する第１のラッチ手
段（図２の３１）と、制御コード検出手段（図２の２
０）からの制御コード検出信号と第１のラッチ手段（図
２の３２）の出力とを受けて受信誤りが発生した旨の信
号を生成する第１の論理演算手段（図２の３３）と、前
記第１の論理演算手段からの前記受信誤りが発生した旨
の信号を保持出力する第２のラッチ手段（図２の３２）
と、前記誤り対策処理手段（図１の６）から通知される
対策処理完了の旨の信号（図２の１８）と、制御コード
検出手段（図２の２０）からの制御コード検出信号とを
受けて前記第１、第２のラッチ手段（図２の３１、３
２）をリセットする信号を生成する第２の論理演算手段
（図２の３４）と、を備える。
【０００９】本発明は、その好ましい実施の形態とし
て、復号手段（図１の２）の後段にスクランブルされて
伝送された受信データのスクランブルを解除するデスク
ランブル手段（図１の３）、及び受信データを蓄積する
記憶手段（図１の４）とを備え、前記デスクランブル手
段及び前記記憶手段が、前記制御コード検出手段（図２
の２０）での制御コード検出信号に基づき、前記制御コ
ードに続く入力ビット列を、スクランブル解除して受信
データとして蓄積する。
て、復号手段（図１の２）の後段にスクランブルされて
伝送された受信データのスクランブルを解除するデスク
ランブル手段（図１の３）、及び受信データを蓄積する
記憶手段（図１の４）とを備え、前記デスクランブル手
段及び前記記憶手段が、前記制御コード検出手段（図２
の２０）での制御コード検出信号に基づき、前記制御コ
ードに続く入力ビット列を、スクランブル解除して受信
データとして蓄積する。
【００１０】本発明のデータ受信装置の一実施の形態に
ついて、図１を参照して説明すると、直列／並列変換回
路（１）と、５Ｂ４Ｂ復号回路（２）と、デスクランブ
ル回路（３）と、セルバッファ（４）と、受信誤り検出
回路（５）と、受信誤り表示装置（６）と、を備えて構
成されている。
ついて、図１を参照して説明すると、直列／並列変換回
路（１）と、５Ｂ４Ｂ復号回路（２）と、デスクランブ
ル回路（３）と、セルバッファ（４）と、受信誤り検出
回路（５）と、受信誤り表示装置（６）と、を備えて構
成されている。
【００１１】直列／並列変換回路（１）により得られる
５ビット信号線１１上を流れる５ビットの受信コード
は、５Ｂ４Ｂ復号回路（２）により４ビットのシンボル
に変換される。５Ｂ４Ｂ復号回路（２）では、５ビット
の受信コードが予め定められたビット列以外のものであ
った場合、シンボルエラーが発生したことを示すシンボ
ルエラー信号（１４）を、受信誤り検出回路（５）に出
力する。
５ビット信号線１１上を流れる５ビットの受信コード
は、５Ｂ４Ｂ復号回路（２）により４ビットのシンボル
に変換される。５Ｂ４Ｂ復号回路（２）では、５ビット
の受信コードが予め定められたビット列以外のものであ
った場合、シンボルエラーが発生したことを示すシンボ
ルエラー信号（１４）を、受信誤り検出回路（５）に出
力する。
【００１２】受信誤り検出回路（５）では、その後受信
した５ビットの受信コードが、予め定められた所定の制
御コードと一致した場合、受信誤り表示装置（６）に対
して、シンボルエラー通知信号（１７）を出力する。
した５ビットの受信コードが、予め定められた所定の制
御コードと一致した場合、受信誤り表示装置（６）に対
して、シンボルエラー通知信号（１７）を出力する。
【００１３】シンボルエラー通知信号（１７）を受けた
受信誤り表示装置（６）では、エラー対応処理を行い、
エラー対応処理が完了するとエラー処理完了信号（１
８）を受信誤り検出回路（５）へ出力する。
受信誤り表示装置（６）では、エラー対応処理を行い、
エラー対応処理が完了するとエラー処理完了信号（１
８）を受信誤り検出回路（５）へ出力する。
【００１４】受信誤り検出回路（５）では、受信誤り表
示装置６からのエラー処理完了信号（１８）を受けるま
で、シンボルエラー通知信号（１７）を出力し続ける。
示装置６からのエラー処理完了信号（１８）を受けるま
で、シンボルエラー通知信号（１７）を出力し続ける。
【００１５】
【実施例】本発明の実施例について図面を参照して説明
する。図１は、本発明の一実施例の構成を示す図であ
る。図１を参照すると、本発明の一実施例において、シ
リアル伝送された受信信号１０は、直列／並列変換回路
１により並列データである５ビットのシンボルに変換さ
れて５Ｂ４Ｂ復号回路２に入力され、５Ｂ４Ｂ復号回路
２では、予め定められている５ビットのビット列から４
ビットのビット列への１対１の対応表（テーブル）に従
った変換が行われる。なお、この対応表は５Ｂ４Ｂ復号
回路２内のＲＯＭ等に格納される。
する。図１は、本発明の一実施例の構成を示す図であ
る。図１を参照すると、本発明の一実施例において、シ
リアル伝送された受信信号１０は、直列／並列変換回路
１により並列データである５ビットのシンボルに変換さ
れて５Ｂ４Ｂ復号回路２に入力され、５Ｂ４Ｂ復号回路
２では、予め定められている５ビットのビット列から４
ビットのビット列への１対１の対応表（テーブル）に従
った変換が行われる。なお、この対応表は５Ｂ４Ｂ復号
回路２内のＲＯＭ等に格納される。
【００１６】５Ｂ４Ｂ復号回路２において、対応表にな
い５ビットのビット列が直列／並列変換回路１から入力
されると、その都度、シンボルエラー信号１４を出力
し、シンボルエラー信号１４は受信誤り検出回路５に入
力される。
い５ビットのビット列が直列／並列変換回路１から入力
されると、その都度、シンボルエラー信号１４を出力
し、シンボルエラー信号１４は受信誤り検出回路５に入
力される。
【００１７】本発明の一実施例においては、対応表にな
い所定のビット列を制御用コードとして使用しており、
シンボルエラー信号１４が出力された後、この制御用コ
ードのビット列が受信されると、これに続くビット列が
条件を満たす場合、受信誤り検出回路５は、セル開始信
号１５もしくはセル開始信号１６を出力する。なおセル
開始信号１５はデスクランブラ回路３に入力されその初
期化設定を指示する。
い所定のビット列を制御用コードとして使用しており、
シンボルエラー信号１４が出力された後、この制御用コ
ードのビット列が受信されると、これに続くビット列が
条件を満たす場合、受信誤り検出回路５は、セル開始信
号１５もしくはセル開始信号１６を出力する。なおセル
開始信号１５はデスクランブラ回路３に入力されその初
期化設定を指示する。
【００１８】デスクランブラ回路３では、５Ｂ４Ｂ復号
回路２で復号された４ビットデータを入力してスクラン
ブルされたビット列のスクランブルを解除し、セルバッ
ファ４では、セル開始信号１５、１６に続く入力ビット
列を、受信セルデータとして蓄積する。
回路２で復号された４ビットデータを入力してスクラン
ブルされたビット列のスクランブルを解除し、セルバッ
ファ４では、セル開始信号１５、１６に続く入力ビット
列を、受信セルデータとして蓄積する。
【００１９】受信誤り検出回路５は、５Ｂ４Ｂ復号回路
２からシンボルエラー信号１４が入力されると、その
後、予め定められた５ビット制御用コードを受信した時
に、シンボルエラー通知信号１７を受信誤り表示装置６
に対して出力する。
２からシンボルエラー信号１４が入力されると、その
後、予め定められた５ビット制御用コードを受信した時
に、シンボルエラー通知信号１７を受信誤り表示装置６
に対して出力する。
【００２０】受信誤り表示装置６は、受信誤り検出回路
５とは、非同期で動作するデータ処理装置よりなり、シ
ンボルエラー通知信号１７を受けた後、エラー発生情報
を表意端末に表示する等の所要対応処理を行い、該処理
完了後、受信誤り検出回路５に対してエラー処理完了信
号１８を出力する。
５とは、非同期で動作するデータ処理装置よりなり、シ
ンボルエラー通知信号１７を受けた後、エラー発生情報
を表意端末に表示する等の所要対応処理を行い、該処理
完了後、受信誤り検出回路５に対してエラー処理完了信
号１８を出力する。
【００２１】次に、図２は、本発明の一実施例の受信誤
り検出回路５の構成の一例を示す図である。図２を参照
すると、受信誤り検出回路５は、制御コード検出回路、
フリップフロップ３１、３５、論理積回路３３、３４を
備えて構成されている。
り検出回路５の構成の一例を示す図である。図２を参照
すると、受信誤り検出回路５は、制御コード検出回路、
フリップフロップ３１、３５、論理積回路３３、３４を
備えて構成されている。
【００２２】制御コード検出回路３０は、受信ビット列
として予め定められた制御コードが入力されると、その
直後の受信ビット列が５Ｂ４Ｂ復号回路で５Ｂ４Ｂ変換
された後、この４ビットデータが１６進表記で「４」
（２進表記で“０１００”）ならば、セル開始信号１６
を出力する。また直後のビット列が制御コードの場合、
セル開始信号１５を出力し、デスクランブラ３の初期化
指示も同時に行う。
として予め定められた制御コードが入力されると、その
直後の受信ビット列が５Ｂ４Ｂ復号回路で５Ｂ４Ｂ変換
された後、この４ビットデータが１６進表記で「４」
（２進表記で“０１００”）ならば、セル開始信号１６
を出力する。また直後のビット列が制御コードの場合、
セル開始信号１５を出力し、デスクランブラ３の初期化
指示も同時に行う。
【００２３】５Ｂ４Ｂ復号回路２からのシンボルエラー
信号１４は、セットリセット型フリップフロップ（Ｆ
Ｆ）３１で保持され、次に、制御コード検出回路３０か
らセル開始信号１５が出力されると、フリップフロップ
３１の出力信号２０とセル開始信号１５を入力しこれら
の論理積をとる論理積回路３３の出力が真（論理１）と
なり、論理積回路３３の出力でセットされるセットリセ
ット型フリップフリップ３２からシンボルエラー通知信
号１７が論理１として出力される。
信号１４は、セットリセット型フリップフロップ（Ｆ
Ｆ）３１で保持され、次に、制御コード検出回路３０か
らセル開始信号１５が出力されると、フリップフロップ
３１の出力信号２０とセル開始信号１５を入力しこれら
の論理積をとる論理積回路３３の出力が真（論理１）と
なり、論理積回路３３の出力でセットされるセットリセ
ット型フリップフリップ３２からシンボルエラー通知信
号１７が論理１として出力される。
【００２４】また、エラー処理完了信号１８とセル開始
信号１６を入力しこれらの論理積をとる論理積回路３４
の出力が真（論理１）の場合に、論理積回路３４の出力
をリセット端子に入力するフリップフロップ３１、３２
はリセットされる。
信号１６を入力しこれらの論理積をとる論理積回路３４
の出力が真（論理１）の場合に、論理積回路３４の出力
をリセット端子に入力するフリップフロップ３１、３２
はリセットされる。
【００２５】図３は、本発明の一実施例の動作を説明す
るためのタイミング図であり、シンボルエラー信号１
４、セル開始信号１５、１６、シンボルエラー通知信号
１７、エラー処理完了信号１８、セットリセット型フリ
ップフロップ（ＦＦ）３１の出力信号２０のタイミング
波形の一例を示したものである。
るためのタイミング図であり、シンボルエラー信号１
４、セル開始信号１５、１６、シンボルエラー通知信号
１７、エラー処理完了信号１８、セットリセット型フリ
ップフロップ（ＦＦ）３１の出力信号２０のタイミング
波形の一例を示したものである。
【００２６】図２及び図３を参照して、本発明の一実施
例の動作について説明する。時刻Ｔ０を起点とした数回
のシンボルエラーに対して、シンボルエラー信号１４が
出力されると、セットリセット型フリップフロップ３１
の出力信号２０が論理１となる。
例の動作について説明する。時刻Ｔ０を起点とした数回
のシンボルエラーに対して、シンボルエラー信号１４が
出力されると、セットリセット型フリップフロップ３１
の出力信号２０が論理１となる。
【００２７】受信ビット列には、セルの先頭毎に、セル
開始信号１５またはセル開始信号１６を論理１とするビ
ット列が含まれているが、一般に、セル開始信号１５に
対応するビット列の方が出現頻度は低い。
開始信号１５またはセル開始信号１６を論理１とするビ
ット列が含まれているが、一般に、セル開始信号１５に
対応するビット列の方が出現頻度は低い。
【００２８】時刻Ｔ０以降で、セル開始信号１５が初め
て論理１となる時刻Ｔ１で、フリップフロップ３２の出
力であるシンボルエラー通知信号１７が論理１となりこ
の値が保持される。
て論理１となる時刻Ｔ１で、フリップフロップ３２の出
力であるシンボルエラー通知信号１７が論理１となりこ
の値が保持される。
【００２９】所定の時間が経過後、エラー処理完了信号
１８が論理１となり、その後、初めてセル開始信号１６
が論理１となる時刻Ｔ２において、フリップフロップ３
１およびフリップフロップ３２がリセットされる。
１８が論理１となり、その後、初めてセル開始信号１６
が論理１となる時刻Ｔ２において、フリップフロップ３
１およびフリップフロップ３２がリセットされる。
【００３０】またシンボルエラー通知信号１７が論理０
となることで、エラー処理完了信号１８も論理０にもど
される。これにより新たなシンボルエラーへ対処可能と
なる。
となることで、エラー処理完了信号１８も論理０にもど
される。これにより新たなシンボルエラーへ対処可能と
なる。
【００３１】次に、本発明の他の実施例について図面を
用いて説明する。図４は、本発明の第２の実施例におけ
る受信誤り検出回路の構成を示す図である。図４を参照
すると、本発明の第２の実施例においては、セル開始信
号１６からの出力先を、図２に示した論理積回路３４か
ら、論理積回路３３へと変更し、セル開始信号１５から
の出力先を論理積回路３３のから、論理積回路３４へと
変更して構成されている。
用いて説明する。図４は、本発明の第２の実施例におけ
る受信誤り検出回路の構成を示す図である。図４を参照
すると、本発明の第２の実施例においては、セル開始信
号１６からの出力先を、図２に示した論理積回路３４か
ら、論理積回路３３へと変更し、セル開始信号１５から
の出力先を論理積回路３３のから、論理積回路３４へと
変更して構成されている。
【００３２】本発明の第２の実施例においては、シンボ
ルエラー通知信号１７のセット及びリセットのタイミン
グが、前記実施例と入れ替えられたものであり、機能的
には、前記実施例と、同等の動作をする。すなわち、セ
ル開始信号１６が初めて論理１となる時刻で、フリップ
フロップ３２の出力であるシンボルエラー通知信号１７
が論理１となりこの値が保持され、また所定の時間が経
過後、エラー処理完了信号１８が論理１となり、その
後、初めてセル開始信号１５が論理１となる時刻におい
て、フリップフロップ３１およびフリップフロップ３２
がリセットされる。
ルエラー通知信号１７のセット及びリセットのタイミン
グが、前記実施例と入れ替えられたものであり、機能的
には、前記実施例と、同等の動作をする。すなわち、セ
ル開始信号１６が初めて論理１となる時刻で、フリップ
フロップ３２の出力であるシンボルエラー通知信号１７
が論理１となりこの値が保持され、また所定の時間が経
過後、エラー処理完了信号１８が論理１となり、その
後、初めてセル開始信号１５が論理１となる時刻におい
て、フリップフロップ３１およびフリップフロップ３２
がリセットされる。
【００３３】
【発明の効果】以上説明したように、本発明によれば、
下記記載の効果を奏する。
下記記載の効果を奏する。
【００３４】本発明の第１の効果は、シンボルエラー対
応処理の負荷を軽減するとともに簡易化を図ることがで
きる、ということである。
応処理の負荷を軽減するとともに簡易化を図ることがで
きる、ということである。
【００３５】その理由は、本発明においては、シンボル
エラーが短時間に集中的に発生した場合にも、エラー通
知は、セル開始信号に同期して行われ、さらに、エラー
処理の完了通知を受けるまで、新たなエラー通知は行な
わないように構成したためである。
エラーが短時間に集中的に発生した場合にも、エラー通
知は、セル開始信号に同期して行われ、さらに、エラー
処理の完了通知を受けるまで、新たなエラー通知は行な
わないように構成したためである。
【００３６】本発明の第２の効果は、正常にネットワー
クに接続されていない状況を識別することができる、と
いうことである。
クに接続されていない状況を識別することができる、と
いうことである。
【００３７】その理由は、本発明においては、エラー通
知をセル開始信号に同期して行うため、セル開始信号ま
でもシンボルエラーとなるような場合にはエラー通知を
行わない、ためである。
知をセル開始信号に同期して行うため、セル開始信号ま
でもシンボルエラーとなるような場合にはエラー通知を
行わない、ためである。
【図１】本発明の一実施例の受信装置の構成を示す図で
ある。
ある。
【図２】本発明の一実施例における受信誤り検出回路の
構成を示す図である。
構成を示す図である。
【図３】本発明の一実施例における受信誤り検出回路の
動作を説明するためのタイミング図である。
動作を説明するためのタイミング図である。
【図４】本発明の別の実施例における受信誤り検出回路
の構成を示す図である。
の構成を示す図である。
１ 直列／並列変換回路 ２ ５Ｂ４Ｂ復号回路 ３ デスクランブラ ４ セルバッファ ５ 受信誤り検出回路 ６ 受信誤り表示装置 １４ シンボルエラー信号 １５、１６ セル開始信号 １０ 受信データ １１ ５ビットデータ １７ シンボルエラー通知信号 １８ エラー処理完了信号 ３０ 制御コード検出回路 ３１、３２ フリップフロップ ３３、３４ 論理積回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 1/00 H04L 29/14
Claims (9)
- 【請求項１】受信データが該受信データをデコードする
手段でデコード不能であるものと判定された場合、該判
定結果を受けて、その後の受信したデータに予め定めら
れた所定の制御コードが検出されたときに、受信誤りが
発生した旨を、受信誤りに対応する処理を行なう手段に
対して通知する誤り検出手段を備えた、ことを特徴とす
る、誤り検出制御システム。 - 【請求項２】受信したデータがデコード不能なビット列
である場合、その後に受信したデータに予め定められた
所定の制御コードが現れたときに、受信誤りが発生した
旨を、受信誤りに対応する処理を行なう手段に対して通
知する、ことを特徴とする、誤り検出制御方法。 - 【請求項３】受信したデータをデコードする手段で受信
データがデコード不能と判定された場合、前記判定結果
を受けた誤り検出手段では、前記受信データの後に受信
したデータ中に予め定められた所定の制御コードを検出
したときに、受信誤りが発生した旨を、受信誤り対応処
理手段に対して通知する、ことを特徴とするデータ受信
装置。 - 【請求項４】１つの情報データがｎビットでシリアル伝
送される受信データをｎビットパラレル信号に変換する
直列／並列変換手段と、 前記ｎビットパラレル信号をｍビット（但しｎはｍより
も大の整数）に復号する復号手段と、 前記直列／並列変換手段から出力されるｎビットパラレ
ル信号が予め定められた所定の制御コードであるか否か
検出する制御コード検出手段を備え、前記復号手段から
前記受信データが復号不能である旨の信号が出力された
際に、該信号を受けて、前記受信データの後に受信した
データ中に前記予め定められた所定の制御コードが検出
された場合に、受信誤りが発生した旨の信号を出力する
誤り検出手段と、 前記誤り検出手段から出力される受信誤りが発生した旨
の信号を受けて誤り対策処理を行なう誤り対策処理手段
と、 を備えたことを特徴とする、データ受信装置。 - 【請求項５】前記復号手段が、前記ｎビットパラレル信
号を前記ｍビット信号へ変換するための変換テーブルを
備え、前記変換テーブルに前記ｎビットパラレル信号が
存在しない場合、前記復号不能である旨の信号を出力す
る、ことを特徴とする、請求項４記載のデータ受信装
置。 - 【請求項６】前記制御コードをなすｎビットパラレル信
号が、前記変換テーブルに割り付けられていないコード
よりなる、ことを特徴とする、請求項４記載のデータ受
信装置。 - 【請求項７】前記誤り対策処理手段で誤り対策処理完了
後、完了の旨の信号を前記誤り検出手段に出力し、この
信号を受けて前記誤り検出手段では受信誤りが発生した
旨の信号の出力を停止する、ことを特徴とする、請求項
４記載のデータ受信装置。 - 【請求項８】前記誤り検出回路が、前記復号手段からの
前記受信データが復号不能である旨の信号を保持する第
１のラッチ手段と、 前記制御コード検出手段からの制御コード検出信号と前
記第１のラッチ手段の出力とを受けて受信誤りが発生し
た旨の信号を生成する第１の論理演算手段と、 前記第１の論理演算手段からの前記受信誤りが発生した
旨の信号を保持出力する第２のラッチ手段と、 前記誤り対策処理手段での誤り対策処理完了後前記誤り
対策処理手段から通知される完了の旨の信号と、前記制
御コード検出手段からの制御コード検出信号とを受けて
前記第１、第２のラッチ手段の出力をリセットする信号
を生成する第２の論理演算手段と、 を備えたことを特徴とする、請求項４記載のデータ受信
装置。 - 【請求項９】前記復号手段の後段にスクランブルされて
伝送された受信データのスクランブルを解除するデスク
ランブル手段、及び受信データを蓄積する記憶手段を備
え、前記デスクランブル手段及び前記記憶手段が、前記
制御コード検出手段での制御コード検出信号に基づき、
前記制御コードに続く入力ビット列を、スクランブル解
除して受信データとして蓄積することを特徴とする、請
求項８記載のデータ受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10242748A JP3116920B2 (ja) | 1998-08-28 | 1998-08-28 | 受信シンボル誤り検出回路及び誤り検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10242748A JP3116920B2 (ja) | 1998-08-28 | 1998-08-28 | 受信シンボル誤り検出回路及び誤り検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000078114A JP2000078114A (ja) | 2000-03-14 |
| JP3116920B2 true JP3116920B2 (ja) | 2000-12-11 |
Family
ID=17093686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10242748A Expired - Fee Related JP3116920B2 (ja) | 1998-08-28 | 1998-08-28 | 受信シンボル誤り検出回路及び誤り検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3116920B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107072515B (zh) * | 2015-07-24 | 2019-01-08 | 奥林巴斯株式会社 | 图像数据传输系统 |
-
1998
- 1998-08-28 JP JP10242748A patent/JP3116920B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000078114A (ja) | 2000-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8903000B2 (en) | Transmission circuit, reception circuit, transmission method, reception method, communication system and communication method therefor | |
| US4205200A (en) | Digital communications system utilizing controllable field size | |
| US6260152B1 (en) | Method and apparatus for synchronizing data transfers in a logic circuit having plural clock domains | |
| US4009469A (en) | Loop communications system with method and apparatus for switch to secondary loop | |
| EP0600380B1 (en) | Method and device for detection and correction of errors in ATM cell headers | |
| US3946379A (en) | Serial to parallel converter for data transmission | |
| US3863226A (en) | Configurable communications controller having shared logic for providing predetermined operations | |
| JPS60136445A (ja) | リング通信網における複数のステーシヨンを動作させる方法及び装置 | |
| KR910000178B1 (ko) | 프레이밍 타이밍 검출회로 | |
| JP2641999B2 (ja) | データ・フォーマット検出回路 | |
| US7509568B2 (en) | Error type identification circuit for identifying different types of errors in communications devices | |
| JP2531836B2 (ja) | メツセ―ジ除去方法及びメツセ―ジ除去装置 | |
| KR20040012677A (ko) | 동적 버스 반전을 사용한 동시 스위칭 출력 노이즈 감소장치 및 방법 | |
| US4639921A (en) | Method and an apparatus for early bit collision detection | |
| US6114979A (en) | (N) bit (M) ternary coding circuit | |
| US5142530A (en) | Multi-frame stripping protocol for token ring networks | |
| JP3116920B2 (ja) | 受信シンボル誤り検出回路及び誤り検出方法 | |
| JP3198333B2 (ja) | 直列データ母線によりデータを転送する装置および方法 | |
| JP2648752B2 (ja) | データ情報の正確なデコードを保証する装置 | |
| US20190280850A1 (en) | Techniques For Word Alignment Based On Transition Density | |
| JPS582497B2 (ja) | 信号速度補償装置 | |
| JPS58173933A (ja) | 符号信号伝送方式 | |
| US6707396B2 (en) | Device and method for parallel processing implementation of bit-stuffing/unstuffing and NRZI-encoding/decoding | |
| JP2752654B2 (ja) | スクランブル化符号のデータ伝送方式 | |
| US6704677B2 (en) | Method and apparatus for generating a data pattern for simultaneously testing multiple bus widths |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000905 |
|
| LAPS | Cancellation because of no payment of annual fees |