JP3423376B2 - 情報処理装置及びその制御方法 - Google Patents
情報処理装置及びその制御方法Info
- Publication number
- JP3423376B2 JP3423376B2 JP28109293A JP28109293A JP3423376B2 JP 3423376 B2 JP3423376 B2 JP 3423376B2 JP 28109293 A JP28109293 A JP 28109293A JP 28109293 A JP28109293 A JP 28109293A JP 3423376 B2 JP3423376 B2 JP 3423376B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- time
- mode
- strobe signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Information Transfer Systems (AREA)
Description
を行う情報処理装置及びその制御方法に関するものであ
る。
ータ転送を行うインタフェースにおいては、図2に示す
ような送信側制御部201からのストローブ信号203
と、受信側制御部202からのアクノリッジ信号204
とをやり取りすることにより、パラレルデータ205の
転送を実現してきた。これらの代表的なインタフェース
にセントロニクスインタフェースがある。実際にはスト
ローブ信号の送出に伴い、送信側制御部よりストローブ
信号がアクティブ(この場合ローレベル)の時にパラレ
ルデータを受信側制御部に送り出す。この時、受信側制
御部は送信側制御部からのデータを受信したというアク
ノリッジ信号を一定期間ローレベルにすることで送信側
制御部に伝える。
る。
ナルコンピュータとプリンタなどを接続するインタフェ
ースとして重要な役割を果たしている。
周波数を決定する際に、 接続される最大デバイス数を想定してデバイスの動作
周波数を決めたり、 増設等によりデバイス数が増えた場合、デバイス数を
計算してそのデバイス数に対応する動作周波数の設定を
ジャンパスイッチ等で行うことで、動作周波数を決定し
ていた。
転送可能な入出力ポートを持つ情報処理装置において、
そのインタフェースの設計は種々の外部デバイスの中で
最も低速のインタフェースを持つものに合わせて設計さ
れるのが一般的であった。また、数種類の転送速度に対
応できる場合でもディップスイッチなどを手動で操作し
て切替えることか多かった。
ュータ技術が発達してくる中で、パーソナルコンピュー
タとプリンタといったような組み合わせにおいてパーソ
ナルコンピュータの処理スピードがますます高速化さ
れ、更に、プリンタの解像度がどんどん高解像度になっ
て来ている。このためこれらを接続するインタフェース
の高速化がますます重要化になってきている。
化には、例えばパラレルデータ幅を8ビットから16ビ
ットに変更したり、ストローブ信号とアクノリッジ信号
のパルス幅を短くすることによって転送レートを高くす
る方法が実現されつつある。
パラレルデータ幅の改良の場合、 ・信号線の増加になり、従来とのインタフェースとの互
換性が失われる可能性がある ・信号線数が多くなり、ケーブルが太くなる ・コスト高になる といった問題が有り、パルス幅を短くする方法の場合
は、 ・ノイズマージンが少なくなる。このために誤ったデー
タを転送する確率が高くなる ・又、パルス幅を小さくする解決手段の場合100ns
ec以下のパルス幅で転送すると送信側/受信側の回路
が高価なものになってしまう ・高速な信号で機器を接続する不要輻射ノイズの発生の
もとになり対策が困難といった問題が生じる。
データはストローブ信号の前縁と後縁により規定されて
いる。また、ストローブ信号の幅も規定されている。更
に、アクノリッジ信号幅が規定されており、アクノリッ
ジ信号が終了して初めて次の転送が可能になるために、
アクノリッジ信号終了後、次の転送のための準備時間が
必要になる。
げる要因として、信号の幅が規定されていることがあっ
た。
で、従来のインターフェースと互換性を保ちつつ、高速
で安定したデータ転送を行う情報処理装置及びその制御
方法を提供することを目的とする。
するために、本発明の情報処理装置は次のような構成か
らなる。
のアクノリッジ信号によってパラレルデータ転送をする
情報処理装置であって、前記ストローブ信号と前記アク
ノリッジ信号のそれぞれの検出タイミングと、前記スト
ローブ信号に対する前縁の確定時間と後縁の確定時間を
指定する指定手段と、前記指定手段により指定されたそ
れぞれの検出タイミングと前縁の確定時間と後縁の確定
時間を示す情報を前記受信側に通知する通知手段と、前
記通知手段により通知された前記情報を検出する検出手
段と、前記指定手段により指定された前記前縁の確定時
間と前記後縁の確定時間に基づいて、前記ストローブ信
号に対するデータの確定時間を規定する手段と、前記検
出手段により検出された前記情報に基づいて、前記スト
ローブ信号およびアクノリッジ信号の検出タイミングを
変更する手段とを備える。
次のような構成からなる。
のアクノリッジ信号によってパラレルデータ転送をする
情報処理装置の制御方法であって、前記ストローブ信号
と前記アクノリッジ信号のそれぞれの検出タイミング
と、前記ストローブ信号に対する前縁の確定時間と後縁
の確定時間を指定する指定ステップと、前記指定ステッ
プにより指定されたそれぞれの検出タイミングと前縁の
確定時間と後縁の確定時間を示す情報を前記受信側に通
知する通知ステップと、前記通知ステップにより通知さ
れた前記情報を検出する検出ステップと、前記指定ステ
ップにより指定された前記前縁の確定時間と前記後縁の
確定時間に基づいて、前記ストローブ信号に対するデー
タの確定時間を規定するステップと、前記検出ステップ
により検出された前記情報に基づいて、前記ストローブ
信号およびアクノリッジ信号の検出タイミングを変更す
るステップとを備える。
速なデータ転送が可能なデータ転送装置で接続されたプ
ロセッサのブロック図を示す。図10においては、送信
側プロセッサ110がバス13を介して送信側データ転
送装置100と接続されており、受信側プロセッサ21
0がバス31を介して受信側データ転送装置200と接
続されている。データ転送装置100とデータ転送装置
200とは、ストローブ信号21とデータバス22とア
クノリッジ信号23とステータス信号24とにより接続
されている。なお、図10は送信側と受信側とが明確に
別れて単方向の転送を行う構成となっているが、送信側
データ転送装置と受信側データ転送装置とを対にして各
プロセッサに備えておけば、双方向のデータ転送が可能
となる。各プロセッサは、例えば双方ともパーソナルコ
ンピュータの様な情報処理装置であって良いし、一方が
プリンタやイメージスキャナの様な入出力装置であって
も良い。
よび200の内部構成を示したブロック図である。本図
はパラレルインタフェースの実施例であり、送信側と受
信側とに分かれている。以下、その構成要素を順次説明
する。
の各種制御をする。送信側コントロールバス13を介し
てMPU等に接続している送信側コントローラ1は、各
種転送のモード設定、パラレルデータ転送時のストロー
ブ信号発生要求及びパラレルデータの出力、パラレルデ
ータインタフェースの各種ステータス信号の制御及びア
クノリッジ信号を介してパラレルデータのシェイクハン
ドのコントロールをする。
ドを設定する。送信側コントローラ1より指定される転
送モードは、送信側モードコントロール信号14により
モード設定部2へ送られる。モード設定部2には各種モ
ード設定用レジスタが用意されていて、各種設定モード
に相当する送信側モード指示信号17によりSTB(ス
トローブ信号)送信部3及びACK(アクノリッジ信
号)受信部5に信号を送出して、転送モードに合わせた
動作を指示する。モード設定は送信側内部にも送られる
が、受信側においても送信側と同じ転送モードに設定す
る必要があるためにストローブ送信部3とデータバス送
信部4を介して受信側に転送モードが送られる。
レルデータを送出するタイミングに合わせて受信側へ出
力する。送信側コントローラ1からのストローブ要求信
号16によって指示された時、STB送信部3は現在の
ストローブ信号が送出を完了したかどうかを判定し、次
のストローブ信号を出力できる状況になればストローブ
信号21を受信側へ出力する。又、その時データイネー
ブル信号20を出力して、現在のストローブ信号につい
てのパラレルデータの確定時間を送信側コントローラ1
へ出力することにより、パラレルデータの出力確定時間
を制御する。
送信側から受信側へ送る際の制御を行う。データバス送
信部4を介して例えば印刷用イメージデータやモード設
定用コマンドが送信側へ出力される。
ッジ信号を受け取り各種転送モードに合わせてアクノリ
ッジ検出信号18を出力する。
タス情報を制御して送信側コントローラ1へ伝えたり、
送信側コントローラ1からのステータス情報を受信側へ
ステータス信号24を介して送る。
ブ信号を検出する。STB受信部7にてストローブ信号
を検出したなら、ストローブ検出信号25を受信側コン
トローラ31に送出して、送信側からの印刷用イメージ
データやモード設定用コマンドが送られてきたことを指
示する。
4からパラレルデータバス22を介して送られてくる各
種データ及びモード設定用コマンド等を受信し、受信側
コントローラ12に送る。
ストローブ信号とパラレルデータ信号を受け取ったとい
う確認を示すアクノリッジ信号を各種転送モードに合わ
せて出力する。
ータス情報を受信コントローラ12へ伝えたり、受信側
コントローラ12からのステータス信号24を送信側へ
出力する。
受信側コントローラ12で処理されたモードコマンド
が、受信側モードコントロール信号27を介して入力さ
れる。この時、モード受信部11は受信側モードコント
ロール信号27の指示に従い各種動作モードをSTB受
信部7、ACK送信部9へ送出してモードに適した動作
が可能になるように制御する。
受信側機器を制御するとともに、パラレルインタフェー
スの受信側の各種処理を行う。受信側コントローラ12
は1チップのMPUでもよく、プリンタとしての動作を
すべて制御することも可能である。また、受信側コント
ローラ12は、受信側バス信号31を介してその他の各
種I/Oの制御をしたり、データバス受信部8よりのデ
ータをストローブ信号により受け取り制御し、各周辺部
分に伝える。
いて、パラレルデータ転送を行うための送信側コントロ
ーラ1とそれ以外のコントロール部とを接続して互いに
制御をするためのコントロール信号群である。
送モードを送信側コントローラ1よりモード設定部2へ
伝える制御信号である。
側へデータ,モード,コマンド等を送り各種情報の伝達
をするための送信側のデータバスであり、データバス1
5のデータは、データバス送信部4を介して受信側へ送
られる。
信側へとパラレルデータを送るためのストローブ要求を
送信側コントローラ1からSTB送信部3へ伝えるため
の信号である。本信号によってストローブ要求信号が送
られると、STB送信部3でストローブ信号が作られ
る。
部2によって設定されたモードで動作するよう、ACK
受信部5にモード指定を伝える。
部5にて受信側から受けたアクノリッジ信号を検出した
時に、モードに従ってアクノリッジ信号を検出したこと
を送信側コントローラ1に知らせるための信号である。
送信側コントローラ1はアクノリッジ検出信号18を検
出して初めて次の転送が可能になる。
トローラ1からのステータス信号を受信側へ、受信側か
らのステータス信号を送信側コントローラ1へ送るため
の送信側内のステータス信号である。
部3からの信号で、ストローブ信号発生時にデータバス
を確定すべき時間アクティブになり、送信側コントロー
ラ1へ伝える。送信側コントローラ1はデータイネーブ
ル信号20を検出したらその間受信側へ出力するデータ
を確定させてデータバス送信部4へ送出する。
スインターフェース信号の一部であり、送信側から受信
側へのパラレルデータ送信に合わせてSTB送信部3か
らSTB受信部7へ送られる。ローレベルの時にアクテ
ィブとなる。
タバスインタフェースの信号の一部であり、送信側から
受信側へのデータを乗せるデータバスである。STB送
信部3からのストローブ信号21と同期してデータバス
送信部4より出力される。
バスインタフェースの信号線の一部であり、送信側から
受信側へパラレルデータが1回転送されるごとに確認信
号としてACK送信部9より出力される。ローレベルの
時にアクティブとなる。
スインタフェースの信号線の一部であり、送信側から受
信側へ、受信側から送信側へと交換される。
ストローブ信号がSTB受信部7で検出されたら、モー
ドに合わせてタイミング制御されて受信側コントローラ
12へと出力される。受信側コントローラ12は、スト
ローブ検出信号25を検出して初めて送信側からのデー
タがあると認識し、受信側データバス26の内容を受け
取り、コマンドあるいはデータとして処理をする。
バス22よりのデータがデータバス受信部8をへて受信
コントローラ12へ転送される信号である。
信側から送られてくるデータの中からモード指定の信号
を受信側コントローラ12にて検出された場合に、モー
ド受信部11へ入力され、モード指定をする。
部11から出力される信号で、受信側コントローラ12
にて受信されたモード指定の信号を、STB受信部7、
ACK送信部9へ送りモードに合わせた動作をするよう
指示する信号である。
トローラ12からACK送信部9に送られる信号で、受
信側コントローラ12が送信側からのデータを受け取っ
た確認をアクノリッジ信号23としてACK送信部9か
ら出力させる。
送信側へ、送信側から受信側コントローラ12へ送るた
めの受信側内のステータス信号である。
いて、パラレルデータ転送を制御する受信側コントロー
ラ12とそれ以外のコントロール部とを接続して互いに
制御をするためのコントロール信号群である。
置の動作をタイミングチャートで詳細に説明する。
常モード)にて転送が実行されるが、高速転送モードに
移行する際に送信側より受信側に通常モードのタイミン
グでモードコマンドを送り、受信側にてモードコマンド
を受信して高速転送モードに移行して良ければアクノリ
ッジ信号を返し、移行できない場合はデータ受取のアク
ノリッジ信号を返さないで、転送エラーにするかもしく
はアクノリッジを返すと同時にステータスにエラーフラ
グを立てる等して送信側に応答する。ここでは高速転送
モードに移行した場合の転送タイミングを説明する。
尚、データやコマンドの識別は一般に知られた方法・手
順で行われるが、転送モードを知らせるためのモードコ
マンドは図4で示すような体系になっている。まず、図
4の表を左側から説明する。
どのタイミングの時にデータを受信側が受け取るかを示
す。
であり、ストローブ信号がローレベルの時にデータが確
定していることを示す。この場合、送信側はストローブ
信号がローレベルの時、更にその前後をも含めてデータ
を確定する必要がある。図3で示すt1,t2,t3の
時間である。
すなわちローレベルからハイレベルへの移行する際にデ
ータが確定することを示す。
すなわちハイレベルからローレベルへの移行する際にデ
ータが確定することを示す。
トローブ信号のレベルが変化する前後のみパラレルデー
タを確定すれば良いために通常モードよりもデータ確定
幅が少ない時間で済む。(11)モードは本実施例では
規定しない。
ード設定を示す。2ビットで規定され、(00)は通常
モードでありアクノリッジ信号23がローレベル、すな
わちアクティブの時に送信側からのデータを受け取った
という確認を表す。
ベルからハイレベルに変化することを検出した時に送信
側からのデータを受け取ったという確認を表す。
ベルからローレベルに変化することを検出した時に送信
側からのデータを受け取ったという確認を表す。
する時を検出するために(00)の通常モードよりも高
速に転送することが可能になる。
範囲を設定する。
データの前縁の確定時間である。ストローブ信号のモー
ドが通常モード、すなわちb0,b1が(00)の時は
ストローブ信号がローレベルとなる直前のデータ確定時
間、すなわち図3で示すt1を表す。ストローブ信号の
モードが(01)の時はストローブ信号がローレベルか
らハイレベルに変化するタイミング直前のデータ確定時
間を示す。またストローブ信号のモードが(10)のと
きはストローブ信号がハイレベルからローレベルへの変
化するタイミング直前のデータ確定時間を示す。DAT
A前縁確定の時間は以上説明したタイミング規定におけ
る確定時間幅を図4に示す様に3段階制御できる。
データの後縁の確定時間もモード設定できるようにす
る。
データの後縁の確定時間である。ストローブ信号のモー
ドが通常モード、すなわちb0,b1が(00)の時は
ストローブ信号がローレベルになった直後の時間、すな
わち図3で示すt3を表す。ストローブ信号のモードが
(01)の時はストローブ信号がローレベルからハイレ
ベルに変化するタイミングより後ろのデータ確定時間を
示す。またストローブ信号のモードが(10)のときは
ストローブ信号がハイレベルからローレベルへと変化す
るタイミングの直後のデータ確定時間を示す。
間が一定時間確保できなくても、アクノリッジ信号によ
りデータの転送が終了したことを明確に確認できれば、
送信側は直ちに次の転送データを出力できるモードであ
る。
各モードに応じたタイミング規定において、確定時間幅
を図4に示す様に3段階に制御できる。このような形式
でモードテーブルを持っている。
ローラ1から図11の手順で発行され、受信側コントロ
ーラでは図12の手順で処理される。
ード設定指示の有無を判定する。モード設定の指示はプ
ロセッサ110からなされてもよいし、あるいはコント
ローラ1が内蔵するプログラムに従ってモード設定を決
定してもよい。モード設定指示があった場合には、ステ
ップS112でモード設定部2に対して図4に示された
形式で新たなモードを設定し、ステップS113で受信
側に対してモード設定コマンドを送信する。ステップS
114ではモード設定コマンドに対するACK応答を待
ち、あればそれ以降新しいモードで送信する。
側コントローラ12は、まずステップS121で受信し
たデータがモード設定コマンドか否かを判定する。モー
ド設定コマンドであれば、ステップS122で、モード
設定部11に対して新しいモードをモードコントロール
信号27により入力する。モード設定部11はあらたな
モードの設定に基づいて、STB受信部7およびACK
送信部9を制御する。この後、送信側へと応答し、これ
以降は新しいモードでデータを受信する。
の高速転送モードの第1の例を、タイミングチャートを
用いて説明する。図5において、(a)は図1のストロ
ーブコントロール信号のタイミングチャートである。
イミングチャートである。
グチャートである。
ミングチャートである。
ングチャートである。
を(00)、ACK信号を(01)、DATA前縁信号
を(01)、DATA後縁信号を(00)とする。すな
わち、ストローブ信号は通常モードであり、アクノリッ
ジ信号は立ち上がり、データの前縁確定時間は0.5μ
秒、後縁確定時間は1.0μ秒である。
ブ要求信号16が出力される。この信号はローレベルで
アクティブであり、信号16と共に、送信側コントロー
ラ1はパラレルデータを受信側に送るためのデータ、こ
の場合1Bh(hは16進数を表す)なる8ビットデー
タを送る。
送信部3はストローブ信号21を出力する。これが
(b)のタイミングチャートである。ストローブ信号2
1のモードは(00)の通常モードであるために図5の
時間t6とt7でDATA確定時間が規定される。この
時パラレルデータ22としては1Bhなるデータを確定
出力される。
アクノリッジ信号24を出力する。アクノリッジ信号の
モードは(01)モードであるために、アクノリッジ信
号の立ち上がり、すなわち(e)のタイミング501に
てデータの受取を示す。このためにアクノリッジ信号は
従来例よりは速くローレベルにすることができ、この分
高速に転送が可能になる。本実施例では時間t7の終了
とアクノリッジ信号24の立ち上がり501部分を検出
後、送信側は次のストローブ要求信号16を出力する。
このタイミングが符号502である。その後、パラレル
データに8Fhなるデータを確定させる。
りで検出されるために、データ後縁確定時間が経過する
以前にアクノリッジ信号をローレベルにおとしても良
く、データ確定後直ちに立ちあげてアクノリッジ信号を
出力することができる。
いて、別の信号タイミング例を示す。
と同一である。
(01)、ACK信号を(01)、DATA前縁を(0
1)、DATA後縁を(00)と設定する。
送信側データバス信号15としてデータ1Bhが出力さ
れる。ここでSTB送信部3はモードにしたがってスト
ローブ信号21を出力する。この時、STB送信部3
は、ストローブ信号の立ち上がり601のタイミングに
てデータを確定するように、データイネーブル信号20
により送信側コントローラ1へと指示する。データバス
送信部4はデータイネーブル信号20のタイミングに合
わせて、パラレルデータ22を図6の時間t8,t9の
間、すなわちストローブ信号がローレベルからハイレベ
ルに変化する前後で確定させる。アクノリッジ信号24
は第1の例と同じモードであるために、アクノリッジ信
号の立ち上がり602を受けて、ストローブ信号の立ち
下がり603で次のストローブ信号を出力する。この例
の場合は、ストローブ信号を立ち上がりで検出するため
にDATA確定時間が従来例よりも小さく、更にアクノ
リッジ信号も実施例1と同様に速いタイミングからロー
レベルに落とすことが可能になり、従来よりも高速化が
実現できる。
照して第3の転送制御を説明する。
の例と同一信号線である。
を(00)、ACK信号を(01)、DATA前縁を
(01)、DATA後縁を(11)と設定する。すなわ
ち、ストローブ信号は通常モードであり、アクノリッジ
信号は立ち上がり検出、データ前縁確定時間は0.5μ
秒、データ後縁確定時間はアクノリッジ信号によるもの
としている。
ーブ要求信号16が出力されると、送信側データバス1
5には、データとして1Bhが出力される。STB送信
部3は、モードにしたがってストローブ信号21を
(c)のように出力する。この時、STB送信部3はデ
ータイネーブル信号20を介してデータバス送信部4へ
出力データの確定時間を指定し、データバス送信部4は
それに合わせてデータをデータバス22へ出力する。こ
の場合、データの前縁はモード規定のごとくt10の時
間確定する。ここで、受信側は高速にアクノリッジ信号
24を出力した場合、すなわちアクノリッジ信号21が
その立ち上がりタイミング701にて終了する場合、送
信側はDATAの後縁時間にかかわらず、タイミング7
02にて次のストローブ要求信号を出力することができ
る。すなわち、送信側も、モード規定によりタイミング
701にて受信終了が確定しているために、データの規
定幅に関係なく次のデータ転送に移ることが可能にな
る。第1の例と同様にアクノリッジ信号24も速くから
ローレベルに落としてストローブ信号が完了すると同時
にタイミング701にて出力できるわけである。
アクノリッジ信号の応答タイミング703が、ストロー
ブ信号に対して前回よりも速くないために、DATAの
後縁は時間t12の如く基本規定量の時間確定される。
このようにして高速に応答するアクノリッジ信号に対応
して高速に転送することも可能になる。
イミングチャートを示し、図1ととも参照して説明す
る。タイミングチャートの信号線は第1の例と同一信号
線である。
1)、ACK信号を(01)、DATA前縁を(0
1)、DATA後縁を(11)と設定する。すなわち、
ストローブ信号は立ち上がりで検出される点を除き、他
は第3の例と同じ設定となっている。
要求信号16が出力されると、送信側データバス信号1
5としてデータ1Bhが出力される。ここでSTB送信
部3は、モードにしたがってストローブ信号21を図8
(c)の如く出力する。この時、STB送信部3はデー
タイネーブル信号20を介してデータバス送信部4へ出
力データの確定時間を指定し、データバス送信部4はそ
れに合わせてデータをパラレルデータバス22へ出力す
る。ここで、パラレルデータ22は第2の例と同様にス
トローブ信号の立ち上がり801の前後の所定時間に確
定されれば良い。この時、DATAの前縁はモード規定
により時間t13時間確定される。更に第3の例と同様
にアクノリッジ信号24の応答が高速の場合はタイミン
グ802で転送は終了するために、DATAの後縁時間
t14の時間幅に関係なく次のストローブ要求をタイミ
ング803で出力できる。
は、アクノリッジ信号24の応答が前回よりは遅いため
にDATAの後縁はt15の如く規定時間いっぱい出力
される。
時間の短縮化とアクノリッジ応答の高速化によっても高
速化が可能になる。
イミングチャートを示し、図1とあわせて参照してホン
例を説明する。タイミングチャートの信号線は実施例1
と同一信号線である。
CK信号を(10)、DATA前縁を(01)、DAT
A後縁を(11)と設定する。すなわち、アクノリッジ
信号の検出タイミングがその立ち下がりである点を除
き、第4の例と同じモード設定である。
ブ要求信号16が出力されると、送信側データバス信号
15としてデータ1Bhが出力される。ここでSTB送
信部3は、モードにしたがってストローブ信号21を図
9(c)の如く出力する。この時、STB送信部3はデ
ータイネーブル信号20を介してデータバス送信部4へ
出力データの確定時間を指定し、データバス送信部4は
それに合わせてデータをパラレルデータバス22へ出力
する。ここで、パラレルデータ22は第2の例と同様に
ストローブ信号の立ち上がり901の前後の所定時間確
定すれば良い。この時、DATAの前縁はモード規定に
より時間t16の間確定される。更に、第3の例と同様
に、アクノリッジ信号24の応答が高速の場合は、アク
ノリッジ信号の立ち下がりタイミング902でデータ転
送が終了するために、DATAの後縁t17の時間幅に
関係なく次のストローブ要求をタイミング903で出力
できる。
0)であるために立ち下がりタイミング902で終了が
規定される。このためにアクノリッジ信号が終了する以
前に次の転送要求をタイミング903にて要求できる。
短縮化とアクノリッジの開始のみを検出することにより
転送の高速化が可能になる。
構成で説明したが、ストローブ信号で受信側からデータ
を送り受信側からアクノリッジを応答するモードを設定
し、図1の回路構成でも転送タイミングは変更なしでデ
ータの方向を逆にすることにより簡単に実現できるが、
受信側から送信側へ転送するモードも持つことにより、
更に送信側にて受信側からのモードを検出する機能を持
ち、受信側では転送モードを設定するモードを持つこと
により受信側からも転送タイミングを設定することが可
能になる。
らだけ転送モードが指定できるのに加えてプリンタ等の
周辺機器からも転送モードが指定できるようになる。
速にすることをモードを確認でき、更にストローブとア
クノリッジ信号のタイミング規定とパラレルデータのタ
イミング規定を明確にし、送信側と受信側が同じタイミ
ング規定で動作することによって無駄なタイミングが省
けて従来と同等のパルス幅でも転送レートは2倍以上を
確保できる。
を設定すれば従来との互換性を保ちながら更に高速モー
ドでも転送が可能になる。もちろんインタフェースのコ
ネクタのピン配置が代わることなく実現できることは言
うまでもない。
インタフェースケーブルを使用できればパルス幅も半分
以下のタイミングでも実現可能であるために転送モード
の設定にパルス幅規定をすれば更に高速な転送レートも
得られる。
ック決定回路を示すブロック図である。図13におい
て、101はパルス発生器、102〜104はデバイ
ス、105はデバイスのリセット回路、106はクロッ
クドライバ、107,108は水晶発信器、109は論
理AND回路、110はラッチ回路、111はプルアッ
プ、112はクロックドライバ106の周波数設定回
路、113は水晶発信器107の出力信号CLK1、1
14は水晶発信器108の出力信号CLK2、115は
CLK2を分周した信号システムクロック、116はシ
ステムリセット信号/SRST、117はデバイスのリ
セット信号/DRST、118はラッチ回路110の出
力信号、119はパルス発生器101のパルス出力信号
線の始点、120はパルス発生器101のパルス出力信
号線の終点、121はパルス信号線の両端の信号の論理
AND信号、122はパルス発生器101のステータス
信号、123はクロックドライバへの周波数設定データ
信号、124はクロックドライバ106のレジスタ設定
用/CS端子を示す。なお、負論理の信号名の前に
“/”を付して表す。
採用する情報処理装置全体のブロック図の一例である。
201は装置全体を制御するCPU、202はメモリ制
御回路で、203はメモリ制御回路202で制御される
メモリを示し、プログラムの記憶やワークエリアとして
使われる。204はCPUの手を介さずにメモリとI/
O間でデータの転送を行うDMAの制御回路(Direct Me
mory Access Controller) 、205はイーサネット等の
LANとのインタフェース、206はROM,SRA
M,RS232C等のI/O類、207はハードディス
ク、208はハードディスクとのインタフェース、20
9はプリンタ、210はプリンタインタフェース、21
1はキーボードやマウスのインタフェース、212はキ
ーボード、213はポインティングデバイスであるマウ
ス、214はイーサネット等のローカルエリアネットワ
ーク、215はCRT等の画像表示装置、216は画像
表示装置215のインタフェースである。141は各デ
バイスを接続するシステムバスを示している。
リセット信号/DRST後、I/O206にあるROM
内のプログラムに従ってシステムチェック等の立ち上げ
処理を行なった後、ハードディスク207内に格納され
たOS等のプログラムをメインメモリ203に持ってく
る。ユーザのキーボード212やマウス213からの指
示により、アプリケーションプログラムが動作する。
の周波数設定方法の一例について述べる。図15におい
て、まずデバイス103から105までのデバイスの数
Nを計算する。そして、デバイスの数Nに対してシステ
ムバスで規定されている、または推奨されるべき周波数
を決定する。その周波数に水晶発信器109の周波数を
分周するためのレジスタ設定値を調べ、ジャンパスイッ
チ301等で、クロックドライバ107の設定を行う。
これらの作業を行った後、電源を立ち上げ装置を起動す
る。
例について説明する。従来と異なる点は、 システムバスに接続しているデバイスの数を自動的に
検出し、 そのデバイス数に対応するデバイスの周波数を自動的
に決定することである。
め、この実施例ではその期間を利用してデバイスの数お
よびデバイスのクロックを決定してから起動するように
したものである信号線にデバイスが接続されるほどデバ
イスの端子容量や信号線間の負荷容量が増えるために、
信号線の負荷容量は増大して信号は遅延する。図16を
例にあげる。
力された場合、負荷容量が加えられた後の信号は波形4
01のようになる。すると、レベル検知する段階では、
信号120’の様な波形として認識してしまうため、区
間402の時間T遅延してしまう。尚、破線403はラ
ッチ回路110がハイレベルとして検知できる電圧値を
示す。
での伝播遅延時間をTとし、この信号線にパルス波を流
し、始点と終点の波形の論理AND信号121’をとる
と、論理AND出力がハイレベルとなるのはパルス幅が
Tより大きい場合である。よってパルス発生器101か
らの出力パルスの周波数を変えながら、始点と終点の信
号を論理ANDすることで、その信号線の負荷容量を検
知できるわけである。
荷容量を自動検知して、その負荷容量に応じたシステム
クロックを設定する方法について、図17のタイミング
チャートおよび図18のフローチャートを参照して以下
に述べる。なお、括弧内の“ステップS”は図18を、
“t”は図17を参照する符号である。
116がネゲートされると(ステップS180,タイミ
ングt1)、パルス発生器101は高周波のポジティブ
パルスを出力する(ステップS181,タイミングt
2)。この信号はデバイス102〜104に接続され、
パルス発生器101からの出力信号の始点の信号119
と終点の信号120の論理AND信号121がとられ
(ステップS182)、それをラッチ回路110のラッ
チ信号として使用する。ラッチ回路110はプルアップ
111でプルアップされているため、ラッチ信号121
にハイレベル信号が入力されると、出力信号118はロ
ーレベルからハイレベルに遷移する。ラッチ回路110
の出力信号118がローレベルのままであれば、パルス
発生器101はパルス幅を広げて再度出力する(ステッ
プS189,タイミングt3)。これを信号118がハ
イレベルになるまで繰り返す。
力信号118がハイレベルに遷移した時に、パルス発生
器101にステータス信号122から発生したパルスの
周波数を認識し、システムバスの負荷容量を検知する。
そしてその負荷容量に適したシステムクロック周波数を
設定するためにクロックドライバ106にクロックドラ
イバ周波数設定データ信号124を供給し、クロックド
ライバのレジスタ設定用/CS信号124にて設定する
(ステップS185,タイミングt4)。クロックドラ
イバ106は水晶発振器108の信号を分周して、設定
された周波数のシステムクロック115を出力するステ
ップS186,タイミングt5)。また、ラッチ信号出
力信号118がハイレベルになったのを検知したなら、
パルス発生器101はパルスの発振を止め、リセット回
路105はある一定時間後にデバイスのリセット信号1
17をネゲートし(ステップS187,t6)、デバイ
スが起動する。
方式を採用することで、 デバイスのリセット期間中にシステムバスの負荷容量
を自動的に検出し、 その値に合わせてデバイスの周波数を自動的に決定す
ることができる。
の端子を設けるとしたが、これに限るものではない。リ
セット期間中はシステムバスのほとんどの信号は使用さ
れないので、リセット期間中に限り負荷容量検出用とし
て使用することで、システムバスの信号だけで負荷容量
をを検出できる。
の出力バッファをトライステートにし、ラッチ回路の出
力信号118がハイレベルになったのを検知したならハ
イインピーダンスにすることで、システムバスジョウの
信号を負荷容量検知用として利用できる。図19にパル
ス発生器101の出力バッファの回路を示す。701は
パルス波出力信号線、702はパルス波出力端子、70
3はラッチ回路110の出力回路118である。ラッチ
回路の出力信号118がローレベルのときはパルス発生
器101の出力信号を出力し、ハイレベルのときは出力
端子をハイインピーダンスにする。
れる。
の出力遅延の論理ANDから負荷容量を検知したが、出
力遅延時間を判定できれば1回の判定で負荷容量を検知
できる。
す。801,802,803はディレイ回路で、入力信
号を一定時間遅延させてから出力する。804はカウン
タで、信号119がハイレベルになるとスタートし、信
号120がハイレベルになるとストップする。805は
水晶発振器で、信号119と120の遅延時間を示す。
ディレイ回路801の遅延時間はカウンタ803が起動
できるのに十分な時間とし、ディレイ回路802の遅延
時間は周波数が確定し、クロックドライバ106の出力
が安定するのに十分な時間とし、ディレイ回路803の
遅延時間はカウンタのステータス信号804が確定する
のに十分な時間とする。
セットがネゲートすると、カウンタ回路が起動できる状
態となる。ディレイ回路801により、ハイレベルにな
った信号119でカウンタ804はカウントを開始す
る。その後、負荷容量により遅延した信号120がカウ
ンタに入力されるとカウンタ804はカウントをストッ
プし、そのカウント値、つまり信号119と120の遅
延時間をステータス信号として出力する。そのステータ
ス信号によりシステム周波数を決定し、前記実施例と同
様にクロックドライバ106の設定を、ディレイ回路8
03がハイレベルになったときに行い、デバイスへのリ
セットをディレイ回路802により解除する。
られる。
のに信号線の始点と終点の信号遅延を使用したがこれに
限るものではない。パルス発生器からの高周波パルスを
信号線の負荷容量が加えられた後でも検知できる周波数
から負荷容量を検知することで、測定用の信号線が1本
で済む。
異なる点は、負荷容量測定用のシステムバスの信号の終
点の波形120でのみ負荷容量を検知する点である。パ
ルス発生器101の出力が高周波で、システムバスの負
荷容量が大きい場合には終点の波形がなまるため、検知
できなくなる。よって、前記実施例と同様に高周波パル
スから低周波パルスに順次変えながら、ラッチ回路11
0で検知できるパルスの周波数からシステムバスの負荷
容量を検知することができる。
1001はラッチ回路110がハイレベル信号として検
知できる電圧を示す。よって、以上の構成により前記実
施例2と同様の効果が得られる。
実施例である、外部デバイスとデータ転送可能な入出力
ポートを持つ情報処理装置を説明する。
インタフェースのブロック図を示す。ここでは説明を簡
略化するために2種類のデータ転送速度に対応するイン
タフェース(通常インタフェースと高速インタフェー
ス)について説明する。
ースを具備する情報処理装置の各動作を制御するCPU
(中央演算処理装置)である。232は本インタフェー
スやシステムメモリ(図23中には図示していない)、
システムバスに接続される他のデバイスのインタフェー
ス(図23中には図示していない)等の制御を行うシス
テムコントローラである。233は通常のデータ転送速
度のインタフェース、234は高速のデータ転送が可能
なインタフェース、235は前記通常インタフェース3
と高速インタフェース4の切替えを制御するインタフェ
ース切替回路である。236は外部デバイスとのデー
タ,コントロール信号,ステータス信号等の入出力を行
う入出力ポートである。237は前記入出力ポート23
6に接続される外部デバイスである。STBn,ACK
n信号は通常インタフェース233と外部デバイス23
7間のデータ転送を制御するハンドシェイク信号、ST
Bf,ACKf信号は高速インタフェース234と外部
デバイス237間のデータ転送を制御するハンドシェイ
ク信号である。ここで、通常のデータ転送速度に対応し
た外部デバイスは、STBfを入力してもACK応答し
ないものとする。これらはインタフェース切替回路23
5によってどちらかが選択され、実際に外部デバイスと
のインタフェースに使用されるSTB,ACK信号とな
る。各インタフェースから出力されるSTB信号によっ
てデータが送られ、外部デバイス側ではその受領を示す
ためにACK信号を応答する。
ステムメモリ内のプログラムにより、外部デバイス23
7とのデータ転送が指示されると、CPU231はシス
テムコントローラ232を通してインタフェース切替回
路235に対し、まず、高速インタフェース234を選
択し、STBf信号の出力を指示する。その後、外部デ
バイス237からACK信号が返ってくれば、そのまま
高速インタフェース234を使用してデータ転送を行
う。ACK応答がない場合、CPUは次に通常インタフ
ェース233を選択し、STBn信号の出力を指示す
る。外部デバイス237からACK信号が返ってくれ
ば、そのまま通常インタフェース233を使用してデー
タ転送を行う。STBn信号に対しても応答がない場合
は、他のステータス信号を調べ、異常がある場合はその
異常処理を行う。異常のない場合は入出力ポート236
を介してのデータ転送は不可能であり、表示器等でオペ
レータにその旨を知らせる。
対応するインタフェースについて説明を行ったが、さら
に多くのデータ転送に対応するインタフェースの場合も
データ転送速度の速いインタフェースからハンドシェイ
ク信号の応答を確認すれば、同様の結果が得られる。
ることにより、外部デバイス237の動作スピードを確
認することができ、そのデータ転送速度に対応したイン
タフェースによる最適なデータ転送が行える。
4に示す。図23と同一構成部には同一番号,同一名称
をつける。図24中の238は実施例3のインタフェー
スを持つ情報処理装置である。本変形例のシステム構成
は実施例3の場合と同様である。この変形例では情報処
理装置238と外部デバイス237間のインタフェース
において必ずしもデータ転送に関与しない信号(例え
ば、GND信号)をそれぞれのインタフェースを判別す
る判別信号に使用する方法である。図24において、外
部デバイス237を入出力ポート236に接続した時に
判別信号がハイの場合は高速インタフェース対応の外部
デバイス、ローの場合は通常インタフェース対応の外部
デバイスと判断する。ただし、図24の場合は外部デバ
イスが接続されていない場合や外部デバイスの電源がO
FFの場合も判別信号がハイとなってしまうので、ステ
ータス信号によって外部デバイスが接続されて電源がO
Nであることを確認する必要がある。
てインタフェース切替回路235は、外部デバイス23
7の動作スピードに合ったインタフェースを選択し、最
適な転送速度でデータ転送を行うことが可能となる。
あり、実際の回路を示すものではない。また、本変形例
では2種類のデータ転送速度に対応するインタフェース
の説明のため、判別信号を1本として説明したが、判別
信号を複数使用することによって、さらに多くのデータ
転送速度に対応するインタフェースを実現することも可
能である。
す。図23と同一構成部には同一番号、同一名称を付け
る。239は外部デバイス側のデータ転送インタフェー
スである。本変形例のシステム構成は図23と同様であ
る。本実施例は情報処理装置238と外部デバイス23
7が、ある転送規約によって対話が可能な場合の例であ
る。本来のデータ転送を開始する前にCPU231は通
常インタフェース233を使用して外部デバイス237
に対し、属性情報の転送を要求する。外部デバイス7は
外部デバイス側のデータ転送インタフェース239によ
ってその要求を受け、自分の属性情報を入出力ポート2
36を介して転送する。CPU231はその属性情報の
中のデータ転送速度に関する情報を認識して、複数存在
するデータ転送速度の中から最適なインタフェースを選
択し、インタフェース切替回路235にそれを知らせ
る。その後、選択されたインタフェースを使用して本来
のデータ転送を行う。
す。図23と同一構成部には同一番号,同一名称を付け
る。実施例3およびその変形例1,2において、インタ
フェース切替回路235における切替方法の例を挙げた
が、この実施例は、より高速な外部デバイスが接続され
た場合の最適なシステム構成についての例である。図2
3のように高速インタフェース4をシステムバス上に構
成した場合は、従来のインタフェース234をシステム
バス上に構成した場合は、従来のシステムからの変更が
容易であるが、どちらのインタフェースを使用した場合
もシステムバスを介してデータ転送されるため、どんな
に高速に転送しようとしてもシステムバスのデータ転送
速度以上にはならない。そこで、CPUバス上に高速イ
ンタフェース234を構築し、システムバスのボトルネ
ックを解消するためのシステム構成が図26である。こ
のシステムでは、CPUとのインタフェースを高速イン
タフェース234の中で行わなければならないので回路
構成は図23に比べて多少複雑になるが、より高速なC
PUを使用することによって高速インタフェース234
の動作スピードを高めることができ、超高速な外部デバ
イス237に対しても(CPUバスのデータ転送速度以
上にはならないが)対応できる。通常インタフェース2
33と高速インタフェース234との切替は、実施例3
およびその変形例で説明した方法がこのシステムにも応
用できる。
システムに適用しても、1つの機器から成る装置に適用
しても良い。また、本発明はシステム或は装置にプログ
ラムを供給することによって達成される場合にも適用で
きることは言うまでもない。
情報処理装置及びその制御方法は、ストローブ信号に対
する前縁の確定時間と後縁の確定時間を示す情報を前記
受信側に通知し、前記情報に基づいて、前記ストローブ
信号およびアクノリッジ信号の検出タイミングを変更す
る構成としたことにより、従来のインターフェースと互
換性を保ちつつ、高速で安定しているという効果があ
る。
ク図である。
である。
トである。
トである。
トである。
トである。
トである。
である。
れ図である。
れ図である。
る。
ある。
例の図である。
ートである。
ある。
出力バッファブロック図である。
る。
る。
タイミングチャートである。
替方法を示す図である。
替方法を示す図である。
図である。
Claims (2)
- 【請求項1】 送信側からのストローブ信号と受信側か
らのアクノリッジ信号によってパラレルデータ転送をす
る情報処理装置であって、前記ストローブ信号と前記アクノリッジ信号のそれぞれ
の検出タイミングと、 前記ストローブ信号に対する前縁
の確定時間と後縁の確定時間を指定する指定手段と、 前記指定手段により指定されたそれぞれの検出タイミン
グと前縁の確定時間と後縁の確定時間を示す情報を前記
受信側に通知する通知手段と、 前記通知手段により通知された前記情報を検出する検出
手段と、前記指定手段により指定された前記前縁の確定時間と前
記後縁の確定時間に基づいて、前記ストローブ信号に対
するデータの確定時間を規定する手段と、 前記検出手段により検出された前記情報に基づいて、前
記ストローブ信号およびアクノリッジ信号の検出タイミ
ングを変更する手段とを備えることを特徴とする情報処
理装置。 - 【請求項2】 送信側からのストローブ信号と受信側か
らのアクノリッジ信号によってパラレルデータ転送をす
る情報処理装置の制御方法であって、前記ストローブ信号と前記アクノリッジ信号のそれぞれ
の検出タイミングと、 前記ストローブ信号に対する前縁
の確定時間と後縁の確定時間を指定する指定ステップ
と、 前記指定ステップにより指定されたそれぞれの検出タイ
ミングと前縁の確定時間と後縁の確定時間を示す情報を
前記受信側に通知する通知ステップと、 前記通知ステップにより通知された前記情報を検出する
検出ステップと、前記指定ステップにより指定された前記前縁の確定時間
と前記後縁の確定時間に基づいて、前記ストローブ信号
に対するデータの確定時間を規定するステップと、 前記検出ステップにより検出された前記情報に基づい
て、前記ストローブ信号およびアクノリッジ信号の検出
タイミングを変更するステップとを備えることを特徴と
する情報処理装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28109293A JP3423376B2 (ja) | 1993-11-10 | 1993-11-10 | 情報処理装置及びその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28109293A JP3423376B2 (ja) | 1993-11-10 | 1993-11-10 | 情報処理装置及びその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07134692A JPH07134692A (ja) | 1995-05-23 |
JP3423376B2 true JP3423376B2 (ja) | 2003-07-07 |
Family
ID=17634231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28109293A Expired - Fee Related JP3423376B2 (ja) | 1993-11-10 | 1993-11-10 | 情報処理装置及びその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3423376B2 (ja) |
-
1993
- 1993-11-10 JP JP28109293A patent/JP3423376B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07134692A (ja) | 1995-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5581669A (en) | System and method for peripheral data transfer | |
KR960006506B1 (ko) | 컴퓨터 시스템, 시스템 확장장치, 버스 결합장치 및 버스억세스 조정방법 | |
US5812875A (en) | Apparatus using a state device and a latching circuit to generate an acknowledgement signal in close proximity to the request signal for enhancing input/output controller operations | |
US5507003A (en) | Parallel interface protocol for bidirectional communications between computer and printer using status lines for transmitting data during a reverse channel operation | |
JPH0223453A (ja) | 位相変換のための原子シーケンス | |
US5068785A (en) | Bus control for small computer system interface with transfer indication preceding final word transfer and buffer empty indication preceding receipt acknowledgement | |
US5461701A (en) | System and method for peripheral data transfer | |
JP3134819B2 (ja) | データ処理装置 | |
US4120029A (en) | Method and apparatus for recovering a signal transferred over a common bus in a data processing system | |
EP1223515A2 (en) | Bidirectional parallel signal interface | |
KR20040041623A (ko) | 버스 시스템 및 버스 인터페이스 | |
JP3423376B2 (ja) | 情報処理装置及びその制御方法 | |
JPH08289065A (ja) | マルチファンクション画像処理装置 | |
JP2005504393A (ja) | バス・システムおよびバス・インターフェース | |
EP0501489A1 (en) | Advanced functionality parallel port interface | |
JP2863686B2 (ja) | 印字装置 | |
JPH07200432A (ja) | データ通信方法及びシステム連結装置 | |
JPH09269876A (ja) | ホストベースプリンタシステム及びそのためのデータ送受信方法 | |
JP2001338286A (ja) | 画像処理方法と装置 | |
JPH08314851A (ja) | データ処理システム | |
KR0184402B1 (ko) | I₂c 버스의 인터럽트 발생 장치 | |
EP1242897B1 (en) | Method and apparatus for differential strobing in a communications bus | |
JP3593882B2 (ja) | 印刷装置及びインターフェース制御方法 | |
JP2000227843A (ja) | インターフェース装置、その制御方法および情報記録媒体 | |
JP3418530B2 (ja) | データ転送システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030404 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |